JP2015082627A - パッケージ基板の加工方法 - Google Patents

パッケージ基板の加工方法 Download PDF

Info

Publication number
JP2015082627A
JP2015082627A JP2013220929A JP2013220929A JP2015082627A JP 2015082627 A JP2015082627 A JP 2015082627A JP 2013220929 A JP2013220929 A JP 2013220929A JP 2013220929 A JP2013220929 A JP 2013220929A JP 2015082627 A JP2015082627 A JP 2015082627A
Authority
JP
Japan
Prior art keywords
package substrate
chip
substrate
sealing material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013220929A
Other languages
English (en)
Other versions
JP6200765B2 (ja
Inventor
吉輝 西田
Yoshiteru Nishida
吉輝 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013220929A priority Critical patent/JP6200765B2/ja
Publication of JP2015082627A publication Critical patent/JP2015082627A/ja
Application granted granted Critical
Publication of JP6200765B2 publication Critical patent/JP6200765B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】研削後のチップ領域内で厚みばらつきが生じるおそれを低減することができるパッケージ基板の加工方法を提供する。
【解決手段】本発明のパッケージ基板の加工方法は、パッケージ基板1の封止樹脂層8に切削ブレード32を切り込ませ、各該チップ領域4におけるそれぞれのデバイスチップ6に至らない溝12を形成し、各該チップ領域4における反りを解消する溝形成ステップと、溝形成ステップを実施した後、パッケージ基板1の封止樹脂層8を研削砥石44で研削することにより所定の厚みへと薄化する薄化ステップとを備えており、パッケージ基板1の研削時には、保持テーブル21にパッケージ基板1を平坦な状態で保持でき、パッケージ基板1が局所的に研削されることを防止でき、パッケージ基板1の厚みにばらつきが生じるおそれを低減できる。
【選択図】図4

Description

本発明は、複数のデバイスチップが封止材層で封止されて構成されるパッケージ基板の加工方法に関する。
パッケージ基板は、複数のデバイスが形成されたウェーハを個々のデバイスチップに分割した後、実装基板において格子状に交差する複数の分割予定ラインで区画されたそれぞれのチップ領域に該デバイスチップをそれぞれ実装し、封止材で該デバイスチップを封止することにより形成される。その後、例えば下記の特許文献1で開示される切削方法を用いてパッケージ基板を切削して個片化することによって複数のデバイスパッケージが製造されている。
近年、電子機器の小型化・薄型化に伴い、デバイスパッケージも小型化・薄型化が切望されているため、パッケージ基板の封止材を研削砥石で研削してパッケージ基板の厚みを薄化することによりデバイスパッケージを薄く形成している。
特開2009−44054号公報
しかし、パッケージ基板によっては、実装基板上に実装されたデバイスチップを封止材で封止する際、熱などの影響によって、パッケージ基板の各チップ領域がそれぞれ反った状態となることがある。この状態のパッケージ基板を研削砥石で研削しても、チップ領域中で上面位置が高い部分から局所的に研削されてしまい、研削後のチップ領域内で厚みばらつきが生じてしまうという問題がある。
本発明は、上記の事情にかんがみてなされたものであり、研削後のチップ領域内で厚みばらつきが生じるおそれを低減できるようにすることに発明の解決すべき課題がある。
本発明は、基板上の交差する複数の分割予定ラインで区画されたチップ領域にそれぞれデバイスチップが配設されるとともに該デバイスチップが封止材層で封止され、該デバイスチップは、表面にデバイスを有するとともに該表面側が該基板に対面した状態で該基板上に配設されたパッケージ基板の加工方法であって、パッケージ基板の該封止材層に切削ブレードを切り込ませ、各該チップ領域にそれぞれ該デバイスチップに至らない溝を形成し、各該チップ領域における反りを解消する溝形成ステップと、該溝形成ステップを実施した後、パッケージ基板の該封止材層を研削砥石で研削することにより所定の厚みへと薄化する薄化ステップと、を備える。
上記薄化ステップでは、上記封止材層を上記研削砥石で研削するとともに上記デバイスチップの裏面も研削し、該デバイスチップの裏面を露出させてもよい。
本発明にかかるパッケージ基板の加工方法は、薄化ステップを実施する前に、各チップ領域における封止材層に切削ブレードを切り込ませてデバイスチップにまで至らない溝を形成し各チップ領域におけるデバイスチップの反りを解消する溝形成ステップを実施する。そのため、薄化ステップを実施する際には、パッケージ基板を保持テーブルにおいて平坦な状態で保持できることから、パッケージ基板が局所的に研削されることを防止でき、パッケージ基板の厚みにばらつきが生じるおそれを低減できる。
パッケージ基板の一例を示す平面図である。 パッケージ基板を示す断面図である。 溝形成ステップを示す断面図である。 溝形成ステップ実施後のパッケージ基板の封止材層側を示す平面図である。 薄化ステップを示す断面図である。 (a)は薄化ステップ後のパッケージ基板の第1例を示す断面図であり、(b)は薄化ステップ後のパッケージ基板の第2例を示す断面図である。 分割ステップを示す断面図である。
図1に示すパッケージ基板1は、ベースとなる矩形状の基板2を有している。基板2の表面2aには、縦横に交差する複数の分割予定ライン3によって区画されたチップ領域4を複数備えている。チップ領域4には、突起電極であるバンプ5が複数形成されている。
図2に示す基板2の表面2aと反対側にある裏面2bには、図1で示した複数のチップ領域4に対応する位置にデバイスチップ6がそれぞれ配設されている。具体的には、デバイスチップ6の表面6a側が基板2の裏面2bに対面して配設されており、表面6a側に形成されたデバイス7と基板2の裏面2bに備えた図示しない電極とが接続されている。デバイス7は、基板2の内部に形成された配線層に接続されている。
図2に示すように、基板2の裏面2b側には、封止樹脂からなる封止材層8によってデバイスチップ6が封止されている。デバイスチップ6を封止材層8で封止するときに生じる熱の影響によって、部分拡大図に示すように、チップ領域4における基板2及びデバイスチップ6が反った状態となっている。以下では、チップ領域4における反りを解消しつつ、上記のように構成されるパッケージ基板1を加工する方法について説明する。
(1)溝形成ステップ
図3に示すように、保持手段20によってパッケージ基板1を保持するとともに、切削手段30により封止材層8に溝を形成する。図1に示した基板2の表面2aに形成されたバンプ5(図1参照)の保護のため、環状のフレーム11に貼着されたテープ10に基板2の表面2a側をあらかじめ貼着する。保持手段20は、パッケージ基板1を保持する保持テーブル21と、保持テーブル21の外周側に連設されフレーム11を載置するフレーム載置部22と、フレーム載置部22において配設された軸部23と、軸部23を支点として回転しフレーム載置部22に載置されたフレーム11をクランプするクランプ部24と、を少なくとも備えている。切削手段30は、回転可能なスピンドル31と、スピンドル31の先端に装着された切削ブレード32と、を少なくとも備えており、スピンドル31の回転によって切削ブレード32も回転するようになっている。
テープ10を介して環状のフレーム11と一体となった状態のパッケージ基板1を保持テーブル21の上面に載置するとともに、フレーム11をフレーム載置部22に載置する。その後、クランプ部24が軸部23を支点にして回転し、フレーム11の上部を押さえて固定する。なお、フレーム11を用いることなく、基板2と同サイズの表面保護テープに基板2の表面2a側を貼着してもよい。
所定の回転速度で切削ブレード32を回転させながら、パッケージ基板1の封止材層8に接近する方向に切削手段30を加工送りし、回転する切削ブレード32を封止材層8に切り込ませる。切削ブレード32を切り込ませる位置は、デバイスチップ6の中央部上方とする。このとき、切削ブレード32がデバイスチップ6に接触しないように、すなわち切削ブレード32の先端がデバイスチップ6にまで達しないように、切削ブレード32の切り込み深さ位置を制御する。そして、切削ブレード32によって封止材層8のみを切削することにより、図3の部分拡大図に示すように、デバイスチップ6の裏面6bにまで至らない溝12を形成する。このような切削を、すべてのデバイスチップ6の上方において行う。
切削手段30は、図4に示すように、パッケージ基板1の外周の一端から他端に至るまで縦横に切り込んでいき、各チップ領域4における封止材層8に十字の溝12が入るように切削する。このようにして溝12を形成することにより各チップ領域4における封止材層8が部分的に除去されるため、各チップ領域4において、図3の部分拡大図に示すように、基板2及びデバイスチップ6の反りが解消する。また、溝12を十字状に形成することにより、パッケージ基板1の長手方向の反りと短手方向の反りとを解消することができる。
なお、図4に示すパッケージ基板1では、1つのチップ領域4に対し、互いに直交する方向の1本ずつの溝からなる十字の溝12が形成されているが、同方向に2本以上の溝を形成することで、2つ以上の十字の溝を各チップ領域4における封止材層8に形成してもよい。また、必ずしも全てのチップ領域4に対して溝12を形成する必要はなく、反りが発生した部分に形成するようにしてもよい。さらに、反りが一方向にのみが生じている場合は、一方向にのみ溝を形成してもよい。
(2)薄化ステップ
溝形成ステップを実施した後、図5に示す研削手段40によってパッケージ基板1を薄化する。研削手段40は、鉛直方向の軸心を有するスピンドル41と、スピンドル41の下端にマウント42を介して装着された研削ホイール43と、研削ホイール43の下部に環状に固着された研削砥石44とを少なくとも備えており、研削ホイール43を回転させつつ、昇降することができる。
パッケージ基板1を薄化するために、図5に示すように、封止材層8が上向きになるようにパッケージ基板1を保持手段20aの保持テーブル21の上面に載置するとともにフレーム11をフレーム載置部22に載置する。その後、クランプ部24が軸部23を支点にして回転しフレーム11の上部を押さえて固定する。このとき、図4で示したパッケージ基板1の各チップ領域4は溝12の形成によって反りが解消されており、保持テーブル21でパッケージ基板1を平坦に保持することができる。なお、フレーム11を用いることなく、パッケージ基板1の大きさと同一のテープにパッケージ基板1を貼着し、保持手段20aに保持させてもよい。
保持テーブル21においてパッケージ基板1を保持した後、保持テーブル21を、例えば矢印A方向に回転させつつ、スピンドル41を回転させて研削ホイール43を矢印A方向に回転させながら研削砥石44で封止材層8を押圧しながら所望の厚みに薄化されるまで研削する。このとき、保持テーブル21においてパッケージ基板1が平坦に保持されているため、パッケージ基板1を局所的に研削することがなく、研削後のパッケージ基板1の厚みにばらつきが発生することがない。
薄化ステップを実施することにより、例えば、図6(a)に示す薄化後のパッケージ基板1の第1例を形成する。この第1例では、デバイスチップ6の裏面6bが露出する前に研削を終了することにより、封止材層8の内部にデバイスチップ6が埋設された状態となっている。
また、薄化ステップを実施することにより、図5で示した研削砥石44で封止材層8を研削するとともにデバイスチップ6の裏面6bも研削し、図6(b)に示す薄化後のパッケージ基板1の第2例を形成してもよい。この第2例では、封止材層8からデバイスチップ6の裏面6bが露出した状態となっている。これにより、パッケージ基板1をより薄化することができる。
(3)分割ステップ
薄化ステップを実施した後、図7に示すように、パッケージ基板1を個片化する。まず、図7(a)に示すように、パッケージ基板1を反転させ、環状のフレーム14に貼着されたテープ13に基板2の表面2aを上向きにしてデバイスチップ6側を貼着する。次いで、図7(b)に示すように、テープ13を介してフレーム14と一体となっているパッケージ基板1を保持手段20bの保持テーブル21の上面に載置するとともに、フレーム14をフレーム載置部22に載置し、クランプ部24が軸部23を支点に回転しフレーム14の上部を押さえて固定する。そして、例えば基板2の上方に配置された撮像手段50を用いて、基板2の表面2aに形成された図1に示すバンプ5の位置を検出し、バンプ5が形成されていない領域、すなわち分割予定ライン3を検出する。
次に、図7(c)に示すように、切削ブレード32を回転させながら、切削手段30aが下降し、回転する切削ブレード32を、デバイスチップ6の裏面6bに貼着されているテープ13に至るまで切り込ませ、図1で示した分割予定ライン3に沿って切削することにより、溝15を形成する。そして、この切削動作をすべての分割予定ライン3に沿って行い、パッケージ基板1をデバイスチップ6をそれぞれ有するデバイスパッケージに個片化する。このようにして分割ステップを終了する。
以上のとおり、薄化ステップを実施する前に、各チップ領域4における封止材層8に切削ブレード32を切り込ませてデバイスチップ6にまで至らない溝12を形成し各チップ領域4におけるデバイスチップ6の反りを解消する溝形成ステップを実施するため、薄化ステップの実施する際には、保持テーブル21にパッケージ基板1を平坦な状態で保持できることから、パッケージ基板1が局所的に研削されることを防止でき、パッケージ基板1の厚みにばらつきが生じるおそれを低減できる。また、分割ステップの実施によって形成される個々のデバイスパッケージも、厚みばらつきのないものになる。
1:パッケージ基板 2:基板 2a:表面 2b:裏面 3:分割予定ライン
4:チップ領域 5:バンプ 6:デバイスチップ 6a:表面 6b:裏面
7:デバイス 8:封止樹脂層
10:テープ 11:フレーム 12:溝 13:テープ 14:フレーム
15:溝
20,20a,20b:保持手段 21:保持テーブル 22:フレーム載置部
23:軸部 24:クランプ部
30,30a:切削手段 31:スピンドル 32:切削ブレード
40:研削手段 41:スピンドル 42:マウント 43:研削ホイール
44:研削砥石 50:撮像手段

Claims (2)

  1. 基板上の交差する複数の分割予定ラインで区画されたチップ領域にそれぞれデバイスチップが配設されるとともに該デバイスチップが封止材層で封止され、該デバイスチップは、表面にデバイスを有するとともに該表面側が該基板に対面した状態で該基板上に配設されたパッケージ基板の加工方法であって、
    パッケージ基板の該封止材層に切削ブレードを切り込ませ、各該チップ領域にそれぞれ該デバイスチップに至らない溝を形成し、各該チップ領域における反りを解消する溝形成ステップと、
    該溝形成ステップを実施した後、パッケージ基板の該封止材層を研削砥石で研削することにより所定の厚みへと薄化する薄化ステップと、を備えたパッケージ基板の加工方法。
  2. 前記薄化ステップでは、前記封止材層を前記研削砥石で研削するとともに前記デバイスチップの裏面も研削し、該デバイスチップの裏面を露出させる請求項1に記載のパッケージ基板の加工方法。
JP2013220929A 2013-10-24 2013-10-24 パッケージ基板の加工方法 Active JP6200765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013220929A JP6200765B2 (ja) 2013-10-24 2013-10-24 パッケージ基板の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013220929A JP6200765B2 (ja) 2013-10-24 2013-10-24 パッケージ基板の加工方法

Publications (2)

Publication Number Publication Date
JP2015082627A true JP2015082627A (ja) 2015-04-27
JP6200765B2 JP6200765B2 (ja) 2017-09-20

Family

ID=53013065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013220929A Active JP6200765B2 (ja) 2013-10-24 2013-10-24 パッケージ基板の加工方法

Country Status (1)

Country Link
JP (1) JP6200765B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134759A (ko) * 2017-06-09 2018-12-19 토와 가부시기가이샤 연삭 장치 및 연삭품의 제조 방법
JP2019119006A (ja) * 2018-01-05 2019-07-22 株式会社ディスコ 加工方法
JP2019147203A (ja) * 2018-02-26 2019-09-05 株式会社ディスコ パッケージ基板用フレーム及びパッケージ基板の研削方法
CN113681404A (zh) * 2021-07-15 2021-11-23 林华意 带有牛皮纸的防火门板基板网格槽开设清理设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124161A (ja) * 1998-10-14 2000-04-28 Disco Abrasive Syst Ltd 基盤の分割方法
JP2004349461A (ja) * 2003-05-22 2004-12-09 Casio Comput Co Ltd 半導体装置の製造方法
US20100279467A1 (en) * 2009-04-29 2010-11-04 Freescale Semiconductor, Inc. Methodology for processing a panel during semiconductor device fabrication
WO2011077962A1 (ja) * 2009-12-24 2011-06-30 株式会社 村田製作所 電子部品の製造方法
JP2012238793A (ja) * 2011-05-13 2012-12-06 Disco Abrasive Syst Ltd デバイスチップの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124161A (ja) * 1998-10-14 2000-04-28 Disco Abrasive Syst Ltd 基盤の分割方法
JP2004349461A (ja) * 2003-05-22 2004-12-09 Casio Comput Co Ltd 半導体装置の製造方法
US20100279467A1 (en) * 2009-04-29 2010-11-04 Freescale Semiconductor, Inc. Methodology for processing a panel during semiconductor device fabrication
WO2011077962A1 (ja) * 2009-12-24 2011-06-30 株式会社 村田製作所 電子部品の製造方法
JP2012238793A (ja) * 2011-05-13 2012-12-06 Disco Abrasive Syst Ltd デバイスチップの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134759A (ko) * 2017-06-09 2018-12-19 토와 가부시기가이샤 연삭 장치 및 연삭품의 제조 방법
JP2018202592A (ja) * 2017-06-09 2018-12-27 Towa株式会社 研削装置および研削方法
KR102135067B1 (ko) 2017-06-09 2020-07-17 토와 가부시기가이샤 연삭 장치 및 연삭품의 제조 방법
JP2019119006A (ja) * 2018-01-05 2019-07-22 株式会社ディスコ 加工方法
JP6991663B2 (ja) 2018-01-05 2022-01-12 株式会社ディスコ 加工方法
JP2019147203A (ja) * 2018-02-26 2019-09-05 株式会社ディスコ パッケージ基板用フレーム及びパッケージ基板の研削方法
JP7055557B2 (ja) 2018-02-26 2022-04-18 株式会社ディスコ パッケージ基板用フレーム及びパッケージ基板の研削方法
CN113681404A (zh) * 2021-07-15 2021-11-23 林华意 带有牛皮纸的防火门板基板网格槽开设清理设备
CN113681404B (zh) * 2021-07-15 2023-10-24 江西伟隆科技有限公司 带有牛皮纸的防火门板基板网格槽开设清理设备

Also Published As

Publication number Publication date
JP6200765B2 (ja) 2017-09-20

Similar Documents

Publication Publication Date Title
JP5465042B2 (ja) パッケージ基板の加工方法
JP6305212B2 (ja) 研削装置及び矩形基板の研削方法
US9852949B2 (en) Wafer processing method
JP5960532B2 (ja) パッケージ基板の加工方法
JP5307593B2 (ja) 積層ウェーハの分割方法
JP2017079291A (ja) ウエーハの加工方法
JP6200765B2 (ja) パッケージ基板の加工方法
JP6671167B2 (ja) 積層基板の加工方法
JP2007096115A (ja) 半導体装置の製造方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
JP2016201519A (ja) デバイスパッケージの製造方法
JP2015223667A (ja) 研削装置及び矩形基板の研削方法
JP6009240B2 (ja) ウェーハの加工方法
JP2008142857A (ja) 研削ヘッド、研削装置、研削方法、及び、半導体装置の製造方法
JP2015138857A (ja) ウェーハの加工方法
JP5881504B2 (ja) ウエーハの加工方法
JP5885396B2 (ja) デバイスチップの製造方法
JP2015041687A (ja) ウエーハの加工方法
JP6746224B2 (ja) デバイスチップパッケージの製造方法
JP7175628B2 (ja) チャックテーブル
JP2015223665A (ja) 研削装置及び矩形基板の研削方法
JP2015085414A (ja) パッケージ基板の加工方法
JP7075791B2 (ja) 半導体パッケージの製造方法
JP2012043824A (ja) ウエーハの加工方法及び保護部材
JP2014165324A (ja) パッケージ基板の加工方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170828

R150 Certificate of patent or registration of utility model

Ref document number: 6200765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250