KR20150130225A - 웨이퍼 가공 방법 - Google Patents

웨이퍼 가공 방법 Download PDF

Info

Publication number
KR20150130225A
KR20150130225A KR1020150059660A KR20150059660A KR20150130225A KR 20150130225 A KR20150130225 A KR 20150130225A KR 1020150059660 A KR1020150059660 A KR 1020150059660A KR 20150059660 A KR20150059660 A KR 20150059660A KR 20150130225 A KR20150130225 A KR 20150130225A
Authority
KR
South Korea
Prior art keywords
wafer
dividing
grinding
annular convex
forming
Prior art date
Application number
KR1020150059660A
Other languages
English (en)
Other versions
KR102277933B1 (ko
Inventor
가츠히코 스즈키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150130225A publication Critical patent/KR20150130225A/ko
Application granted granted Critical
Publication of KR102277933B1 publication Critical patent/KR102277933B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B19/00—Single-purpose machines or devices for particular grinding operations not covered by any other main group
    • B24B19/02—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

웨이퍼의 파손을 막으며 디바이스의 취득수를 충분히 확보 가능한 웨이퍼의 가공 방법을 제공한다.
웨이퍼(11)의 이면(11b)을 연삭하여 디바이스 영역(13)에 대응한 오목부(23)를 형성하며 외주 잉여 영역(15)에 대응한 환형 볼록부(25)를 웨이퍼의 이면측에 형성하는 연삭 단계와, 연삭 단계를 실시한 후, 웨이퍼의 표면(11a)으로부터 이면에 도달하여 디바이스 영역과 외주 잉여 영역을 분단하는 분단홈(33)을 오목부와 환형 볼록부의 경계에 형성하는 분단홈 형성 단계를 포함하고, 분단홈은 드라이 에칭으로 형성되는 구성으로 하였다.

Description

웨이퍼 가공 방법{WAFER PROCESSING METHOD}
본 발명은 웨이퍼를 얇게 가공하는 가공 방법에 관한 것이다.
최근, 소형 경량인 디바이스를 실현하기 위해, 실리콘 등의 재료로 이루어지는 웨이퍼를 얇게 가공하는 것이 요구되고 있다. 웨이퍼는, 예컨대, 표면의 분할 예정 라인(스트리트)으로 구획되는 각 영역에 IC 등의 디바이스를 형성한 후, 이면측을 연삭함으로써 박화된다.
그런데, 웨이퍼를 연삭에 의해 박화하면, 강성은 대폭 저하하여 후속 공정에서의 취급이 어려워진다. 그 때문에, 중앙의 디바이스 영역에 대응하는 웨이퍼의 이면측을 연삭하면서 외주 부분의 두께를 유지함으로써, 연삭 후의 웨이퍼에 정해진 강성을 남기는 가공 방법이 제안되어 있다(예컨대, 특허문헌 1 참조).
이 가공 방법에서는, 예컨대, 웨이퍼보다 소직경의 연삭 휠을 이용하여 웨이퍼의 이면측을 연삭하여, 디바이스 영역에 대응하는 오목부를 형성한다. 웨이퍼의 강성은, 디바이스 영역을 둘러싸는 외주 잉여 영역의 이면측에 잔존하는 환형의 보강부(환형 볼록부)에 의해 유지된다. 또한, 환형 볼록부는, 이후에 절삭 등의 방법으로 제거된다(예컨대, 특허문헌 2 참조).
특허문헌 1: 일본 특허 공개 제2007-19461호 공보 특허문헌 2: 일본 특허 공개 제2011-61137호 공보
전술한 디바이스 영역에 대응하는 오목부는, 바닥면과 측면을 곡면으로 접속한 형상으로 형성되는 경우가 많다. 이러한 형상의 오목부가 형성되는 것은, 연삭 휠에 장착된 연삭 지석의 각부가 연삭의 진행과 함께 마모하여 라운딩을 띠기 때문이다. 즉, 마모에 의해 연삭 지석의 각부에 형성되는 라운딩이 웨이퍼에 전사되어, 오목부의 바닥면과 측면의 접속 부분에 곡면 형상(R 형상)을 발생시킨다.
환형의 보강부는, 통상, 오목부의 바닥면과 측면의 접속 부분에 절삭 블레이드를 절입시킴으로써 제거된다. 그러나, 전술한 바와 같이 R 형상의 접속 부분에 절삭 블레이드를 절입시키면, R 형상에 기인하는 굽힘 방향의 힘이 가해져, 절삭 블레이드는 만곡하여 버린다. 이에 의해, 웨이퍼를 파손시키는 경우가 있었다.
오목부의 바닥면에 있어서, R 형상을 피한 평탄한 영역에 절삭 블레이드를 절입시키면, 절삭 블레이드의 만곡에 기인하는 웨이퍼의 파손 등을 막을 수 있다. 그러나, 이 경우, 디바이스 영역이 좁아져 디바이스의 취득수를 충분히 확보할 수 없게 된다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 웨이퍼의 파손을 막으며 디바이스의 취득수를 충분히 확보 가능한 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 교차하는 복수의 분할 예정 라인으로 구획된 표면의 각 영역에 각각 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 갖는 웨이퍼의 가공 방법으로서, 웨이퍼의 이면을 연삭하여 상기 디바이스 영역에 대응한 오목부를 형성하며 상기 외주 잉여 영역에 대응한 환형 볼록부를 웨이퍼의 이면측에 형성하는 연삭 단계와, 상기 연삭 단계를 실시한 후, 웨이퍼의 표면으로부터 이면에 도달하여 상기 디바이스 영역과 상기 외주 잉여 영역을 분단하는 분단홈을 상기 오목부와 상기 환형 볼록부의 경계에 형성하는 분단홈 형성 단계를 포함하고, 상기 분단홈은 드라이 에칭으로 형성되는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
본 발명에 있어서, 상기 분할 예정 라인을 따라 드라이 에칭으로 웨이퍼의 표면으로부터 이면에 이르는 분할홈을 형성하여 상기 분할 예정 라인을 따라 웨이퍼를 분할하는 분할 단계를 더 구비하고, 상기 분할 단계는, 상기 분단홈 형성 단계와 동시에 실시되는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 연삭 단계를 실시하기 전에, 웨이퍼의 표면에 표면 보호 부재를 배치하는 표면 보호 부재 배치 단계와, 상기 연삭 단계를 실시한 후, 상기 분단홈 형성 단계와 상기 분할 단계를 실시하기 전에, 상기 오목부와 상기 환형 볼록부의 경계에 형성되는 상기 분단홈에 대응하는 영역과 상기 분할 예정 라인에 대응하는 영역이 노출된 마스크를 웨이퍼의 이면에 형성하는 마스크 형성 단계를 더 구비하는 것이 바람직하다.
본 발명의 웨이퍼의 가공 방법에서는, 웨이퍼의 이면측을 연삭하여 오목부와 환형 볼록부를 형성하는 연삭 단계 후에, 오목부와 환형 볼록부의 경계에 드라이 에칭으로 분단홈을 형성하는 분단홈 형성 단계를 실시하기 때문에, 절삭 블레이드를 절입시키는 일없이 분단홈을 형성하여 환형 볼록부를 제거할 수 있다.
따라서, 절삭 블레이드의 만곡에 기인하는 웨이퍼의 파손 등을 막을 수 있다. 또한, 오목부와 환형 볼록부의 경계를 피하여 분단홈을 형성할 필요가 없기 때문에, 디바이스의 취득수를 충분히 확보할 수 있다. 이와 같이, 본 발명에 따르면, 웨이퍼의 파손을 막으며 디바이스의 취득수를 충분히 확보 가능한 웨이퍼의 가공 방법을 제공할 수 있다.
도 1의 (A)는 웨이퍼의 예를 모식적으로 나타내는 사시도이고, 도 1의 (B)는 표면 보호 부재 배치 단계를 모식적으로 나타내는 사시도이며, 도 1의 (C)는 표면 보호 부재 배치 단계를 모식적으로 나타내는 단면도이다.
도 2의 (A)는 연삭 단계를 모식적으로 나타내는 사시도이고, 도 2의 (B)는 연삭 단계를 실시한 후의 웨이퍼 등을 모식적으로 나타내는 단면도이다.
도 3의 (A)는 마스크 형성 단계를 모식적으로 나타내는 단면도이고, 도 3의 (B)는 분단홈 형성 단계 및 분할 단계를 모식적으로 나타내는 단면도이다.
도 4의 (A)는 전사 단계를 모식적으로 나타내는 단면도이고, 도 4의 (B)는 마스크 형성 단계를 모식적으로 나타내는 단면도이며, 도 4의 (C)는 분단홈 형성 단계를 모식적으로 나타내는 단면도이고, 도 4의 (D)는 환형 볼록부 제거 단계를 모식적으로 나타내는 단면도이다.
도 5는 분할 단계를 모식적으로 나타내는 사시도이다.
첨부 도면을 참조하여, 본 발명의 실시형태에 대해서 설명한다. 또한, 이하의 제1 실시형태에서는, 디바이스 영역과 외주 잉여 영역을 분단하는 분단홈을 웨이퍼에 형성하는 분단홈 형성 단계와, 분할 예정 라인을 따라 웨이퍼를 분할하는 분할 단계를 동시에 실시하는 웨이퍼의 가공 방법에 대해서 설명하고, 제2 실시형태에서는, 분단홈 형성 단계와 분할 단계를 상이한 타이밍에 실시하는 웨이퍼의 가공 방법에 대해서 설명한다.
(제1 실시형태)
본 실시형태에서는, 분단홈 형성 단계와 분할 단계를 동시에 실시하는 웨이퍼의 가공 방법에 대해서 설명한다. 본 실시형태에 따른 웨이퍼의 가공 방법은, 표면 보호 부재 배치 단계[도 1의 (B) 및 도 1의 (C) 참조], 연삭 단계[도 2의 (A) 및 도 2의 (B) 참조], 마스크 형성 단계[도 3의 (A) 참조], 분단홈 형성 단계[도 3의 (B) 참조], 및 분할 단계[도 3의 (B) 참조]를 포함한다.
표면 보호 부재 배치 단계에서는, 웨이퍼의 표면측에 보호 부재를 배치한다. 연삭 단계에서는, 웨이퍼의 이면측을 연삭하여, 디바이스 영역에 대응하는 오목부와 외주 잉여 영역에 대응하는 환형 볼록부를 형성한다. 마스크 형성 단계에서는, 웨이퍼의 이면측에, 오목부와 환형 볼록부의 경계 및 분할 예정 라인에 대응하는 영역이 노출된 마스크를 형성한다.
분단홈 형성 단계에서는, 웨이퍼를 이면측으로부터 드라이 에칭하여, 오목부와 환형 볼록부의 경계에 분단홈을 형성한다. 분할 단계에서는, 웨이퍼를 이면측으로부터 드라이 에칭하여, 분할 예정 라인에 대응하는 분할홈을 형성한다. 또한, 본 실시형태에서는, 분단홈 형성 단계와 분할 단계가 동시에 실시된다. 이하, 본 실시형태에 따른 웨이퍼의 가공 방법에 대해서 상세하게 설명한다.
도 1의 (A)는 본 실시형태에 따른 웨이퍼의 가공 방법으로 가공되는 웨이퍼의 예를 모식적으로 나타내는 사시도이다. 도 1의 (A)에 나타내는 바와 같이, 웨이퍼(11)는, 예컨대, 실리콘 등의 재료로 이루어지는 원반형의 반도체 웨이퍼이며, 표면(11a)은, 중앙의 디바이스 영역(13)과, 디바이스 영역(13)을 둘러싸는 외주 잉여 영역(15)으로 나누어진다.
디바이스 영역(13)은, 격자형으로 배열된 분할 예정 라인(스트리트)(17)으로 더욱 복수의 영역으로 구획되어 있고, 각 영역에는 IC 등의 디바이스(19)가 형성되어 있다. 웨이퍼(11)의 외주(11c)는 모따기 가공되어 있고, 단면 형상은 대략 원호형이다.
본 실시형태에 따른 웨이퍼의 가공 방법에서는, 우선, 전술한 웨이퍼(11)의 표면(11a)측에 보호 부재를 배치하는 표면 보호 부재 배치 단계를 실시한다. 도 1의 (B)는 표면 보호 부재 배치 단계를 모식적으로 나타내는 사시도이고, 도 1의 (C)는 표면 보호 부재 배치 단계를 모식적으로 나타내는 단면도이다.
도 1의 (B) 및 도 1의 (C)에 나타내는 바와 같이, 보호 부재(21)는, 웨이퍼(11)와 대략 동일 형태의 원반형으로 형성되어 있다. 보호 부재(21)로서는, 예컨대, 수지 기판, 점착 테이프, 웨이퍼(11)와 동일한 웨이퍼 등을 이용할 수 있다.
표면 보호 부재 배치 단계에서는, 웨이퍼(11)의 표면(11a)측을, 보호 부재(21)의 표면(21a)측에 대면시켜, 웨이퍼(11)와 보호 부재(21)를 중합시킨다. 이때, 웨이퍼(11)의 표면(11a)과 보호 부재(21)의 표면(21a) 사이에, 접착제 등을 개재시켜 둔다. 이에 의해, 보호 부재(21)는, 접착제 등을 통해 웨이퍼(11)의 표면(11a)측에 고정된다.
표면 보호 부재 배치 단계를 실시한 후에는, 웨이퍼(11)의 이면(11b)측을 연삭하여, 오목부 및 환형 볼록부를 형성하는 연삭 단계를 실시한다. 도 2의 (A)는 연삭 단계를 모식적으로 나타내는 사시도이고, 도 2의 (B)는 연삭 단계를 실시한 후의 웨이퍼 등을 모식적으로 나타내는 단면도이다.
도 2의 (A)에 나타내는 바와 같이, 연삭 단계는 연삭 장치(2)로 실시된다. 연삭 장치(2)는, 웨이퍼(11)를 흡인 유지하는 유지 테이블(4)을 구비하고 있다. 유지 테이블(4)은, 모터 등의 회전 기구(도시되지 않음)와 연결되어 있고, 연직 방향으로 신장하는 회전축의 둘레로 회전한다. 또한, 유지 테이블(4)의 하방에는, 이동 기구(도시되지 않음)가 마련되어 있고, 유지 테이블(4)은, 이 이동 기구로 수평 방향으로 이동한다.
유지 테이블(4)의 표면(상면)은, 웨이퍼(11)를 흡인 유지하는 유지면으로 되어 있다. 이 유지면에는, 유지 테이블(4)의 내부에 형성된 유로(도시되지 않음)를 통하여 흡인원(도시되지 않음)의 부압이 작용하여, 웨이퍼(11)를 흡인하는 흡인력이 발생한다.
유지 테이블(4)의 상방에는, 연삭 기구(6)가 배치되어 있다. 연삭 기구(6)는, 승강 기구(도시되지 않음)에 지지된 스핀들 하우징(8)을 구비하고 있다. 스핀들 하우징(8)에는, 모터 등의 회전 기구(도시되지 않음)와 연결된 스핀들(10)이 회전 가능하게 지지되어 있다. 스핀들(10)은, 회전 기구로부터 전달되는 회전력으로 연직 방향으로 신장하는 회전축의 둘레로 회전하여, 승강 기구에 의해 스핀들 하우징(8)과 함께 승강한다.
스핀들(10)의 하단측에는, 웨이퍼(11)보다 소직경의 연삭 휠(12)이 장착되어 있다. 연삭 휠(12)은, 알루미늄, 스테인레스 등의 금속 재료로 형성된 휠 베이스(12a)를 구비하고 있다. 휠 베이스(12a)의 원환형의 하면에는, 전체 둘레에 걸쳐 복수의 연삭 지석(12b)이 고정되어 있다.
연삭 단계에서는, 우선, 웨이퍼(11)에 고정된 보호 부재(21)의 이면(21b)을 유지 테이블(4)의 유지면에 접촉시켜, 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(11)는, 이면(11b)측이 상방에 노출된 상태로 유지 테이블(4)에 흡인 유지된다.
다음에, 유지 테이블(4)을 이동시켜, 디바이스 영역(13)과 외주 잉여 영역(15)의 경계에 대응하는 영역에 연삭 지석(12b)의 외주 가장자리를 위치 부여한다. 이 상태로, 유지 테이블(4)과 연삭 휠(12)을 회전시켜, 스핀들(10)을 하강시킨다. 스핀들(10)의 하강량은, 웨이퍼(11)의 이면(11b)측에 연삭 지석(12b)의 하면이 압박될 정도로 한다.
이에 의해, 디바이스 영역(13)에 대응하는 웨이퍼(11)의 이면(11b)측의 영역을 연삭 지석(12b)으로 연삭하여, 디바이스 영역(13)에 대응하는 오목부(23)를 형성하며, 외주 잉여 영역(15)에 대응하는 환형 볼록부(보강부)(25)를 잔존시킬 수 있다. 예컨대, 디바이스 영역(13)에 대응하는 영역이 마무리 두께까지 연삭되면, 이 연삭 단계는 종료한다.
연삭 단계를 실시한 후에는, 웨이퍼(11)의 이면(11b)측에, 오목부(23)와 환형 볼록부(25)의 경계 및 분할 예정 라인(17)에 대응하는 영역이 노출된 마스크를 형성하는 마스크 형성 단계를 실시한다. 도 3의 (A)는 마스크 형성 단계를 모식적으로 나타내는 단면도이다.
본 실시형태의 마스크 형성 단계에서는, 웨이퍼(11)의 이면(11b)측에 정해진 패턴의 마스크(31)를 임의의 방법으로 형성한다. 예컨대, 형성하고자 하는 마스크(31)에 대응하는 개구가 형성된 마스크 패턴(도시되지 않음)을 웨이퍼(11)의 이면(11b)측에 중첩하고, 이 마스크 패턴의 개구를 향하여, 후술하는 드라이 에칭에 내성이 있는 수지 등을 포함하는 레지스트재를 적하한다.
그 후, 건조 처리·가열 처리 등으로 레지스트재를 경화시켜, 웨이퍼(11)의 이면(11b)측으로부터 마스크 패턴을 제거한다. 가열 온도·처리 시간 등의 조건은, 레지스트재의 종류 등에 따라 설정된다. 이상에 의해, 오목부(23)와 환형 볼록부(25)의 경계 및 분할 예정 라인(17)에 대응하는 영역이 노출된 마스크(31)를 형성할 수 있다.
마스크 형성 단계를 실시한 후에는, 오목부(23)와 환형 볼록부(25)의 경계에 분단홈을 형성하는 분단홈 형성 단계와, 분할 예정 라인(17)에 대응하는 분할홈을 형성하는 분할 단계를 동시에 실시한다. 도 3의 (B)는 분단홈 형성 단계 및 분할 단계를 모식적으로 나타내는 단면도이다.
분단홈 형성 단계 및 분할 단계에서는, 예컨대, 웨이퍼(11)의 이면(11b)측에 정해진 플라즈마를 작용시켜, 마스크(31)로 덮어져 있지 않은 영역을 드라이 에칭(플라즈마 에칭)한다. 예컨대, 웨이퍼(11)가 실리콘으로 이루어지는 경우에는, SF6이나 C4F8로 대표되는 불소계의 가스를 이용하여 발생시킨 플라즈마를 작용시키면 좋다.
에칭의 처리 시간은 임의적이지만, 적어도, 웨이퍼(11)의 이면(11b)측으로부터 표면(11a)측에 이르는 분단홈(33)을 오목부(23)와 환형 볼록부(25)의 경계에 형성하고, 또한, 웨이퍼(11)의 분할 예정 라인(17)을 따라 이면(11b)측으로부터 표면(11a)측에 이르는 분할홈(35)을 형성할 수 있을 정도로 한다.
이상에 의해, 웨이퍼(11)를 디바이스 영역(13)과 외주 잉여 영역(15)으로 분단하고, 또한, 분할 예정 라인(17)을 따라 분할할 수 있다. 본 실시형태에서는, 분단홈 형성 단계 및 분할 단계를 동시에 실시하기 때문에, 분단홈 형성 단계 및 분할 단계를 상이한 타이밍에 실시하는 경우와 비교하여, 공정을 간략화하여 비용을 억제할 수 있다. 웨이퍼(11)의 분할에 의해 형성되는 복수의 칩은, 예컨대, 환형 볼록부(25)를 제거하는 환형 볼록부 제거 단계를 실시한 후에, 임의의 픽업 기구로 픽업된다.
이와 같이, 본 실시형태에 따른 웨이퍼의 가공 방법에서는, 웨이퍼(11)의 이면(11b)측을 연삭하여 오목부(23)와 환형 볼록부(25)를 형성하는 연삭 단계 후에, 오목부(23)와 환형 볼록부(25)의 경계에 드라이 에칭으로 분단홈(33)을 형성하는 분단홈 형성 단계를 실시하기 때문에, 절삭 블레이드를 절입시키는 일없이 분단홈(33)을 형성하여 환형 볼록부(25)를 제거할 수 있다.
따라서, 절삭 블레이드의 만곡에 기인하는 웨이퍼(11)의 파손 등을 막을 수 있다. 또한, 오목부(23)와 환형 볼록부(25)의 경계를 피하여 분단홈(33)을 형성할 필요가 없기 때문에, 디바이스(19)의 취득수를 충분히 확보할 수 있다. 즉, 본 실시형태에 따르면, 웨이퍼(11)의 파손을 막으며 디바이스(19)의 취득수를 충분히 확보 가능한 웨이퍼의 가공 방법을 제공할 수 있다.
(제2 실시형태)
본 실시형태에서는, 분단홈 형성 단계와 분할 단계를 상이한 타이밍에 실시하는 웨이퍼의 가공 방법에 대해서 설명한다. 본 실시형태에 따른 웨이퍼의 가공 방법은, 표면 보호 부재 배치 단계[도 1의 (B) 및 도 1의 (C) 참조], 연삭 단계[도 2의 (A) 및 도 2의 (B) 참조], 전사 단계[도 4의 (A) 참조], 마스크 형성 단계[도 4의 (B) 참조], 분단홈 형성 단계[도 4의 (C) 참조], 환형 볼록부 제거 단계[도 4의 (D) 참조], 및 분할 단계[도 5 참조]를 포함한다.
표면 보호 부재 배치 단계에서는, 웨이퍼(11)의 표면(11a)측에 보호 부재(21)를 배치한다. 연삭 단계에서는, 웨이퍼(11)의 이면(11b)측을 연삭하여, 디바이스 영역(13)에 대응하는 오목부(23)와 외주 잉여 영역(15)에 대응하는 환형 볼록부(25)를 형성한다. 전사 단계에서는, 웨이퍼(11)의 이면(11b)측에 다이싱 테이프를 점착하며, 웨이퍼(11)의 표면(11a)측에 배치된 보호 부재(21)를 제거한다.
마스크 형성 단계에서는, 웨이퍼(11)의 표면(11a)측에, 오목부(23)와 환형 볼록부(25)의 경계가 노출된 마스크를 형성한다. 분단홈 형성 단계에서는, 웨이퍼(11)를 표면(11a)측으로부터 드라이 에칭하여, 오목부(23)와 환형 볼록부(25)의 경계에 분단홈을 형성한다. 환형 볼록부 제거 단계에서는, 분단된 환형 볼록부(25)를 제거한다. 분할 단계에서는, 환형 볼록부(25)를 제거한 후의 웨이퍼를 표면(11a)측으로부터 절삭하여, 분할 예정 라인(17)에 대응하는 분할홈을 형성한다. 이하, 본 실시형태에 따른 웨이퍼의 가공 방법에 대해서 상세하게 설명한다.
본 실시형태에 따른 웨이퍼의 가공 방법에서는, 우선, 웨이퍼(11)의 표면(11a)측에 보호 부재(21)를 배치하는 표면 보호 부재 배치 단계를 실시한다. 이 표면 보호 부재 배치 단계를 실시한 후에는, 웨이퍼(11)의 이면(11b)측을 연삭하여, 디바이스 영역(13)에 대응하는 오목부(23)와 외주 잉여 영역(15)에 대응하는 환형 볼록부(25)를 형성하는 연삭 단계를 실시한다. 본 실시형태의 표면 보호 부재 배치 단계 및 연삭 단계는, 실시형태 1의 표면 보호 부재 배치 단계 및 연삭 단계와 동일하게 실시할 수 있기 때문에, 상세한 것은 생략한다.
연삭 단계를 실시한 후에는, 웨이퍼(11)의 이면(11b)측에 다이싱 테이프를 점착하며, 웨이퍼(11)의 표면(11a)측에 배치된 보호 부재(21)를 제거하는 전사 단계를 실시한다. 도 4의 (A)는 전사 단계를 모식적으로 나타내는 단면도이다.
도 4의 (A)에 나타내는 바와 같이, 전사 단계에서는, 웨이퍼(11)의 이면(11b)측에 웨이퍼(11)보다 대직경의 다이싱 테이프(41)를 점착한다. 이 다이싱 테이프(41)의 외주 부분에는 환형의 프레임(43)을 고정해 둔다. 즉, 웨이퍼(11)는, 다이싱 테이프(41)를 통해 환형의 프레임(43)에 유지된다.
또한, 웨이퍼(11)의 표면(11a)측에 배치된 보호 부재(21)를 제거한다. 이에 의해, 웨이퍼(11)의 표면(11a)측이 노출된다. 또한, 보호 부재(21)의 제거는, 다이싱 테이프(41)를 점착하기 전에 실시되어도 좋고, 다이싱 테이프(41)를 점착한 후에 실시되어도 좋다.
전사 단계를 실시한 후에는, 웨이퍼(11)의 표면(11a)측에, 오목부(23)와 환형 볼록부(25)의 경계가 노출된 마스크를 형성하는 마스크 형성 단계를 실시한다. 도 4의 (B)는 마스크 형성 단계를 모식적으로 나타내는 단면도이다. 도 4의 (B)에 나타내는 바와 같이, 본 실시형태에서는, 오목부(23)와 환형 볼록부(25)의 경계는 노출되지만, 분할 예정 라인(17)에 대응하는 영역은 노출되지 않는 마스크(45)를 형성한다.
단, 오목부(23)와 환형 볼록부(25)의 경계 및 분할 예정 라인(17)에 대응하는 영역이 함께 노출된 마스크를 형성하여도 좋다. 이 경우, 실시형태 1과 마찬가지로, 분단홈 형성 단계 및 분할 단계를 동시에 실시할 수 있다.
마스크 형성 단계를 실시한 후에는, 오목부(23)와 환형 볼록부(25)의 경계에 분단홈을 형성하는 분단홈 형성 단계를 실시한다. 도 4의 (C)는 분단홈 형성 단계를 모식적으로 나타내는 단면도이다.
본 실시형태의 분단홈 형성 단계에서는, 예컨대, 웨이퍼(11)의 표면(11a)측에 플라즈마를 작용시켜, 마스크(45)로 덮어져 있지 않은 영역을 드라이 에칭(플라즈마 에칭)한다. 이에 의해, 웨이퍼(11)를 디바이스 영역(13)과 외주 잉여 영역(15)으로 분단하는 분단홈(47)을 형성할 수 있다.
분단홈 형성 단계를 실시한 후에는, 분단된 환형 볼록부(25)를 제거하는 환형 볼록부 제거 단계를 실시한다. 도 4의 (D)는 환형 볼록부 제거 단계를 모식적으로 나타내는 단면도이다. 디바이스 영역(13)과 외주 잉여 영역(15)은 분단홈(47)에 의해 분단되어 있기 때문에, 도 4의 (D)에 나타내는 바와 같이, 환형 볼록부(25)를 용이하게 제거하여, 디바이스 영역(13)에 대응하는 박화된 웨이퍼(51)를 얻을 수 있다. 또한, 분단홈 형성 단계를 실시한 후의 임의의 타이밍에 마스크(45)를 제거해 두는 것이 바람직하다.
환형 볼록부 제거 단계를 실시한 후에는, 웨이퍼(51)를 표면(11a)측으로부터 절삭하여, 분할 예정 라인(17)에 대응하는 분할홈을 형성하는 분할 단계를 실시한다. 도 5는 분할 단계를 모식적으로 나타내는 사시도이다.
도 5에 나타내는 바와 같이, 본 실시형태의 분할 단계는 절삭 장치(22)로 실시된다. 절삭 장치(22)는, 웨이퍼(51)를 흡인 유지하는 유지 테이블(도시되지 않음)을 구비하고 있다. 유지 테이블은, 모터 등의 회전 기구(도시되지 않음)와 연결되어 있고, 연직 방향으로 신장하는 회전축의 둘레로 회전한다. 또한, 유지 테이블의 하방에는, 이동 기구(도시되지 않음)가 마련되어 있고, 유지 테이블은, 이 이동 기구로 수평 방향으로 이동한다.
유지 테이블의 상방에는, 절삭 유닛이 배치되어 있다. 이 절삭 유닛은, 원환형의 절삭 블레이드(24)를 포함한다. 절삭 블레이드(24)는, 수평으로 배치된 스핀들(26)의 일단측에 장착되어 있다. 스핀들(26)의 타단측은, 모터(도시되지 않음)와 연결되어 있고, 절삭 블레이드(24)는 모터의 회전력으로 회전한다. 이 스핀들(26)은, 스핀들 하우징(28)에 지지되어 있다.
본 실시형태의 분할 단계에서는, 우선, 웨이퍼(51)에 점착된 다이싱 테이프(41)를 유지 테이블의 유지면에 접촉시켜, 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(51)는, 표면(11a)측이 상방에 노출된 상태로 유지 테이블에 흡인 유지된다.
다음에, 회전시킨 절삭 블레이드(24)를 대상의 분할 예정 라인(17)에 절입시켜, 웨이퍼(51)와 절삭 블레이드(24)를, 이 분할 예정 라인(17)과 평행한 방향으로 상대 이동(가공 이송)시킨다. 이에 의해, 웨이퍼(51)를 대상의 분할 예정 라인(17)을 따라 절삭하여, 분할홈(53)을 형성할 수 있다. 이러한 동작을 반복하여, 모든 분할 예정 라인(17)을 따라 분할홈(53)이 형성되면, 분할 단계는 종료한다.
본 실시형태에 따른 웨이퍼의 가공 방법에서도, 웨이퍼(11)의 이면(11b)측을 연삭하여 오목부(23)와 환형 볼록부(25)를 형성하는 연삭 단계 후에, 오목부(23)와 환형 볼록부(25)의 경계에 드라이 에칭으로 분단홈(47)을 형성하는 분단홈 형성 단계를 실시하기 때문에, 절삭 블레이드를 절입시키는 일없이 분단홈(47)을 형성하여 환형 볼록부(25)를 제거할 수 있다.
따라서, 절삭 블레이드의 만곡에 기인하는 웨이퍼(11)의 파손 등을 막을 수 있다. 또한, 오목부(23)와 환형 볼록부(25)의 경계를 피하여 분단홈(47)을 형성할 필요가 없기 때문에, 디바이스(19)의 취득수를 충분히 확보할 수 있다. 즉, 본 실시형태에 따르면, 웨이퍼(11)의 파손을 막으며 디바이스(19)의 취득수를 충분히 확보 가능한 웨이퍼의 가공 방법을 제공할 수 있다.
본 실시형태에서 나타내는 구성, 방법 등은, 다른 실시형태에 따른 구성, 방법 등과 적절하게 조합할 수 있다.
또한, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러가지 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는, 외주 잉여 영역(15)에 대응하는 환형 볼록부(25)를 덮는 마스크(31, 45)를 형성하고 있지만, 환형 볼록부(25)를 덮지 않는 마스크를 형성하여도 좋다. 또한, 마스크(31, 45)의 형성 방법은 임의적이다. 예컨대, 포토리소그래피 등의 방법으로 마스크(31, 45)를 형성할 수도 있다.
또한, 상기 제1 실시형태에서는, 분단홈 형성 단계 및 분할 단계에 있어서 웨이퍼(11)를 이면(11b)측으로부터 드라이 에칭하고 있지만, 웨이퍼(11)를 표면(11a)측으로부터 드라이 에칭하여도 좋다. 마찬가지로, 상기 제2 실시형태에서는, 분단홈 형성 단계에 있어서 웨이퍼(11)를 표면(11a)측으로부터 드라이 에칭하고 있지만, 웨이퍼(11)를 이면(11b)측으로부터 드라이 에칭하여도 좋다.
또한, 상기 제2 실시형태에서는, 분할 단계에 있어서 웨이퍼(11)에 절삭 블레이드(24)를 절입시키고 있지만, 웨이퍼(11)를 분할하는 방법은 이것으로 한정되지 않는다. 예컨대, 레이저 어블레이션 등으로 분할홈(53)을 형성하여도 좋다. 또한, 웨이퍼(11)에 흡수되기 어려운 파장의 레이저 빔을 조사하여 분할 예정 라인(17)을 따르는 개질층을 형성한 후에, 외력을 부여하여 웨이퍼(11)를 분할할 수도 있다.
그 외, 상기 실시형태에 따른 구성, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시할 수 있다.
11 : 웨이퍼 1a : 표면
11b : 이면 11c : 외주
13 : 디바이스 영역 15 : 외주 잉여 영역
17 : 분할 예정 라인(스트리트) 19 : 디바이스
21 : 보호 부재 21a : 표면
21b : 이면 23 : 오목부
25 : 환형 볼록부(보강부) 31 : 마스크
33 : 분단홈 35 : 분할홈
41 : 다이싱 테이프 43 : 프레임
45 : 마스크 47 : 분단홈
51 : 웨이퍼 53 : 분할홈
2 : 연삭 장치 4 : 유지 테이블
6 : 연삭 기구 8 : 스핀들 하우징
10 : 스핀들 12 : 연삭 휠
12a : 휠 베이스 12b : 연삭 지석
22 : 절삭 장치 24 : 절삭 블레이드
26 : 스핀들 28 : 스핀들 하우징

Claims (3)

  1. 교차하는 복수의 분할 예정 라인으로 구획된 표면의 각 영역에 각각 디바이스가 형성된 디바이스 영역과 그 디바이스 영역을 둘러싸는 외주 잉여 영역을 갖는 웨이퍼의 가공 방법으로서,
    웨이퍼의 이면을 연삭하여 상기 디바이스 영역에 대응한 오목부를 형성하며 상기 외주 잉여 영역에 대응한 환형 볼록부를 웨이퍼의 이면측에 형성하는 연삭 단계와,
    상기 연삭 단계를 실시한 후, 웨이퍼의 표면으로부터 이면에 도달하여 상기 디바이스 영역과 상기 외주 잉여 영역을 분단하는 분단홈을 상기 오목부와 상기 환형 볼록부의 경계에 형성하는 분단홈 형성 단계를 포함하고,
    상기 분단홈은 드라이 에칭으로 형성되는 것을 특징으로 하는 웨이퍼 가공 방법.
  2. 제1항에 있어서, 상기 분할 예정 라인을 따라 드라이 에칭으로 웨이퍼의 표면으로부터 이면에 이르는 분할홈을 형성하여 상기 분할 예정 라인을 따라 웨이퍼를 분할하는 분할 단계를 더 구비하고,
    상기 분할 단계는, 상기 분단홈 형성 단계와 동시에 실시되는 것을 특징으로 하는 웨이퍼 가공 방법.
  3. 제2항에 있어서, 상기 연삭 단계를 실시하기 전에, 웨이퍼의 표면에 표면 보호 부재를 배치하는 표면 보호 부재 배치 단계와,
    상기 연삭 단계를 실시한 후, 상기 분단홈 형성 단계와 상기 분할 단계를 실시하기 전에, 상기 오목부와 상기 환형 볼록부의 경계에 형성되는 상기 분단홈에 대응하는 영역과 상기 분할 예정 라인에 대응하는 영역이 노출된 마스크를 웨이퍼의 이면에 형성하는 마스크 형성 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 가공 방법.
KR1020150059660A 2014-05-13 2015-04-28 웨이퍼 가공 방법 KR102277933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014099577A JP6366351B2 (ja) 2014-05-13 2014-05-13 ウェーハの加工方法
JPJP-P-2014-099577 2014-05-13

Publications (2)

Publication Number Publication Date
KR20150130225A true KR20150130225A (ko) 2015-11-23
KR102277933B1 KR102277933B1 (ko) 2021-07-14

Family

ID=54361912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150059660A KR102277933B1 (ko) 2014-05-13 2015-04-28 웨이퍼 가공 방법

Country Status (6)

Country Link
US (1) US9887091B2 (ko)
JP (1) JP6366351B2 (ko)
KR (1) KR102277933B1 (ko)
CN (1) CN105097482B (ko)
DE (1) DE102015208897A1 (ko)
TW (1) TWI644354B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566290B (zh) * 2015-05-22 2017-01-11 Circular splitting method
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
JP6244513B1 (ja) * 2016-06-07 2017-12-06 雫石　誠 光電変換素子とその製造方法、分光分析装置
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
JP6812068B2 (ja) * 2016-10-14 2021-01-13 株式会社ディスコ 加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
JP2019012773A (ja) * 2017-06-30 2019-01-24 株式会社ディスコ ウェーハの加工方法
JP7089136B2 (ja) * 2018-03-22 2022-06-22 株式会社デンソー ウエーハの研削方法
US10867857B2 (en) 2018-09-21 2020-12-15 Samsung Electronics Co., Ltd. Method of cutting substrate and method of singulating semiconductor chips
CN111112808A (zh) * 2018-10-30 2020-05-08 三星钻石工业股份有限公司 基板分断装置及基板分断方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
JP7356289B2 (ja) * 2019-08-15 2023-10-04 株式会社ディスコ 紫外線照射装置及び環状凸部除去装置
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置
JP7517936B2 (ja) * 2020-10-01 2024-07-17 株式会社ディスコ 加工装置
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法
CN112453692B (zh) * 2020-12-01 2022-03-29 强一半导体（苏州）有限公司 一种mems探针激光刻蚀方法
CN115745416A (zh) * 2022-12-20 2023-03-07 芜湖东信光电科技有限公司 一种超薄柔性玻璃生产工艺及其玻璃

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172365A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007019461A (ja) 2005-04-27 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法及びウェーハ
JP2008071892A (ja) * 2006-09-13 2008-03-27 Disco Abrasive Syst Ltd 積層用デバイスの製造方法
JP2008098228A (ja) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009141276A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011061137A (ja) 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd ウエーハの加工方法及び環状凸部除去装置
JP2012238793A (ja) * 2011-05-13 2012-12-06 Disco Abrasive Syst Ltd デバイスチップの製造方法
JP2013004836A (ja) * 2011-06-20 2013-01-07 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
CN103367219A (zh) * 2012-04-02 2013-10-23 株式会社迪思科 带粘接膜的芯片的形成方法
JP2014003199A (ja) * 2012-06-20 2014-01-09 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
CN100501932C (zh) * 2005-04-27 2009-06-17 株式会社迪斯科 半导体晶片及其加工方法
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172365A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007019461A (ja) 2005-04-27 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法及びウェーハ
JP2008071892A (ja) * 2006-09-13 2008-03-27 Disco Abrasive Syst Ltd 積層用デバイスの製造方法
JP2008098228A (ja) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009141276A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011061137A (ja) 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd ウエーハの加工方法及び環状凸部除去装置
JP2012238793A (ja) * 2011-05-13 2012-12-06 Disco Abrasive Syst Ltd デバイスチップの製造方法
JP2013004836A (ja) * 2011-06-20 2013-01-07 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
CN103367219A (zh) * 2012-04-02 2013-10-23 株式会社迪思科 带粘接膜的芯片的形成方法
JP2014003199A (ja) * 2012-06-20 2014-01-09 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
CN105097482A (zh) 2015-11-25
TWI644354B (zh) 2018-12-11
US9887091B2 (en) 2018-02-06
KR102277933B1 (ko) 2021-07-14
US20150332909A1 (en) 2015-11-19
CN105097482B (zh) 2020-08-14
JP2015216309A (ja) 2015-12-03
DE102015208897A1 (de) 2015-11-19
JP6366351B2 (ja) 2018-08-01
TW201601209A (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
KR20150130225A (ko) 웨이퍼 가공 방법
KR101798752B1 (ko) 웨이퍼 분할 방법
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
JP6385131B2 (ja) ウェーハの加工方法
JP7319017B2 (ja) ウェハの処理方法
JP7458964B2 (ja) ウェハの処理方法
JP6341709B2 (ja) ウェーハの加工方法
JP6198618B2 (ja) ウェーハの加工方法
JP2016025188A (ja) ウェーハの分割方法
JP4680693B2 (ja) 板状部材の分割装置
KR20150117607A (ko) 웨이퍼 가공 방법
KR20150131964A (ko) 웨이퍼 가공 방법 및 중간 부재
JP2018182129A (ja) ウェーハの加工方法
JP2016219757A (ja) 被加工物の分割方法
JP6257979B2 (ja) ウェーハの分割方法
JP6783620B2 (ja) ウエーハの加工方法
JP2011124260A (ja) ウエーハの加工方法
US11276588B2 (en) Method of processing wafer
JP2011124265A (ja) ウエーハの加工方法
JP2010093005A (ja) ウエーハの加工方法
JP6137999B2 (ja) ウェーハの加工方法
JP6013831B2 (ja) ウエーハの加工方法
KR102535551B1 (ko) 피가공물의 연삭 방법
JP6188492B2 (ja) ウェーハの分割方法
JP5545624B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
GRNT Written decision to grant