CN105097482A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN105097482A
CN105097482A CN201510239228.0A CN201510239228A CN105097482A CN 105097482 A CN105097482 A CN 105097482A CN 201510239228 A CN201510239228 A CN 201510239228A CN 105097482 A CN105097482 A CN 105097482A
Authority
CN
China
Prior art keywords
wafer
segmentation
cutting groove
grinding
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510239228.0A
Other languages
English (en)
Other versions
CN105097482B (zh
Inventor
铃木克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105097482A publication Critical patent/CN105097482A/zh
Application granted granted Critical
Publication of CN105097482B publication Critical patent/CN105097482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B19/00—Single-purpose machines or devices for particular grinding operations not covered by any other main group
    • B24B19/02—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种晶片的加工方法，其能够防止晶片的破损并且能够充分地确保器件的形成数量。包括：磨削步骤，对晶片(11)的背面(11b)进行磨削来形成与器件区域(13)对应的凹部(23)，并且在晶片的背面侧形成与外周剩余区域(15)对应的环状凸部(25)；以及切断槽形成步骤，在实施磨削步骤后，在凹部与环状凸部之间的边界上形成从晶片的正面(11a)到背面的切断槽(33)，该切断槽(33)切断器件区域和外周剩余区域，切断槽是通过干蚀刻形成的。

Description

晶片的加工方法
技术领域
本发明涉及较薄地加工晶片的加工方法。
背景技术
近年来，为了实现小型轻量的器件，要求较薄地加工由硅等材料而成的晶片。例如，在由晶片正面的分割预定线(芯片间隔，street)划分的各区域上形成IC等器件后，对背面侧进行磨削，由此使晶片薄化。
然而，通过磨削来使晶片薄化后，刚性大幅地降低而在后续工序中不易操作。因此，提出了如下这样的加工方法：对与中央的器件区域对应的晶片的背面侧进行磨削，并且维持外周部分的厚度，由此在磨削后的晶片上保留规定的刚性(例如，参照专利文献1)。
在该加工方法中，例如使用直径比晶片小的磨削轮来对晶片的背面侧进行磨削，来形成与器件区域对应的凹部。借助在包围器件区域的外周剩余区域的背面侧残留的环状的加强部(环状凸部)，来保持晶片的刚性。此外，以后通过切削等方法，去除环状凸部(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2007－19461号公报
专利文献2：日本特开2011－61137号公报。
发明内容
发明所要解决的问题
在多数情况下与上述的器件区域对应的凹部被形成为以曲面连接底面与侧面的形状。形成这种形状的凹部的原因是，安装在磨削轮上的磨削砂轮的角部随着磨削的进行被磨耗而成为圆形。即，因磨耗而磨削砂轮的角部上形成的圆形部分被转印到晶片上，在凹部的底面与侧面之间的连接部分上产生曲面形状(R形状)。
通常，通过在凹部的底面与侧面之间的连接部分切入切削刀片，来去除环状的加强部。然而，当在如上所述的R形状的连接部分切入切削刀片时，切削刀片被施加因R形状而产生的弯曲方向的力，导致切削刀片弯曲。因此，有时导致晶片破损。
在凹部的底面中，在避开R形状的平坦的区域切入切削刀片时，能够防止因切削刀片的弯曲而产生的晶片的破损等。然而，在该情况下，器件区域变窄而无法充分地确保器件的形成数量。
本发明是鉴于所涉及的问题点而提出的，其目的在于提供一种晶片的加工方法，其能够防止晶片的破损并且能够充分地确保器件的形成数量。
用于解决问题的手段
根据本发明，提供一种晶片的加工方法，该晶片具有器件区域和围绕该器件区域的外周剩余区域，该器件区域在由交叉的多个分割预定线划分的正面的各区域上分别形成有器件，其特征在于，所述晶片的加工方法包括：磨削步骤，对晶片的背面进行磨削来形成与该器件区域对应的凹部，并且在晶片的背面侧形成与该外周剩余区域对应的环状凸部；以及切断槽形成步骤，在实施该磨削步骤后，在该凹部与该环状凸部之间的边界上形成从晶片的正面到达背面的切断槽，该切断槽用于切断该器件区域和该外周剩余区域，该切断槽是通过干蚀刻形成的。
在本发明中，优选的是，所述晶片的加工方法还包括分割步骤，在该分割步骤中，通过干蚀刻，沿着该分割预定线形成从晶片的正面到达背面的分割槽，且沿着该分割预定线对晶片进行分割，同时实施该分割步骤与该切断槽形成步骤。
另外，在本发明中，优选的是，所述晶片的加工方法还包括：正面保护部件配设步骤，在实施该磨削步骤之前，在晶片的正面上配设正面保护部件；以及掩模形成步骤，在实施该磨削步骤后，实施该切断槽形成步骤和该分割步骤之前，在晶片的背面上形成掩模，该掩模露出了与形成于该凹部与该环状凸部之间的边界上的该切断槽对应的区域以及与该分割预定线对应的区域。
发明效果
在本发明的晶片的加工方法中，对晶片的背面侧进行磨削来形成凹部和环状凸部的磨削步骤后，实施通过干蚀刻来在凹部与环状凸部之间的边界形成切断槽的切断槽形成步骤，因此能够在不使切削刀片切入的情况下形成切断槽来去除环状凸部。
因而，能够防止因切削刀片的弯曲而产生的晶片的破损等。另外，由于不需要避开凹部与环状凸部之间的边界而形成切断槽，所以能够充分地确保器件的形成数量。这样，根据本发明，能够提供防止晶片的破损并且能够充分地确保器件的形成数量的晶片的加工方法。
附图说明
图1的(A)是示意性地示出晶片的例子的立体图，图1的(B)是示意性地示出正面保护部件配设步骤的立体图，图1的(C)是示意性地示出正面保护部件配设步骤的剖视图。
图2的(A)是示意性地示出磨削步骤的立体图，图2的(B)是示意性地示出实施了磨削步骤后的晶片等的剖视图。
图3的(A)是示意性地示出掩模形成步骤的剖视图，图3的(B)是示意性地示出切断槽形成步骤及分割步骤的剖视图。
图4的(A)是示意性地示出转印步骤的剖视图，图4的(B)是示意性地示出掩模形成步骤的剖视图，图4的(C)是示意性地示出切断槽形成步骤的剖视图，图4的(D)是示意性地示出环状凸部去除步骤的剖视图。
图5是示意性地示出分割步骤的立体图。
标号说明：
11：晶片；
11a：正面；
11b：背面；
11c：外周；
13：器件区域；
15：外周剩余区域；
17：分割预定线(芯片间隔)；
19：器件；
21：保护部件；
21a：正面；
21b：背面；
23：凹部；
25：环状凸部(加强部)；
31：掩模；
33：切断槽；
35：分割槽；
41：切割带；
43：框架；
45：掩模；
47：切断槽；
51：晶片；
53：分割槽；
2：磨削装置；
4：保持工作台；
6：磨削机构；
8：主轴箱；
10：主轴；
12：磨削轮；
12a：轮基座；
12b：磨削砂轮；
22：切削装置；
24：切削刀片；
26：主轴；
28：主轴箱。
具体实施方式
参照附图，对本发明的实施方式进行说明。此外，在以下的第1实施方式中，对同时实施切断槽形成步骤和分割步骤的晶片的加工方法进行说明，在所述切断槽形成步骤中，在晶片上形成用于切断器件区域和外周剩余区域的切断槽，在所述分割步骤中，沿着分割预定线对晶片进行分割，在第2实施方式中，对以不同的时刻实施切断槽形成步骤和分割步骤的晶片的加工方法进行说明。
(第1实施方式)
在本实施方式中，对同时实施切断槽形成步骤和分割步骤的晶片的加工方法进行说明。本实施方式的晶片的加工方法包括：正面保护部件配设步骤(参照图1的(B)及图1的(C))、磨削步骤(参照图2的(A)及图2的(B))、掩模形成步骤(参照图3的(A))、切断槽形成步骤(参照图3的(B))以及分割步骤(参照图3的(B))。
在正面保护部件配设步骤中，在晶片的正面侧配设保护部件。在磨削步骤中，对晶片的背面侧进行磨削，来形成与器件区域对应的凹部以及与外周剩余区域对应的环状凸部。在掩模形成步骤中，在晶片的背面侧形成掩模，该掩模露出了凹部与环状凸部之间的边界及与分割预定线对应的区域。
在切断槽形成步骤中，对晶片从背面侧进行干蚀刻，在凹部与环状凸部之间的边界上形成切断槽。在分割步骤中，对晶片从背面侧进行干蚀刻，形成与分割预定线对应的分割槽。此外，在本实施方式中，同时实施切断槽形成步骤和分割步骤。下面，对本实施方式的晶片的加工方法进行详细叙述。
图1的(A)是示意性地示出利用本实施方式的晶片的加工方法来加工的晶片的例子的立体图。如图1的(A)所示，晶片11是例如由硅等材料而成的圆盘状的半导体晶片，正面11a被分为中央的器件区域13、包围器件区域13的外周剩余区域15。
器件区域13由被排列成格子状的分割预定线(芯片间隔)17进一步划分为多个区域，在各区域上形成有IC等器件19。晶片11的外周11c被实施倒角加工，截面形状为大致圆弧状。
在本实施方式的晶片的加工方法中，首先实施在上述的晶片11的正面11a侧配设保护部件的正面保护部件配设步骤。图1的(B)是示意性地示出正面保护部件配设步骤的立体图，图1的(C)是示意性地示出正面保护部件配设步骤的剖视图。
如图1的(B)及图1的(C)所示，保护部件21形成为与晶片11大致相同形状的圆盘状。作为保护部件21，例如可以使用树脂基板、粘接带、与晶片11同样的晶片等。
在正面保护部件配设步骤中，在使晶片11的正面11a侧与保护部件21的正面21a侧相对的状态下，使晶片11与保护部件21重叠。此时，在晶片11的正面11a与保护部件21的正面21a之间介入粘接剂等。据此，保护部件21经由粘接剂等被固定于晶片11的正面11a侧。
在实施正面保护部件配设步骤后，实施磨削步骤，在该磨削步骤中，对晶片11的背面11b侧进行磨削，来形成凹部及环状凸部。图2的(A)是示意性地示出磨削步骤的立体图，图2的(B)是示意性地示出实施磨削步骤后的晶片等的剖视图。
如图2的(A)所示，由磨削装置2实施磨削步骤。磨削装置2具备用于吸引保持晶片11的保持工作台4。保持工作台4与电机等旋转机构(未图示)连结，绕着沿铅直方向延伸的旋转轴进行旋转。另外，在保持工作台4的下方设有移动机构(未图示)，保持工作台4借助该移动机构沿着水平方向移动。
保持工作台4的正面(上表面)是对晶片11进行吸引保持的保持面。通过形成于保持工作台4的内部的流路(未图示)，对该保持面施加吸引源(未图示)的负压，来产生吸引晶片11的吸引力。
在保持工作台4的上方配置有磨削机构6。磨削机构6具备主轴箱(spindlehousing)8，该主轴箱8被支承在升降机构(未图示)。在主轴箱8上，以能够旋转的方式支承与电机等旋转机构(未图示)连结的主轴10。主轴10利用从旋转机构传递的旋转力绕着沿铅直方向延伸的旋转轴进行旋转，并且借助升降机构与主轴箱8一起进行升降。
在主轴10的下端侧安装有直径比晶片11小的磨削轮12。磨削轮12具备由铝、不锈钢等金属材料形成的轮基座12a。在轮基座12a的圆环状的下表面上沿着整周固定有多个磨削砂轮12b。
在磨削步骤中，首先使固定于晶片11上的保护部件21的背面21b与保持工作台4的保持面接触，并施加吸引源的负压。据此，晶片11在背面11b侧向上方露出的状态下被吸引保持在保持工作台4上。
接着，使保持工作台4移动，将磨削砂轮12b的外周缘定位在对应于器件区域13与外周剩余区域15之间的边界的区域上。在该状态下，使保持工作台4和磨削轮12进行旋转，从而使主轴10下降。主轴10的下降量是将磨削砂轮12b的下表面按压至晶片11的背面11b侧的程度。
据此，能够由磨削砂轮12b对与器件区域13对应的晶片11的背面11b侧的区域进行磨削，形成与器件区域13对应的凹部23，并且能够残留与外周剩余区域15对应的环状凸部(加强部)25。例如，将与器件区域13对应的区域磨削至最终厚度后，结束该磨削步骤。
在实施磨削步骤后，实施在晶片11的背面11b侧形成掩模的掩模形成步骤，该掩模露出了凹部23与环状凸部25之间的边界及与分割预定线17对应的区域。图3的(A)是示意性地示出掩模形成步骤的剖视图。
在本实施方式的掩模形成步骤中，通过任意的方法，在晶片11的背面11b侧形成规定图案的掩模31。例如，将形成有与想要形成的掩模31对应的开口的掩模图案(未图示)重叠在晶片11的背面11b侧，并朝向该掩模图案的开口，滴落包含树脂等的抗蚀剂材料，该树脂对后面叙述的干蚀刻具有耐性。
然后，通过干燥处理/加热处理等，使抗蚀剂材料固化后，从晶片11的背面11b侧去除掩模图案。加热温度/处理时间等条件是根据抗蚀剂材料的种类等设定的。通过以上方法，能够形成露出了凹部23与环状凸部25之间的边界及与分割预定线17对应的区域的掩模31。
实施了掩模形成步骤后，同时实施切断槽形成步骤和分割步骤，在该切断槽形成步骤中，在凹部23与环状凸部25之间的边界上形成切断槽，在该分割步骤中，形成与分割预定线17对应的分割槽。图3的(B)是示意性地示出切断槽形成步骤及分割步骤的剖视图。
在切断槽形成步骤及分割步骤中，例如向晶片11的背面11b侧施加规定的等离子体，对未被掩模31覆盖的区域进行干蚀刻(等离子体蚀刻)。例如，晶片11由硅而成的情况下，只要施加使用以SF6、C4F8为代表的氟类的气体来产生的等离子体即可。
蚀刻的处理时间是任意的时间，但是设为至少能够完成如下处理的程度的时间：将从晶片11的背面11b侧到正面11a侧的切断槽33形成于凹部23与环状凸部25之间的边界上，并且形成沿着晶片11的分割预定线17从背面11b侧到正面11a侧的分割槽35。
通过以上方法，能够将晶片11切断为器件区域13和外周剩余区域15，还能够沿着分割预定线17进行分割。在本实施方式中，由于同时实施切断槽形成步骤及分割步骤，因此，与以不同的时刻实施切断槽形成步骤及分割步骤的情况相比，能够简化工序来控制成本。例如实施用于去除环状凸部25的环状凸部去除步骤后，由任意的拾取机构拾取通过晶片11的分割所形成的多个芯片。
这样，在本实施方式的晶片的加工方法中，对晶片11的背面11b侧进行磨削来形成凹部23和环状凸部25的磨削步骤的后，实施通过干蚀刻来在凹部23与环状凸部25之间的边界上形成切断槽33的切断槽形成步骤，因此，能够在不使切削刀片切入的情况下形成切断槽33来去除环状凸部25。
因而，能够防止因切削刀片的弯曲而产生的晶片11的破损等。另外，由于不需要避开凹部23与环状凸部25之间的边界而形成切断槽33，因此能够充分地确保器件19的形成数量。即，根据本实施方式，能够提供防止晶片11的破损并且能够充分地确保器件19的形成数量的晶片的加工方法。
(第2实施方式)
在本实施方式中，对以不同的时刻实施切断槽形成步骤和分割步骤的晶片的加工方法进行说明。本实施方式的晶片的加工方法包括正面保护部件配设步骤(参照图1的(B)及图1的(C))、磨削步骤(参照图2的(A)及图2的(B))、转印步骤(参照图4的(A))、掩模形成步骤(参照图4的(B))、切断槽形成步骤(参照图4的(C))、环状凸部去除步骤(参照图4的(D))以及分割步骤(参照图5)。
在正面保护部件配设步骤中，在晶片11的正面11a侧配设保护部件21。在磨削步骤中，对晶片11的背面11b侧进行磨削，来形成与器件区域13对应的凹部23和与外周剩余区域15对应的环状凸部25。在转印步骤中，在晶片11的背面11b侧贴附切割带，并且去除配设于晶片11的正面11a侧的保护部件21。
在掩模形成步骤中，在晶片11的正面11a侧形成露出了凹部23与环状凸部25之间的边界的掩模。在切断槽形成步骤中，从正面11a侧对晶片11进行干蚀刻，在凹部23与环状凸部25之间的边界上形成切断槽。在环状凸部去除步骤中，去除被切断的环状凸部25。在分割步骤中，从正面11a侧对去除环状凸部25后的晶片进行切削，来形成与分割预定线17对应的分割槽。下面，对本实施方式的晶片的加工方法进行详细叙述。
在本实施方式的晶片的加工方法中，首先实施在晶片11的正面11a侧配设保护部件21的正面保护部件配设步骤。在实施该正面保护部件配设步骤后，实施磨削步骤，在该磨削步骤中，对晶片11的背面11b侧进行磨削，来形成与器件区域13对应的凹部23和与外周剩余区域15对应的环状凸部25。由于本实施方式的正面保护部件配设步骤及磨削步骤能够与实施方式1的正面保护部件配设步骤及磨削步骤同样地实施，所以省略详细说明。
在实施磨削步骤后，实施转印步骤，在该转印步骤中，在晶片11的背面11b侧贴附切割带，并且去除配设于晶片11的正面11a侧的保护部件21。图4的(A)是示意性地示出转印步骤的剖视图。
如图4的(A)所示，在转印步骤中，在晶片11的背面11b侧贴附直径比晶片11大的切割带41。将环状的框架43固定在该切割带41的外周部分。即，晶片11经由切割带41被保持于环状的框架43上。
另外，去除配设于晶片11的正面11a侧的保护部件21。据此，晶片11a的正面11a侧露出。此外，关于保护部件21的去除，可以在贴附切割带41之前实施，也可以在贴附切割带41之后实施。
实施转印步骤后，实施在晶片11的正面11a侧形成掩模的掩模形成步骤，该掩模露出了凹部23与环状凸部25之间的边界。图4的(B)是示意性地示出掩模形成步骤的剖视图。如图4的(B)所示，在本实施方式中，形成了虽然露出凹部23与环状凸部25之间的边界、但是未露出与分割预定线17对应的区域的掩模45。
不过，也可以形成使凹部23与环状凸部25之间的边界及与分割预定线17对应的区域一起露出的掩模。在该情况下，与实施方式1同样，可以同时实施切断槽形成步骤及分割步骤。
实施掩模形成步骤后，实施在凹部23与环状凸部25之间的边界上形成切断槽的切断槽形成步骤。图4的(C)是示意性地示出切断槽形成步骤的剖视图。
在本实施方式的切断槽形成步骤中，例如向晶片11的正面11a侧施加等离子体，对未被掩模45覆盖的区域进行干蚀刻(等离子体蚀刻)。据此，能够形成将晶片11切断为器件区域13和外周剩余区域15的切断槽47。
实施切断槽形成步骤后，实施用于去除被切断的环状凸部25的环状凸部去除步骤。图4的(D)是示意性地示出环状凸部去除步骤的剖视图。由于器件区域13和外周剩余区域15因切断槽47而被切断，所以如图4的(D)所示那样能够容易的去除环状凸部25来获得与器件区域13对应的薄化后的晶片51。此外，优选为实施切断槽形成步骤后在任意的时刻去除掩模45。
实施环状凸部去除步骤后，实施分割步骤，在该分割步骤中，从正面11a侧对晶片51进行切削，来形成与分割预定线17对应的分割槽。图5是示意性地示出分割步骤的立体图。
如图5所示，由切削装置22实施本实施方式的分割步骤。切削装置22具备用于吸引保持晶片51的保持工作台(未图示)。保持工作台与电机等旋转机构(未图示)连结，绕着沿铅直方向延伸的旋转轴进行旋转。另外，在保持工作台的下方设有移动机构(未图示)，保持工作台借助该移动机构沿着水平方向移动。
在保持工作台的上方配置有切削单元。该切削单元包括圆环状的切削刀片24。切削刀片24安装于水平配置的主轴26的一端侧。主轴26的另一端侧与电机(未图示)连结，切削刀片24利用电机的旋转力进行旋转。该主轴26被主轴箱28支承。
在本实施方式的分割步骤中，首先使贴附于晶片51的切割带41与保持工作台的保持面接触，并施加吸引源的负压。据此，晶片51在正面11a侧向上方露出的状态下被吸引保持在保持工作台上。
接着，将旋转后的切削刀片24切入到对象的分割预定线17，且使晶片51和切削刀片24沿着与该分割预定线17平行的方向进行相对移动(加工进给)。据此，能够沿着对象的分割预定线17对晶片51进行切削，来形成分割槽53。反复进行这样的动作，沿着所有分割预定线17形成分割槽53后，分割步骤结束。
由于在本实施方式的晶片的加工方法中也是在对晶片11的背面11b侧进行磨削来形成凹部23和环状凸部25的磨削步骤之后实施在凹部23与环状凸部25之间的边界上通过干蚀刻形成切断槽47的切断槽形成步骤，所以能够在不使切削刀片切入的情况下形成切断槽47来去除环状凸部25。
因而，能够防止因切削刀片的弯曲而产生的晶片11的破损等。另外，由于不需要避开凹部23与环状凸部25之间的边界而形成切断槽47，所以能够充分地确保器件19的形成数量。即，根据本实施方式，能够提供防止晶片11的破损并且能够充分地确保器件19的形成数量的晶片的加工方法。
本实施方式所示的结构、方法等，可以与其他实施方式的结构、方法等进行适当地组合。
此外，本发明不限定于上述实施方式的记载，可以进行各种变更来实施。例如，在上述实施方式中，形成了覆盖与外周剩余区域15对应的环状凸部25的掩模31、45，但是也可以形成不覆盖环状凸部25的掩模。另外，掩模31、45的形成方法是任意的方法。例如，也可以通过光刻法等方法形成掩模31、45。
另外，在上述第1实施方式的切断槽形成步骤及分割步骤中，从背面11b侧对晶片11进行干蚀刻，但是也可以从正面11a侧对晶片11进行干蚀刻。同样，在上述第2实施方式的切断槽形成步骤中，从正面11a侧对晶片11进行干蚀刻，但是也可以从背面11b侧对晶片11进行干蚀刻。
另外，在上述第2实施方式的分割步骤中，使切削刀片24切入晶片11，但是对晶片11进行分割的方法不限定于此。例如，也可以通过激光消融等形成分割槽53。另外，也可以向晶片11照射不易吸收的波长的激光束来形成沿着分割预定线17的改性层后，施加外力来分割晶片11。
其他与上述实施方式相关的结构、方法等，在不脱离本发明的目的的范围内，能够进行适当地变更来实施。

Claims (3)

1.一种晶片的加工方法，该晶片具有器件区域和围绕该器件区域的外周剩余区域，该器件区域在由交叉的多个分割预定线划分的正面的各区域上分别形成有器件，其特征在于，所述晶片的加工方法包括：
磨削步骤，对晶片的背面进行磨削来形成与该器件区域对应的凹部，并且在晶片的背面侧形成与该外周剩余区域对应的环状凸部；以及
切断槽形成步骤，在实施该磨削步骤后，在该凹部与该环状凸部之间的边界上形成从晶片的正面到达背面的切断槽，该切断槽用于切断该器件区域和该外周剩余区域，
该切断槽是通过干蚀刻形成的。
2.根据权利要求1所述的晶片的加工方法，其特征在于，
所述晶片的加工方法还包括分割步骤，在该分割步骤中，通过干蚀刻，沿着该分割预定线形成从晶片的正面到达背面的分割槽而沿着该分割预定线对晶片进行分割，
同时实施该分割步骤与该切断槽形成步骤。
3.根据权利要求2所述的晶片的加工方法，其特征在于，
所述晶片的加工方法还包括：
正面保护部件配设步骤，在实施该磨削步骤之前，在晶片的正面上配设正面保护部件；以及
掩模形成步骤，在实施该磨削步骤后，实施该切断槽形成步骤和该分割步骤之前，在晶片的背面上形成掩模，该掩模露出了与形成于该凹部与该环状凸部之间的边界上的该切断槽对应的区域以及与该分割预定线对应的区域。
CN201510239228.0A 2014-05-13 2015-05-12 晶片的加工方法 Active CN105097482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014099577A JP6366351B2 (ja) 2014-05-13 2014-05-13 ウェーハの加工方法
JP2014-099577 2014-05-13

Publications (2)

Publication Number Publication Date
CN105097482A true CN105097482A (zh) 2015-11-25
CN105097482B CN105097482B (zh) 2020-08-14

Family

ID=54361912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510239228.0A Active CN105097482B (zh) 2014-05-13 2015-05-12 晶片的加工方法

Country Status (6)

Country Link
US (1) US9887091B2 (zh)
JP (1) JP6366351B2 (zh)
KR (1) KR102277933B1 (zh)
CN (1) CN105097482B (zh)
DE (1) DE102015208897A1 (zh)
TW (1) TWI644354B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275233A (zh) * 2016-04-06 2017-10-20 株式会社迪思科 封装晶片的制造方法
CN109216270A (zh) * 2017-06-30 2019-01-15 株式会社迪思科 晶片的加工方法
CN111112808A (zh) * 2018-10-30 2020-05-08 三星钻石工业股份有限公司 基板分断装置及基板分断方法
CN112453692A (zh) * 2020-12-01 2021-03-09 强一半导体（苏州）有限公司 一种mems探针激光刻蚀方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566290B (zh) * 2015-05-22 2017-01-11 Circular splitting method
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
JP6244513B1 (ja) * 2016-06-07 2017-12-06 雫石　誠 光電変換素子とその製造方法、分光分析装置
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
JP6812068B2 (ja) * 2016-10-14 2021-01-13 株式会社ディスコ 加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
JP7089136B2 (ja) * 2018-03-22 2022-06-22 株式会社デンソー ウエーハの研削方法
KR20200034503A (ko) 2018-09-21 2020-03-31 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
JP7356289B2 (ja) * 2019-08-15 2023-10-04 株式会社ディスコ 紫外線照射装置及び環状凸部除去装置
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法
CN115745416A (zh) * 2022-12-20 2023-03-07 芜湖东信光电科技有限公司 一种超薄柔性玻璃生产工艺及其玻璃

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172365A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1855381A (zh) * 2005-04-27 2006-11-01 株式会社迪斯科 半导体晶片及其加工方法
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US20120322231A1 (en) * 2011-06-20 2012-12-20 Disco Corporation Semiconductor wafer processing method
CN103367219A (zh) * 2012-04-02 2013-10-23 株式会社迪思科 带粘接膜的芯片的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
JP5390740B2 (ja) * 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP4927484B2 (ja) 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2008283025A (ja) 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
JP2009141276A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP5523033B2 (ja) * 2009-09-14 2014-06-18 株式会社ディスコ ウエーハの加工方法及び環状凸部除去装置
JP5885396B2 (ja) 2011-05-13 2016-03-15 株式会社ディスコ デバイスチップの製造方法
JP2014003199A (ja) * 2012-06-20 2014-01-09 Disco Abrasive Syst Ltd ウエーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172365A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1855381A (zh) * 2005-04-27 2006-11-01 株式会社迪斯科 半导体晶片及其加工方法
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US20120322231A1 (en) * 2011-06-20 2012-12-20 Disco Corporation Semiconductor wafer processing method
CN103367219A (zh) * 2012-04-02 2013-10-23 株式会社迪思科 带粘接膜的芯片的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275233A (zh) * 2016-04-06 2017-10-20 株式会社迪思科 封装晶片的制造方法
CN107275233B (zh) * 2016-04-06 2022-06-17 株式会社迪思科 封装晶片的制造方法
CN109216270A (zh) * 2017-06-30 2019-01-15 株式会社迪思科 晶片的加工方法
CN111112808A (zh) * 2018-10-30 2020-05-08 三星钻石工业股份有限公司 基板分断装置及基板分断方法
CN112453692A (zh) * 2020-12-01 2021-03-09 强一半导体（苏州）有限公司 一种mems探针激光刻蚀方法

Also Published As

Publication number Publication date
KR102277933B1 (ko) 2021-07-14
KR20150130225A (ko) 2015-11-23
TW201601209A (zh) 2016-01-01
US20150332909A1 (en) 2015-11-19
JP6366351B2 (ja) 2018-08-01
CN105097482B (zh) 2020-08-14
US9887091B2 (en) 2018-02-06
JP2015216309A (ja) 2015-12-03
DE102015208897A1 (de) 2015-11-19
TWI644354B (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN105097482A (zh) 晶片的加工方法
TWI625810B (zh) Wafer processing method
TWI609418B (zh) 半導體元件之製造方法以及晶圓安裝裝置
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
CN103700584A (zh) 表面保护部件以及加工方法
CN105097483A (zh) 晶片的加工方法
CN105304561A (zh) 晶片的加工方法
TW201539562A (zh) 晶圓之加工方法
CN105206571A (zh) 晶片的加工方法
TWI759491B (zh) 晶圓加工方法
JP5975763B2 (ja) ウエーハの加工方法
JP6298699B2 (ja) ウェーハの加工方法
JP2018092963A (ja) ウェーハの加工方法
JP6657020B2 (ja) ウェーハの加工方法
JP2015191993A (ja) 半導体製造装置及び半導体の製造方法
JP6228058B2 (ja) 半導体製造装置及び半導体の製造方法
US9627241B2 (en) Resin sheet attaching method
CN106024602A (zh) 晶片的加工方法
JP2015149386A (ja) ウェーハの加工方法
JP2010093005A (ja) ウエーハの加工方法
JP2017050443A (ja) ウエーハの加工方法
JP6270525B2 (ja) 半導体の製造方法及び半導体製造装置
JP6942034B2 (ja) ウェーハの加工方法
JP6692577B2 (ja) ウェーハの加工方法
JP2021158164A (ja) デバイスチップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant