CN105206571A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN105206571A
CN105206571A CN201510292830.0A CN201510292830A CN105206571A CN 105206571 A CN105206571 A CN 105206571A CN 201510292830 A CN201510292830 A CN 201510292830A CN 105206571 A CN105206571 A CN 105206571A
Authority
CN
China
Prior art keywords
wafer
bonding film
diaphragm
back side
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510292830.0A
Other languages
English (en)
Other versions
CN105206571B (zh
Inventor
中村胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105206571A publication Critical patent/CN105206571A/zh
Application granted granted Critical
Publication of CN105206571B publication Critical patent/CN105206571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Abstract

本发明提供晶片的加工方法，使安装在已通过所谓的预先划片法分割为一个个半导体器件的半导体晶片的背面的用于芯片结合的粘合膜沿一个个分割的半导体器件断裂，并能够防止断裂时细微破碎的粘合膜直接附着于半导体器件的表面。该方法对在晶片的表面格子状地形成有多条分割预定线并在通过多条分割预定线而划分的各区域中形成有器件的晶片进行加工，包含：分割槽形成工序，从晶片的表面侧沿分割预定线形成深度相当于器件芯片的最终厚度的分割槽；背面磨削工序，对晶片的背面进行磨削使分割槽显出于背面，将晶片分割为一个个器件芯片；在晶片的背面安装粘合膜并对粘合膜粘贴划片带的工序；粘合膜断裂工序，扩展划片带使粘合膜沿一个个器件芯片断裂。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，在该晶片的表面上通过形成为格子状的间隔道而划分的多个区域中形成有器件，将该晶片沿间隔道分割为一个个器件芯片，并且将用于芯片结合(diebonding)的粘合膜安装于各器件芯片的背面。
背景技术
例如，在半导体器件制造工艺中，在大致圆板形状的半导体晶片的表面上通过形成为格子状的分割预定线而划分的多个区域内形成有IC、LSI等器件，通过将该形成有器件的各区域沿间隔道进行分割来制造一个个半导体器件。作为对半导体晶片进行分割的分割装置一般使用划片(Dicing)装置，该划片装置通过厚度为20～30μm左右的切削刀具将半导体晶片沿间隔道进行切削。这样分割而成的半导体器件芯片被封装并广泛利用于移动电话或者个人计算机等电子设备。
作为将半导体晶片分割为一个个器件芯片的方法，实用化一种被称为所谓的预先划片法的分割技术。该预先划片法是如下的技术：从半导体晶片的表面沿间隔道形成规定的深度(相当于半导体器件芯片的最终厚度的深度)的切削槽，此后，对在表面上形成有切削槽的半导体晶片的背面进行磨削，使切削槽在该背面显出从而分割为一个个半导体器件芯片，通过该预先划片法能够将半导体器件芯片的厚度加工为50μm以下。(例如，参照专利文献1。)
在一个个地分割而成的半导体器件芯片的背面上安装有由聚酰亚胺系树脂、环氧系树脂、丙烯酸系树脂等形成的厚度20～40μm的被称为粘片膜(DAF)的用于芯片结合的粘合膜，通过对经由该粘合膜而支承半导体器件芯片的芯片结合框架进行加热焊接从而实现结合。
但是，由于无法在将用于芯片结合的粘合膜安装于半导体晶片的背面的状态下通过上述的所谓的预先划片法与半导体器件一同进行分割，因此提出了如下技术：将用于芯片结合的粘合膜安装于已通过所谓的预先划片法分割为一个个半导体器件芯片的半导体晶片的背面，并且将粘合膜侧粘贴于划片带，对该划片带进行扩展从而使粘合膜沿已被一个个地分割的半导体器件芯片断裂(例如，参照专利文献2)。
专利文献1：日本特开2003-7648号公报
专利文献2：日本特开2008-235650号公报
但是，如果将粘合膜安装于已被分割为一个个器件芯片的晶片的背面并且粘贴划片带，对该划片带进行扩展从而使粘合膜沿一个个器件芯片断裂，则存在如下问题：由于粘合膜形成为比晶片稍大，因此粘合膜的外周部会细微破碎而飞散而附着于器件的表面。
如果细微破碎了的粘合膜附着于显出在半导体器件的表面的电极，则存在如下问题：会对引线接合造成妨碍，会引起导通不良而使器件的品质降低。
发明内容
本发明是鉴于上述情况而完成的，其主要技术课题是提供一种晶片的加工方法，使安装在通过所谓的预先划片法(DicingBeforeGrinding)而被分割为一个个半导体器件芯片的半导体晶片的背面的用于芯片结合的粘合膜沿已被一个个地分割的半导体器件芯片断裂，并且能够防止断裂时细微破碎的粘合膜直接附着于半导体器件的表面。
为了解决上述主要的技术课题，根据本发明，提供一种晶片的加工方法，在该晶片的表面格子状地形成有多条分割预定线并且在通过该多条分割预定线而划分的各区域中形成有器件，该晶片的加工方法将所述晶片沿分割预定线分割为一个个器件芯片，并且将用于芯片结合的粘合膜安装于各器件芯片的背面，该晶片的加工方法的特征在于，该晶片的加工方法包含：分割槽形成工序，从晶片的表面侧沿分割预定线形成深度相当于器件芯片的最终厚度的分割槽；保护膜形成工序，在实施了该分割槽形成工序的晶片的表面覆盖水溶性树脂而形成保护膜；保护部件粘贴工序，将保护部件粘贴到在该保护膜形成工序中覆盖于晶片的表面的保护膜的表面上；背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该分割槽显出于背面，将晶片分割为一个个器件芯片；晶片支承工序，将粘合膜安装于实施了该背面磨削工序的晶片的背面并且在粘合膜侧粘贴划片带，通过环状的框架支承划片带的外周部，并将粘贴于晶片的表面的保护部件剥离；粘合膜断裂工序，扩展划片带而使粘合膜沿一个个器件芯片断裂；以及保护膜清洗工序，对覆盖于晶片的表面的保护膜供给清洗水来冲洗保护膜。
根据本发明的晶片的加工方法，虽然在粘合膜断裂工序中从晶片的外周缘伸出的粘合膜的外周部的一部分破碎而飞散并下落至器件的表面侧，但是由于在器件的表面上覆盖有保护膜，因此破碎的粘合膜的外周部的一部分附着到覆盖于器件的表面的保护膜的表面，不会出现破碎的粘合膜的外周部的一部分直接附着于器件的表面的情况。因此，通过对覆盖于器件的表面的保护膜供给清洗水而进行冲洗，所附着的粘合膜的外周部的一部分也被去除，因此不会使器件的品质降低。
此外，由于在上述保护膜形成工序中当在晶片的表面形成保护膜时，水溶性树脂埋设于分割槽，因此当实施背面磨削工序时器件芯片的动作受到限制，不会在器件芯片上产生缺陷，并且能够防止混入了磨削屑的磨削水的侵入，不会污染器件的表面。
附图说明
图1是半导体晶片的立体图。
图2是示出分割槽形成工序的说明图。
图3是示出保护膜形成工序的说明图。
图4是示出保护部件粘贴工序的说明图。
图5是示出背面磨削工序的说明图。
图6是示出晶片支承工序的第1实施方式的说明图。
图7是示出晶片支承工序的第2实施方式的说明图。
图8是用于实施粘合膜断裂工序的带扩展装置的立体图。
图9是示出粘合膜断裂工序的说明图。
图10是示出保护膜清洗工序的说明图。
标号说明
2：半导体晶片；21：分割预定线；22：器件(器件芯片)；210：分割槽；3：切削装置；31：切削装置的卡盘工作台；32：切削机构；323：切削刀具；4：保护膜形成装置；41：旋转工作台；42：树脂液供给喷嘴；400：保护膜；5：保护带；6：磨削装置；61：磨削装置的卡盘工作台；62：磨削机构；634：磨轮；7：粘合膜；8：带扩展装置；81：框架保持机构；82：带扩展机构；9：清洗水供给喷嘴；F：环状的框架；T：划片带。
具体实施方式
下面参照附图对基于本发明的晶片的加工方法的优选的实施方式进行详细的说明。
图1中示出了半导体晶片2的立体图。图1中所示的半导体晶片2例如由厚度为500μm的硅晶片构成，在表面2a格子状地形成有多条分割预定线21。并且，在半导体晶片2的表面2a上，在通过形成为格子状的多条分割预定线21而划分的多个区域中形成有IC、LSI等器件22。以下，对晶片的加工方法进行说明，通过该加工方法，将该半导体晶片2沿分割预定线21分割为一个个器件(器件芯片)22，并且将用于芯片结合的粘合膜安装于各器件22的背面。
首先，对通过所谓的预先划片法将半导体晶片2分割为一个个器件芯片22的方法进行说明。
为了通过所谓的预先划片法将半导体晶片2分割为一个个器件22，首先沿形成于半导体晶片2的表面2a的分割预定线21形成规定的深度(相当于各器件的最终厚度的深度)的分割槽(分割槽形成工序)。在本实施方式中，该分割槽形成工序使用图2的(a)所示的切削装置3来实施。图2的(a)所示的切削装置3具备：卡盘工作台31，其保持被加工物；切削机构32，其对保持于该卡盘工作台31的被加工物进行切削；以及拍摄机构33，其对保持于该卡盘工作台31的被加工物进行拍摄。卡盘工作台31构成为对被加工物进行吸引保持，通过未图示的切削进给机构使卡盘工作台31在图2的(a)中向箭头X所示的切削进给方向移动，并且，通过未图示的分度进给机构使卡盘工作台31向箭头Y所示的分度进给方向移动。
上述切削机构32包含：主轴壳体321，其配置为实质上水平；旋转主轴322，其以旋转自如的方式支承于该主轴壳体321；以及切削刀具323，其安装于该旋转主轴322的前端部，旋转主轴322通过配设于主轴壳体321内的未图示的伺服马达而向箭头322a所示的方向旋转。另外，切削刀具323的厚度在本实施方式中设定为30μm。上述拍摄机构33安装于主轴壳体321的前端部，且具备：照明机构，其对被加工物进行照明；光学系统，其捕捉通过该照明机构而被照明的区域；以及拍摄元件(CCD)等，其拍摄通过该光学系统捕捉到的像，拍摄机构33将拍摄到的图像信号发送至未图示的控制机构。
为了使用上述切削装置3实施分割槽形成工序，如图2的(a)所示，将半导体晶片2的背面2b侧载置于卡盘工作台31上，通过使未图示的吸引机构工作而将半导体晶片2保持于卡盘工作台31上。因此，对于保持于卡盘工作台31的半导体晶片2而言，表面2a是上侧。这样，对半导体晶片2进行吸引保持的卡盘工作台31通过未图示的切削进给机构而被定位于拍摄机构33的正下方。
如果卡盘工作台31被定位于拍摄机构33的正下方，则通过拍摄机构33以及未图示的控制机构来执行应沿半导体晶片2的分割预定线21形成分割槽并检测切削区域的对准作业。即，拍摄机构33以及未图示的控制机构执行模式匹配等图像处理，该模式匹配等图像处理用于进行形成在半导体晶片2的第1方向上的分割预定线21与切削刀具323的对位，从而执行切削区域的对准(对准工序)。此外，对于相对于形成在半导体晶片2的上述第1方向垂直延伸的分割预定线21，也同样执行切削区域的对准。
如果如上述那样进行了对保持于卡盘工作台31上的半导体晶片2的切削区域进行检测的对准，则使保持有半导体晶片2的卡盘工作台31移动至切削区域的切削开始位置。并且，使切削刀具323一边向图2的(a)中箭头322a所示的方向旋转一边向下方移动，实施切入进给。该切入进给位置设定为切削刀具323的外周缘从半导体晶片2的表面至相当于器件的最终厚度的深度位置(例如，50μm)。这样，如果实施了切削刀具323的切入进给，则通过一边使切削刀具323旋转一边将卡盘工作台31向图2的(a)中箭头X所示的方向切削进给，从而如图2的(b)所示，沿分割预定线21以宽度30μm形成相当于器件的最终厚度的深度(例如，50μm)的分割槽210(分割槽形成工序)。
如果实施了上述分割槽形成工序，则实施在半导体晶片2的表面2a覆盖水溶性树脂而形成保护膜的保护膜形成工序。该保护膜形成工序使用图3的(a)以及(b)所示的保护膜形成装置4来实施。保护膜形成装置4具备：旋转工作台41，其保持晶片；以及树脂液供给喷嘴42，其配置于该旋转工作台41的旋转中心的上方。将实施了上述分割槽形成工序的半导体晶片2的背面2b侧载置于这样构成的保护膜形成装置4的旋转工作台41上。并且，使未图示的吸引机构工作，将半导体晶片2吸引保持于旋转工作台41上。因此，对于保持于旋转工作台41上的半导体晶片2而言，表面2a是上侧。这样，如果将半导体晶片2保持于旋转工作台41上，则如图3的(a)所示，一边使旋转工作台41向箭头所示的方向以规定的旋转速度(例如300～1000rpm)旋转，一边从配置于旋转工作台41的上方的树脂液供给喷嘴42向半导体晶片2的表面2a的中央区域滴下规定的量的液状的水溶性树脂40。并且，通过使旋转工作台41旋转60秒左右，从而如图3的(b)以及(c)所示，在半导体晶片2的表面2a上形成保护膜400。在形成该保护膜400时，液状的水溶性树脂40埋设于分割槽210。这样，覆盖于半导体晶片2的表面2a的保护膜400的厚度由上述液状的水溶性树脂40的滴下量决定，可以是50μm左右。另外，水溶性树脂40能够使用聚乙烯醇(PVA)、水溶性酚醛树脂、丙烯酸系水溶性树脂等。
如果通过实施上述保护膜形成工序，覆盖于半导体晶片2的表面2a的保护膜400被干燥而固化，则实施将保护部件粘贴于保护膜400的表面400a的保护部件粘贴工序。即，如图4所示，将作为保护部件的保护带5粘贴到覆盖于半导体晶片2的表面的保护膜400的表面400a上。另外，在本实施方式中，作为保护带5，在由厚度为100μm的聚氯乙烯(PVC)构成的片状基材的表面上涂敷有厚度为5μm左右的丙烯酸树脂系的糊。
如果实施了上述保护部件粘贴工序，则实施背面磨削工序，一边向半导体晶片2的背面供给磨削水一边进行磨削而形成为规定的厚度，并且使分割槽从背面显出，从而将半导体晶片2分割为一个个器件芯片。该背面磨削工序使用图5的(a)所示的磨削装置6来实施。图5的(a)所示的磨削装置6具备：卡盘工作台61，其作为保持被加工物的保持机构；以及磨削机构62，其对保持于该卡盘工作台61的被加工物进行磨削。卡盘工作台61构成为将被加工物吸引保持于上表面，并通过未图示的旋转驱动机构向图5的(a)中箭头A所示的方向旋转。磨削机构62具备：主轴壳体631；旋转主轴632，其被以旋转自如的方式支承于该主轴壳体631的未图示的旋转驱动机构驱动而旋转；安装座633，其安装于该旋转主轴632的下端；以及磨轮634，其安装于该安装座633的下表面。该磨轮634由圆环状的基台635以及环状地安装于该基台635的下表面的磨具636构成，基台635通过紧固螺栓637安装于安装座633的下表面。另外，在构成上述磨削装置6的旋转主轴632中设有沿轴心形成的磨削水供给通路，通过该磨削水供给通路对基于磨具636的磨削区域供给磨削液。
为了使用上述磨削装置6来实施上述晶片分割工序，如图5的(a)所示，将粘贴于半导体晶片2的表面的保护带5侧载置于卡盘工作台61的上表面(保持面)。并且，通过未图示的吸引机构，将半导体晶片2经由保护带5吸附保持于卡盘工作台61上(晶片保持工序)。因此，对于保持于卡盘工作台61上的半导体晶片2而言，背面2b是上侧。如果像这样将半导体晶片2经由保护带5吸引保持于卡盘工作台61上，则一边使卡盘工作台61向图5的(a)中箭头A所示的方向以例如300rpm旋转，一边使磨削机构62的磨轮634向图5的(a)中箭头B所示的方向以例如6000rpm旋转，并且如图5的(b)所示使磨具636与作为被加工面的半导体晶片2的背面2b接触，并将磨轮634如箭头C所示以例如1μm/秒的磨削进给速度向下方(相对于卡盘工作台61的保持面垂直的方向)磨削进给规定的量。并且，进行磨削直至分割槽210显出，从而如图5的(b)以及(c)所示，半导体晶片2被分割为一个个器件芯片22。另外，由于在分割后的多个器件芯片22的表面上粘贴有保护带5，因此该分割后的多个器件芯片22不会散开而是维持半导体晶片2的形态。另外，由于在上述保护膜形成工序中，当在半导体晶片2的表面2a形成保护膜400时液状的水溶性树脂40埋设于分割槽210，因此当实施晶片分割工序时，器件芯片22的动作受到限制从而不会在器件芯片22上产生缺陷，并且，能够防止混入了磨削屑的磨削水侵入，不会污染器件芯片22的表面。
接下来，实施晶片支承工序，将粘合膜安装于实施了上述晶片分割工序的半导体晶片2的背面，并且，在粘合膜侧粘贴划片带，并通过环状的框架支承该划片带的外周部。在该晶片支承工序的实施方式中，如图6的(a)以及(b)所示，将粘合膜7安装于半导体晶片2的背面2b(粘合膜安装工序)。其中，粘合膜7为了可靠地安装于半导体晶片2的整个背面而形成为比半导体晶片2稍大。如果这样将粘合膜7安装于半导体晶片2的背面2b，则如图6的(c)所示，将安装有粘合膜7的半导体晶片2的粘合膜7侧粘贴到安装于环状的框架F的能够伸展的划片带T上。并且，将粘贴在覆盖于半导体晶片2的表面2a的保护膜400的表面上的保护带5剥离(保护部件剥离工序)。另外，在图6的(a)至(c)所示的实施方式中，示出了将安装有粘合膜7的半导体晶片2的粘合膜7侧粘贴到安装于环状的框架F的划片带T上的例子，但是也可以将划片带T粘贴到安装有粘合膜7的半导体晶片2的粘合膜7侧并且同时将划片带T的外周部安装于环状的框架F。
参照图7对上述晶片支承工序的其他的实施方式进行说明。该实施方式使用带有粘合膜的划片带，在该划片带T的表面上预先粘贴有粘合膜7。即，如图7的(a)、(b)所示，将半导体晶片2的背面2b安装到粘贴于划片带T的表面的粘合膜7上，所述划片带T的外周部以覆盖环状的框架F的内侧开口部的方式安装。这样，在使用带有粘合膜的划片带的情况下，通过将半导体晶片2的背面2b安装到粘贴于划片带T的表面的粘合膜7上，从而安装有粘合膜7的半导体晶片2通过安装于环状的框架F的划片带T而被支承。另外，为了对半导体晶片2的整个背面可靠地进行安装，预先粘贴于划片带T的表面的粘合膜7也形成为比半导体晶片2稍大。并且，如图7的(b)所示，将粘贴在覆盖于半导体晶片2的表面2a的保护膜400的表面上的保护带5剥离(保护部件剥离工序)。另外，在本实施方式中示出了将半导体晶片2的背面2b安装到粘贴在外周部安装于环状的框架F的划片带T的表面的粘合膜7上的例子，但是也可以将粘贴于划片带T的粘合膜7安装到半导体晶片2的背面2b上并且将划片带T的外周部同时安装到环状的框架F上。
如果这样实施了晶片支承工序，则实施粘合膜断裂工序，通过扩展划片带T而使粘合膜7沿一个个器件芯片22断裂。该粘合膜断裂工序使用图8所示的带扩展装置8来实施。图8所示的带扩展装置8具备：框架保持机构81，其保持上述环状的框架F；以及带扩展机构82，其对安装在保持于该框架保持机构81的环状的框架F上的划片带T进行扩展。框架保持机构81由环状的框架保持部件811以及作为配设于该框架保持部件811的外周的固定机构的多个夹具812构成。框架保持部件811的上表面形成有对环状的框架F进行载置的载置面811a，在该载置面811a上载置环状的框架F。并且，载置在载置面811a上的环状的框架F通过夹具812被固定于框架保持部件811。这样构成的框架保持机构81通过带扩展机构82而被支承为能够在上下方向上进退。
带扩展机构82具备配设于上述环状的框架保持部件811的内侧的扩展鼓821。该扩展鼓821具有比环状的框架F的内径小而比粘贴在安装于该环状的框架F的划片带T上的半导体晶片2的外径大的内径以及外径。此外，扩展鼓821在下端具备支承凸缘822。带扩展机构82具备能够使上述环状的框架保持部件811在上下方向上进退的支承机构823。该支承机构823由配设于上述支承凸缘822的多个气缸823a构成，其活塞杆823b连结于上述环状的框架保持部件811的下表面。这样由多个气缸823a构成的支承机构823使环状的框架保持部件811在如图9的(a)所示那样载置面811a与扩展鼓821的上端大致为同一高度的基准位置与如图9的(b)所示那样载置面811a与扩展鼓821的上端相比以规定量位于下方的扩展位置之间在上下方向上移动。
参照图9对使用上述那样构成的带扩展装置8而实施的粘合膜断裂工序进行说明。即，如图9的(a)所示将安装了粘贴有半导体晶片2的划片带T的环状的框架F载置于构成框架保持机构81的框架保持部件811的载置面811a上，并通过夹具812将其固定于框架保持部件811(框架保持工序)。此时，框架保持部件811被定位于图9的(a)所示的基准位置。接下来，使作为构成带扩展机构82的支承机构823的多个气缸823a工作，使环状的框架保持部件811下降至图9的(b)所示的扩展位置。因此，由于固定在框架保持部件811的载置面911a上的环状的框架F也下降，因此如图9的(b)所示，安装于环状的框架F的划片带T与扩展鼓821的上端缘接触而被扩展(带扩展工序)。因此，经由粘合膜7而粘贴于划片带T的半导体晶片2(被沿分割预定线21分割)在器件22之间形成间隙(s)。结果，安装于半导体晶片2的背面的粘合膜7沿各器件芯片22断裂而分离。这样，在粘合膜7沿各器件芯片22断裂时，如图9的(b)所示，虽然从半导体晶片2的外周缘伸出的粘合膜7的外周部71的一部分71a破碎而飞散从而下落至器件芯片22的表面侧，但是由于在器件芯片22的表面上覆盖有保护膜400，因此破碎的粘合膜7的外周部71的一部分71a不会直接附着于器件芯片22的表面。因此，通过将覆盖于器件芯片22的表面的保护膜400去除，所附着的粘合膜7的外周部71的一部分71a也被去除，因此，不会使器件芯片22的品质降低。
如果实施了上述粘合膜断裂工序，则实施保护膜去除工序，向一个个器件芯片22的表面供给清洗液来去除保护膜400。该保护膜去除工序中，从实施了上述粘合膜断裂工序的图9的(b)所示的状态使带扩展装置8如图10的(a)所示位于清洗水供给喷嘴9的正下方，将作为清洗液的清洗水从清洗水供给喷嘴9供给至覆盖在一个个器件芯片22的表面上的保护膜400的表面，该一个个器件芯片22粘贴在安装于环状的框架F的划片带T上。结果，如图10的(b)所示，保护膜400由于是由水溶性树脂制成的，因此通过清洗水而被容易地去除，并且附着在保护膜400的表面上的粘合膜7的一部分也被去除。因此，不存在粘合膜的一部分附着于器件芯片22的表面的情况，因此，不会使器件芯片22的品质降低。
如果如上述那样实施了保护膜去除工序，则将背面安装有粘合膜7的器件芯片22从划片带T剥离并输送至进行拾取的拾取工序。

Claims (1)

1.一种晶片的加工方法，在该晶片的表面格子状地形成有多条分割预定线并且在通过该多条分割预定线而划分的各区域中形成有器件，该晶片的加工方法将所述晶片沿分割预定线分割为一个个器件芯片，并且将用于芯片结合的粘合膜安装于各器件芯片的背面，该晶片的加工方法的特征在于，该晶片的加工方法包含：
分割槽形成工序，从晶片的表面侧沿分割预定线形成深度相当于器件芯片的最终厚度的分割槽；
保护膜形成工序，在实施了该分割槽形成工序的晶片的表面覆盖水溶性树脂而形成保护膜；
保护部件粘贴工序，将保护部件粘贴到在该保护膜形成工序中覆盖于晶片的表面的保护膜的表面上；
背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该分割槽显出于背面，将晶片分割为一个个器件芯片；
晶片支承工序，将粘合膜安装于实施了该背面磨削工序的晶片的背面并且在粘合膜侧粘贴划片带，通过环状的框架支承划片带的外周部，并将粘贴于晶片的表面的保护部件剥离；
粘合膜断裂工序，扩展划片带而使粘合膜沿一个个器件芯片断裂；以及
保护膜清洗工序，对覆盖于晶片的表面的保护膜供给清洗水来冲洗保护膜。
CN201510292830.0A 2014-06-10 2015-06-01 晶片的加工方法 Active CN105206571B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014119409A JP2015233077A (ja) 2014-06-10 2014-06-10 ウエーハの加工方法
JP2014-119409 2014-06-10

Publications (2)

Publication Number Publication Date
CN105206571A true CN105206571A (zh) 2015-12-30
CN105206571B CN105206571B (zh) 2019-05-31

Family

ID=54770175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510292830.0A Active CN105206571B (zh) 2014-06-10 2015-06-01 晶片的加工方法

Country Status (6)

Country Link
US (1) US20150357242A1 (zh)
JP (1) JP2015233077A (zh)
KR (1) KR20150141875A (zh)
CN (1) CN105206571B (zh)
SG (1) SG10201504089SA (zh)
TW (1) TW201601210A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958848A (zh) * 2016-10-14 2018-04-24 株式会社迪思科 层叠芯片的制造方法
CN111063648A (zh) * 2019-11-29 2020-04-24 力成科技（苏州）有限公司 一种晶圆胶膜无粘连分离工艺

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514925B1 (en) * 2015-09-10 2016-12-06 Amazon Technologies, Inc. Protective coating for silicon substrate
JP6731793B2 (ja) * 2016-06-08 2020-07-29 株式会社ディスコ ウェーハ加工システム
US10363629B2 (en) * 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
KR102441184B1 (ko) * 2020-07-15 2022-09-07 주식회사 기가레인 필름 교환이 용이한 전사 장치 및 필름 교환 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231629A (ja) * 2008-03-24 2009-10-08 Sekisui Chem Co Ltd 半導体ウエハの加工方法
CN101681823A (zh) * 2007-06-22 2010-03-24 电气化学工业株式会社 半导体晶片磨削方法和在其中使用的树脂组合物以及保护片
JP2013008831A (ja) * 2011-06-24 2013-01-10 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007648A (ja) 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd 半導体ウェーハの分割システム
JP2003188129A (ja) * 2001-12-19 2003-07-04 Okamoto Machine Tool Works Ltd デバイスウエハのデバイス面保護構造
JP4296052B2 (ja) * 2003-07-30 2009-07-15 シャープ株式会社 半導体装置の製造方法
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009224659A (ja) * 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd ワークの分割方法
JP2011129606A (ja) * 2009-12-16 2011-06-30 Furukawa Electric Co Ltd:The 半導体ウエハの加工方法
US20130032519A1 (en) * 2011-08-02 2013-02-07 Bogdan Murawski Biological sewage treatment device
JP6047353B2 (ja) * 2012-09-20 2016-12-21 株式会社ディスコ 加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681823A (zh) * 2007-06-22 2010-03-24 电气化学工业株式会社 半导体晶片磨削方法和在其中使用的树脂组合物以及保护片
JP2009231629A (ja) * 2008-03-24 2009-10-08 Sekisui Chem Co Ltd 半導体ウエハの加工方法
JP2013008831A (ja) * 2011-06-24 2013-01-10 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958848A (zh) * 2016-10-14 2018-04-24 株式会社迪思科 层叠芯片的制造方法
CN107958848B (zh) * 2016-10-14 2023-07-07 株式会社迪思科 层叠芯片的制造方法
CN111063648A (zh) * 2019-11-29 2020-04-24 力成科技（苏州）有限公司 一种晶圆胶膜无粘连分离工艺

Also Published As

Publication number Publication date
CN105206571B (zh) 2019-05-31
US20150357242A1 (en) 2015-12-10
SG10201504089SA (en) 2016-01-28
KR20150141875A (ko) 2015-12-21
TW201601210A (zh) 2016-01-01
JP2015233077A (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
CN105206571A (zh) 晶片的加工方法
CN105304561A (zh) 晶片的加工方法
TWI438834B (zh) 分割結合至晶圓之黏著劑膜的方法
CN105702628A (zh) 晶片的加工方法
US9627242B2 (en) Wafer processing method
CN102097372B (zh) 晶片的加工方法
US7608523B2 (en) Wafer processing method and adhesive tape used in the wafer processing method
KR20170077029A (ko) 웨이퍼의 가공 방법
JP2005019525A (ja) 半導体チップの製造方法
CN107591361B (zh) 半导体器件芯片的制造方法
CN103681297A (zh) 晶片加工方法
JP4767122B2 (ja) テープの貼り替え方法及び該テープの貼り替え方法を使用した基板の分割方法
KR20130111292A (ko) 디바이스 웨이퍼의 분할 방법
JP2007305687A (ja) ウエーハの分割方法および分割装置
US9698301B2 (en) Wafer processing method
CN101859851A (zh) 晶片的加工方法
TW201719745A (zh) 晶圓的加工方法
KR20170127370A (ko) 웨이퍼의 가공 방법
JP2007149860A (ja) 基板の分割方法および分割装置
JP2005109155A (ja) 半導体ウェーハの加工方法
CN103681492A (zh) 加工方法
JP6657020B2 (ja) ウェーハの加工方法
JP5995545B2 (ja) ウェーハの加工方法
JP2007005366A (ja) 半導体装置の製造方法
TWI811488B (zh) 封裝基板分割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant