JP6471122B2 - 積層ダイのための応力隔離特徴 - Google Patents

積層ダイのための応力隔離特徴 Download PDF

Info

Publication number
JP6471122B2
JP6471122B2 JP2016138368A JP2016138368A JP6471122B2 JP 6471122 B2 JP6471122 B2 JP 6471122B2 JP 2016138368 A JP2016138368 A JP 2016138368A JP 2016138368 A JP2016138368 A JP 2016138368A JP 6471122 B2 JP6471122 B2 JP 6471122B2
Authority
JP
Japan
Prior art keywords
buffer layer
package
integrated device
die
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016138368A
Other languages
English (en)
Other versions
JP2017028271A (ja
Inventor
シュー シャオジー
シュー シャオジー
ジェイ． ジリンスキー マイケル
ジェイ． ジリンスキー マイケル
エム． ゴイダ トーマス
エム． ゴイダ トーマス
オー． オドネル キャサリーン
オー． オドネル キャサリーン
Original Assignee
アナログ ディヴァイスィズ インク
アナログ ディヴァイスィズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ ディヴァイスィズ インク, アナログ ディヴァイスィズ インク filed Critical アナログ ディヴァイスィズ インク
Publication of JP2017028271A publication Critical patent/JP2017028271A/ja
Application granted granted Critical
Publication of JP6471122B2 publication Critical patent/JP6471122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/11—Structural features, others than packages, for protecting a device against environmental influences
    • B81B2207/115—Protective layers applied directly to the device before packaging
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)

Description

関連出願の相互参照
本出願は、２０１５年７月２３日に出願された米国仮特許出願第６２／１９６，１５４号の優先権を主張するものであり、全ての目的のために参照によりその全体が本明細書に組み込まれる。
（背景）
技術分野は、積層された集積デバイスダイならびに積層された集積デバイスダイのための応力隔離特徴に関する。
種々の種類のパッケージにおいて、２つ以上の集積デバイスダイが、交互に積層され得る。応力は、積層されたダイ間に伝達され得、これは、パッケージの性能を低下させ得る。したがって、積層された集積デバイスダイ間の応力の伝達を低減することが依然として継続的に必要とされている。
一実施形態において、集積デバイスパッケージが開示される。パッケージは、キャリアおよびキャリアに載置される集積デバイスダイを含み得る。緩衝層は、集積デバイスダイとキャリアとの間に配置され得る。緩衝層は、キャリアと集積デバイスダイとの間の応力の伝達を低減するパターンを含み得る。パターンは、集積デバイスダイの一部と緩衝層の一部との間に間隙があるように画定され得る。
別の実施形態において、集積デバイスパッケージを製造する方法が開示される。方法は、キャリアおよび集積デバイスのうちの１つの上に緩衝層を堆積することを含み得る。方法は、緩衝層の厚さの少なくとも一部を通して緩衝層をパターン形成することをさらに含み得る。方法はまた、緩衝層が、キャリアと集積デバイスとの間に配置されるように、キャリア上に集積デバイスを載置することも含み得る。
本発明および先行技術に対して達成された利点を要約する目的のために、本発明のある目的および利点が本明細書において説明されている。当然ながら、本発明のいずれかの特定の実施形態によって、そのような全ての目的または利点が必ずしも達成され得ないことが理解されるべきである。したがって、例えば、当業者であれば、本発明が、本明細書において教示または示唆されるような１つの利点または利点の群を、本明細書において教示または示唆され得るような他の目的または利点を必ずしも達成することなく、達成または最適化するような形で具現化または実施され得ることを認識するであろう。
これらの実施形態の全ては、本明細書に開示される本発明の範囲内であるよう意図される。本発明は、開示された何らかの特定の実施形態に限定されないが、これらおよび他の実施形態は、添付の図面を参照して好ましい実施形態の以下の詳細な説明から当業者にはより容易に明らかになるであろう。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
キャリアと、
上記キャリアに載置される集積デバイスダイと、
上記集積デバイスダイと上記キャリアとの間に配置される緩衝層であって、上記緩衝層は、上記キャリアと上記集積デバイスダイとの間の応力の伝達を低減するパターンを含み、上記パターンは、上記集積デバイスダイの一部と上記緩衝層の一部との間に間隙があるように画定される、緩衝層と、を備える、集積デバイスパッケージ。
（項目２）
上記緩衝層は、上記キャリアの外面の少なくとも一部をコーティングする、上記項目に記載のパッケージ。
（項目３）
上記緩衝層は、上記集積デバイスダイの少なくとも一部をコーティングする、上記項目のいずれかに記載のパッケージ。
（項目４）
上記キャリアは、さらなる集積デバイスダイを備える、上記項目のいずれかに記載のパッケージ。
（項目５）
上記緩衝層は、上記さらなる集積デバイスダイの外面の少なくとも一部をコーティングする、上記項目のいずれかに記載のパッケージ。
（項目６）
上記キャリアは、パッケージ基板を含む、上記項目のいずれかに記載のパッケージ。
（項目７）
上記パターンは、上記緩衝層の厚さを少なくとも部分的に通して形成される１つ以上の凹部領域を備え、上記間隙は、上記１つ以上の凹部領域と上記集積デバイスダイの一部との間に配置される、上記項目のいずれかに記載のパッケージ。
（項目８）
上記１つ以上の凹部領域は、上記緩衝層の上記厚さを部分的にのみ通して形成される、上記項目のいずれかに記載のパッケージ。
（項目９）
上記パターンは、上記キャリアの上記外面の基部領域と、上記集積デバイスダイに向かって上記基部領域から延在する１つ以上の突起と、を備え、上記１つ以上の突起は、上記集積デバイスダイの外面の全てより少ない部分を被覆する上記項目のいずれかに記載のパッケージ。
（項目１０）
上記キャリアの上記外面上への上記１つ以上の突起の突出は、上記キャリアの上記外面の全てより少ない部分を被覆する、上記項目のいずれかに記載のパッケージ。
（項目１１）
上記緩衝層は、ポリマーを含む、上記項目のいずれかに記載のパッケージ。
（項目１２）
上記緩衝層は、ポリイミドを含む、上記項目のいずれかに記載のパッケージ。
（項目１３）
上記緩衝層は、上記間隙が、上記集積デバイスダイの角領域と上記緩衝層との間に配置されるようにパターン形成される、上記項目のいずれかに記載のパッケージ。
（項目１４）
上記集積デバイスダイは、微小電気機械システム（ＭＥＭＳ）デバイスダイを含む、上記項目のいずれかに記載のパッケージ。
（項目１５）
上記ＭＥＭＳダイは、ジャイロスコープダイまたは加速度計ダイを含む、上記項目のいずれかに記載のパッケージ。
（項目１６）
上記キャリアは、プロセッサダイを含む、上記項目のいずれかに記載のパッケージ。
（項目１７）
上記パターンは、十字状のパターンを含む、上記項目のいずれかに記載のパッケージ。
（項目１８）
上記パターンは、上記集積デバイスダイを支持する１つ以上の突起と、上記突起から離間される１つ以上の堤部と、を備え、上記突起と上記堤部との間にチャネルを形成する、上記項目のいずれかに記載のパッケージ。
（項目１９）
上記１つ以上の堤部は、上記１つ以上の突起より短い、上記項目のいずれかに記載のパッケージ。
（項目２０）
上記パターンは、平面視から見たときに１つ以上の多角形を含む、上記項目のいずれかに記載のパッケージ。
（項目２１）
上記パターンは、平面視から見たときに円形または楕円形を含む、上記項目のいずれかに記載のパッケージ。
（項目２２）
上記緩衝層は、上記キャリアの上記外面の実質的に全体をコーティングする、上記項目のいずれかに記載のパッケージ。
（項目２３）
パッケージ基板をさらに備え、上記キャリアは、上記パッケージ基板に載置される、上記項目のいずれかに記載のパッケージ。
（項目２４）
上記パッケージ基板は、プラスチック基板を含む、上記項目のいずれかに記載のパッケージ。
（項目２５）
上記パッケージ基板に載置されるパッケージ蓋をさらに備え、上記キャリアおよび上記集積デバイスダイが、上記パッケージ蓋および上記パッケージ基板によって画定される空洞内に配置される、上記項目のいずれかに記載のパッケージ。
（項目２６）
上記緩衝層の厚さは、２ミクロン〜４００ミクロンの範囲内にある、上記項目のいずれかに記載のパッケージ。
（項目２７）
上記緩衝層の上記厚さは、３５ミクロン〜３００ミクロンの範囲内にある、上記項目のいずれかに記載のパッケージ。
（項目２８）
上記キャリアの上記外面と上記緩衝層との間に不動態化層をさらに備え、上記緩衝層は、上記不動態化層上に直接堆積される、上記項目のいずれかに記載のパッケージ。
（項目２９）
上記緩衝層は、上記キャリアの上記外面上にスピンコーティングされる、上記項目のいずれかに記載のパッケージ。
（項目３０）
上記パターンは、上記緩衝層の少なくとも一部を通してエッチングされる、上記項目のいずれかに記載のパッケージ。
（項目３１）
上記緩衝層は、上記キャリアの上記外面の少なくとも一部を被覆する第１の層を備え、上記パターンは、上記第１の層の上方に突起する、上記項目のいずれかに記載のパッケージ。
（項目３２）
上記緩衝層は、上記集積デバイスダイの外面の１０％〜９０％と接触する、上記項目のいずれかに記載のパッケージ。
（項目３３）
上記緩衝層は、上記集積デバイスダイの外面の１０％〜４０％と接触する、上記項目のいずれかに記載のパッケージ。
（項目３４）
上記緩衝層は、上記集積デバイスダイの外面の１０％〜３０％と接触する、上記項目のいずれかに記載のパッケージ。
（項目３５）
集積デバイスパッケージを製造する方法であって、
キャリアおよび集積デバイスのうちの１つの上に緩衝層を堆積することと、
上記緩衝層の厚さの少なくとも一部を通して上記緩衝層をパターン形成することと、
上記緩衝層が、上記キャリアと上記集積デバイスとの間に配置されるように、上記キャリア上に上記集積デバイスを載置することと、を含む、方法。
（項目３６）
上記緩衝層を堆積することは、上記集積デバイス上に上記緩衝層を堆積することを含む、上記項目のいずれかに記載の方法。
（項目３７）
上記緩衝層を堆積することは、上記キャリア上に上記緩衝層を堆積することを含み、上記キャリアは、パッケージ基板を含む、上記項目のいずれかに記載の方法。
（項目３８）
上記緩衝層を堆積することは、上記キャリア上に上記緩衝層を堆積することを含み、上記キャリアは、さらなる集積デバイスを含む、上記項目のいずれかに記載の方法。
（項目３９）
第１の複数の集積デバイスを備える第１のウェハ上に上記緩衝層を堆積することをさらに含み、上記第１の複数の集積デバイスは、上記さらなる集積デバイスを含む、上記項目のいずれかに記載の方法。
（項目４０）
上記緩衝層が、上記第１のウェハと第２のウェハとの間に介在するように、上記第１のウェハ上に上記第２のウェハを積層することをさらに含み、上記第２のウェハは、第２の複数の集積デバイスを備え、上記第２の複数の集積デバイスは、上記集積デバイスを含む、上記項目のいずれかに記載の方法。
（項目４１）
上記緩衝層を堆積することは、上記第１のウェハ上に上記緩衝層をスピンコーティングすることを含む、上記項目のいずれかに記載の方法。
（項目４２）
上記第１のウェハ上に上記緩衝層の複数のスピンコーティングを塗布することをさらに含む、上記項目のいずれかに記載の方法。
（項目４３）
上記緩衝層をエッチングして、１つ以上の台座部と、上記台座部から離間される１つ以上の堤部とを画定することをさらに含み、上記堤部は、上記台座部より短い、上記項目のいずれかに記載の方法。
（項目４４）
上記緩衝層をパターン形成することは、上記緩衝層にフォトレジストを塗布し、上記フォトレジストをマスクし、光で上記フォトレジストを露光することを含む、上記項目のいずれかに記載の方法。
（項目４５）
上記緩衝層をパターン形成することは、上記緩衝層をエッチングすることを含む、上記項目のいずれかに記載の方法。
（項目４６）
少なくとも上記第１のウェハを個片化して、複数の集積デバイスダイを画定することをさらに含む、上記項目のいずれかに記載の方法。
（摘要）
集積デバイスパッケージが開示される。本パッケージは、第１の集積デバイスダイ、および第１の集積デバイスダイ上に堆積される第２の集積デバイスダイ等のキャリアを含み得る。本パッケージは、第１の集積デバイスダイの外面の少なくとも一部をコーティングし、第２の集積デバイスダイと第１の集積デバイスダイとの間に配置される緩衝層を含み得る。この緩衝層は、第１の集積デバイスダイと第２の集積デバイスダイとの間の応力の伝達を低減するパターンを含み得る。
これらの態様および他の態様は、以下の好ましい実施形態の説明と、例示するよう意味され、本発明を限定するよう意味されない添付の図面から明らかになるであろう。
図１は、一実施形態による、集積デバイスパッケージの概略斜視図である。 図２は、種々の実施形態による、集積デバイスパッケージの一部の概略側面図である。 図３は、コーティングされる例示的な緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図４Ａおよび４Ｂは、第１の集積デバイスダイ上にコーティングされる堤部を有する緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図４Ａおよび４Ｂは、第１の集積デバイスダイ上にコーティングされる堤部を有する緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図５は、一実施形態による、緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図６Ａおよび６Ｂは、突起と、突起のうちの１つの周囲の少なくとも一部の周りに配置される堤部とでパターン形成された緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図６Ａおよび６Ｂは、突起と、突起のうちの１つの周囲の少なくとも一部の周りに配置される堤部とでパターン形成された緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図７〜９は、種々の実施形態による、凹部の上方に延在するパターン形成された緩衝を有する第１の集積デバイスダイの概略斜視図である。 図７〜９は、種々の実施形態による、凹部の上方に延在するパターン形成された緩衝を有する第１の集積デバイスダイの概略斜視図である。 図７〜９は、種々の実施形態による、凹部の上方に延在するパターン形成された緩衝を有する第１の集積デバイスダイの概略斜視図である。 図１０は、複数の閉鎖チャネルでパターン形成された緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図１１は、本明細書において定義された複数の凹みを有する少なくとも１つの突起を有するようにパターン形成された緩衝層を有する第１の集積デバイスダイの概略斜視図である。 図１２は、一実施形態による、集積デバイスパッケージを製造するための方法を例示する流れ図である。
本明細書に開示される種々の実施形態は、キャリア上に積層または載置される集積デバイスダイ、例えば、交互に積層される２つ以上のダイまたはパッケージ基板上に積層される集積デバイスダイ等を含むパッケージのための応力隔離または低減特徴に関する。例えば、第２の集積デバイスダイが、第１の集積デバイスダイ上に積層されるパッケージでは、応力は、第１の集積デバイスダイから第２の集積デバイスダイに伝達され得る。そのような伝達された応力は、第２のダイを損傷させ得、第２のダイの性能を低減させ得る。いくつかのパッケージにおいて、シリコンインターポーザ等のインターポーザが、第１および第２のデバイスダイの間に配置されて、第２のダイの応力の伝達を低減し得る。しかしながら、シリコンインターポーザ（疑似シリコンブロックを含み得る）の使用は、さらなるシリコン材料を含めることによって、パッケージの費用を増加させ得る。さらに、第１および第２のダイの間の、またはダイと他のコンポーネントとの間の熱的不整合は、第２のダイに熱応力を導入し得る。第１のデバイスダイとパッケージ基板との間の熱的不整合もまた、第２のデバイスダイに応力を伝達させ得る。さらに、より大きいシステム基板（マザーボード等）上にパッケージを載置した後、外部荷重（印加されたトルクまたは曲げ荷重等）がシステム基板に印加される場合、外部荷重は、第１の集積デバイスダイを介して、第２の集積デバイスダイに伝達され得る。
第２の集積デバイスダイへの応力の伝達は、パッケージの性能を低下させ得る。したがって、本明細書に開示される種々の実施形態は、別の集積デバイスダイの上に積層される第２の集積デバイスダイへの応力の伝達を有利に低減または防止する。相対語「上」および「底」の使用は、必ずしも絶対的な意味で解釈されるべきではないことが理解されるべきである。例えば、第１のダイ「の上」に配置される第２のダイは、重力の力に対して第１のダイの垂直上方に配置され得るが、配置される必要はない。
図１は、一実施形態による、例示し易いようにパッケージの一部が除去された、集積デバイスパッケージ１の概略斜視図である。図２は、図１に示されたもの等の種々の実施形態による、集積デバイスパッケージ１の一部の概略側面図である。図１に示されるように、パッケージ１は、パッケージ基板１２およびパッケージ基板１２の周りに延在する壁１３を備えるハウジング１０を含み得る。図１に示される基板１２は、１つ以上の集積デバイスダイが載置されるプラスチックダイ載置パッドを備える。複数の導線１１は、基板１２に周りに配置されて、集積デバイスダイと、より大きい電子デバイスまたはシステムの一部であるより大きいシステムマザーボード（図示せず）との間に電気通信を提供し得る。ハウジング１０は、例示された実施形態において射出成形されて、導線１１およびプラスチック基板１２を画定し得る。図１に示される基板１２は、成形されたプラスチック基板を含むが、任意の適切な種類の基板が、本明細書に開示される実施形態に関連して用いられ得る。例えば、他の実施形態において、基板１２は、成形されたリードフレーム、埋込みトレースおよび導体を有するプリント基板（ＰＣＢ）基板、セラミック基板、および他の何からの種類の基板を含み得る。
図１に示されるように、ハウジング１０は、第１の集積デバイスダイ２、第２の集積デバイスダイ３、および第３の集積デバイスダイ４が配置され得る空洞１４を備え得るか、または画定し得る。３つのダイ２〜４が図１に示されるが、他の実施形態において、より多いまたはより少ないダイが用いられる得ることが理解されるべきである。例えば、他の実施形態において、２つの積層ダイのみがパッケージ１において利用され得る。さらに他の実施形態において、４つ以上のダイが用いられ得る。種々の実施形態において、第１の集積デバイスダイ２は、特定用途向け集積回路、つまりＡＳＩＣダイ等のプロセッサダイを含み得る。第１のダイ２（例えば、ＡＳＩＣダイ）は、上述のように、プラスチック基板（図１に図解）、プリント基板（ＰＣＢ）、リードフレーム基板、セラミック基板、ガラスもしくはシリコンインターポーザ、または他の何らかの適切な種類のパッケージング基板を備え得る、パッケージ基板１２上に載置され得る。図２に示されるように、ダイ装着材料９（エポキシ等の何らかの適切な接着剤であり得る）は、第１のダイ２をパッケージ基板１２に機械的に装着するために用いられ得る。第２の集積デバイスダイ３は、第１のダイ２上に積層され得、例えば、ワイヤボンドまたはフリップチップ接続を介して、第１のダイ２に電気的に接続され得る。加えて、第３の集積デバイスダイ４はまた、第１のダイ２上に積層され得、例えば、ワイヤボンドまたはフリップチップ接続を介して、第１のダイ２に電気的に接続され得る。有利に、空洞１４内にデバイスダイ２〜４を配置することは、パッケージングまたは他のコンポーネントからダイ２〜４の活性表面上への応力の伝達を低減し得る。図１に示されるパッケージ１は、空洞パッケージであるが、他の実施形態において、パッケージは、充填物または封止材料がデバイスダイの一部の周りに配置され得るオーバーモールドされたパッケージを含み得る。
第２および／または第３の集積デバイスダイ３、４は、動作感知器ダイ（例えば、ジャイロスコープおよび／または加速度計ダイ）等の微小電気機械システム（ＭＥＭＳ）ダイを含み得る。蓋または他の被覆構造（例示し易いように、図１に図解せず）が提供されて、図１の壁１３の有無にかかわらず、空洞１４を封入し得る。第１のダイ２は、第２および第３のダイ３、４と電気的に通信し得、第２および／または第３のダイ３、４によって変換される信号を処理するように構成され得る。例えば、種々の実施形態において、第１のダイ２は、第２および／または第３のダイ３、４から伝達されるアナログ信号上でアナログ−デジタル変換機能等の前処理機能を行い得る。慣性動作感知器ダイ、例えば、ＭＥＭＳダイを利用する実施形態において、動作感知器ダイは、応力を受けるときに、損傷または歪曲し得る、ビーム等の高感度可動コンポーネントを備え得る。例えば、第２および第３のダイ３、４のそれぞれは、高感度可動コンポーネントが形成または画定され得る、対応する基部部分３ａ、４ａを含み得る。保護キャップ部分３ｂ、４ｂは、それぞれの基部部分３ａ、４ａの可動コンポーネント上に配置されて、ダイ３、４の高感度領域を保護し得る。
本明細書において説明されるように、第１のダイ２（例えば、ＡＳＩＣダイ）から伝達される応力から第２および／または第３のダイ３、４（例えば、ＭＥＭＳ動作感知器ダイ）を遮蔽または隔離することが有利であり得る。本明細書に開示される例は、ＡＳＩＣ上に積層されるＭＥＭＳダイに関するが、第１、第２、および第３のデバイスダイ２〜４は、プロセッサダイ等の何らかの適切な種類のデバイスダイであり得ることが理解されるべきである。本明細書に開示される種々の実施形態において、緩衝層５は、何らかの適切なコーティングまたは堆積工程（スピンコーティング等）を介して、第１の集積デバイスダイ２の外面の少なくとも一部に塗布または堆積され得る。緩衝層５は、有利に、パッケージ１またはより大きい電子システムの第１のダイ１および／または他のコンポーネントによって伝達される機械的応力から第２および／または第３のダイ３、４を少なくとも部分的に隔離し得る。緩衝層５はまた、ダイの傾きを低減または除去し得、これは、パッケージ収率を向上させ得る。
図３は、コーティングされる例示的な緩衝層５を有する第１の集積デバイスダイ２の概略斜視図である。緩衝層５は、適切な技術（例えば、リソグラフィーおよびエッチング）でパターン形成されて、第１のダイ２上で適切な緩衝パターンを形成し得る。例えば、図３を参照して、緩衝層５は、１つ以上の基部領域８と、基部領域８の最上面１５の上方に延在する１つ以上の突起６ａ、６ｂ（本明細書において台座部とも呼ばれる）とを画定するようにパターン形成され得る。例として、図１２に関連して後述されるように、エッチングまたは他の材料除去工程が、基部領域８に対して突起６ａ、６ｂを画定するために用いられ得る。他の実施形態において、突起６ａ、６ｂおよび基部領域８は、成形手順、打抜き処理、および／または三次元（３Ｄ）印刷技術を用いて画定され得る。したがって、本明細書で用いられる場合、基部領域８は、第１のダイ２の外面から外側に延在し得、突起６ａ、６ｂまたは台座部は、基部領域８の最上面１５に対して外側に延在し得る。基部領域８の最上面１５は、突起６ａ、６ｂに対して凹部領域を画定し得る。図３に示されるように、緩衝層５の基部領域８は、第１のダイ２の外面全体にわたって、または実質的に全体に延在し得る。しかしながら、他の実施形態において、基部領域８は、第１のダイ２の外面の一部のみを被覆し得る。さらに他の配置において、第１のダイ２と第２および／または第３のダイ３、４との間に配置される緩衝層５は、緩衝層が、突起の下に何らかの凹型基部層を含まないように、突起のみを備え得る。
有利に、緩衝層５は、第２および第３のダイ３、４のそれぞれが、間隙を有するパターン形成された緩衝層５の基部領域８から張り出すように、突起６ａ、６ｂが、緩衝層５上に載置されるそれぞれの第２および第３のダイ３、４より横方向に小さいように、緩衝層５はパターン形成され得る。第２の集積デバイスダイ３および第３の集積デバイスダイ４（例えば、ＭＥＭＳダイ）は、第１のダイ２上に積層され得、緩衝層５の台座部または突起６ａ、６ｂに載置され得る。例えば、エポキシまたは他の接着剤等のダイ装着材料７（図２）は、第２および第３のダイ３、４を緩衝層５の突起６ａ、６ｂに、したがって、第１のダイ２に接着するために用いられ得る。
緩衝層５は、第１のダイ２から第２のダイ３および／または第３のダイ４への応力を低減するのに十分な形および厚さを有し得る。例えば、上述のように、いくつかの実施形態において、第２のダイ３（および／または第３のダイ４）は、第２のダイ３（および／または第３のダイ４）の角領域１６（図２）に、またはその近くに載置される高感度可動コンポーネントを有するＭＥＭＳ動作感知器を備え得る。角領域への応力の伝達を低減するために、他の何らかのコンポーネントから角領域１６を隔離することが重要であり得る。したがって、緩衝層５は、第２のダイ３（および／または第３のダイ４）の角領域１６が、緩衝層５および／または第１のダイ２と接触しないように、パターン形成され得る。特に、図３に例示される実施形態に関して、突起６ａ、６ｂのそれぞれは、ダイ３、４が、十字状の突起６ａ、６ｂ上に載置されるときに、ダイ３、４の角領域１６が、張出領域２４において基部領域８から張り出すように、すなわち、角領域１６が、張出領域２４で、またはその近くで緩衝層５と接触しないように、角領域１６と緩衝層５との間に空間または間隙Ｇがあるように、十字状にパターン形成され得る。各突起６ａ、６ｂは、第１のダイ２の外面の全てより少ない部分を被覆する第１のダイ２の外面上への形状突出を有し得る。加えて、角領域１６に関して上述のように、突起６ａ、６ｂは、例示された実施形態において、第２および／または第３のダイ３、４の外面全体と接触しない。例えば、いくつかの実施形態において、緩衝層５の突起６ａ、６ｂまたは台座部は、第２および／または第３のダイ３、４の外面の１０％〜９０％、例えば、第２および／または第３のダイ３、４の外面の１０％〜４０％、より具体的には、第２および／または第３のダイ３、４の外面の１０％〜３０％と接触し得る。
さらに、緩衝層５は、第１のダイ２と第２および／または第３のダイ３、４との間の応力の伝達を制限または防止する厚さで堆積される材料を含み得る。緩衝層５はまた、ダイの傾きを低減し得、アセンブリ収率も向上させ得る。例えば、緩衝層５は、ポリマーまたは金属を含み得る。いくつかの実施形態において、緩衝層５は、第２および／または第３のダイ３、４への応力の伝達を有利に低減する、ポリイミドまたはポリベンゾオキサゾール（ＰＢＯ）等の適合したポリマー材料を含み得る。緩衝層５の厚さ（すなわち、突起および基部領域の総厚さを含む）は、２ミクロン〜４００ミクロンの範囲、例えば、３５ミクロン〜３００ミクロンの範囲であり得る。いくつかの実施形態において、緩衝層５の厚さは、５ミクロン〜１００ミクロンの範囲、１０ミクロン〜７５ミクロンの範囲、１０ミクロン〜６５ミクロンの範囲、２０ミクロン〜５５ミクロンの範囲、３０ミクロン〜５５ミクロンの範囲であり得る。何らかの基部層８の上方の突起６ａ、６ｂの厚さは、１０ミクロン〜８０ミクロンの範囲、例えば、２０ミクロン〜６０ミクロンの範囲、より具体的には、３０ミクロン〜５０ミクロンの範囲であり得る。いくつかの実施形態において、緩衝層５は、その後、角切りまたは個片化される、複数のキャリア（例えば、複数の集積デバイスダイ）のウェハ上に堆積される層（例えば、ポリマー層）を含み得え、緩衝層５は、キャリアの一部を形成する。集積デバイスダイを角切りにされたキャリアに装着するために、別々の接着剤が用いられ得る（例えば、第２のデバイスダイは、接着剤を用いて、キャリアとして機能する第１のデバイスダイの緩衝層５に装着され得る）。他の実施形態において、ダイを（別のデバイスダイであり得る）キャリアに装着する接着剤材料は、緩衝層として機能し得、適切にパターン形成され得る。
図１〜３の実施形態において、第１の集積デバイスダイ２は、第２の集積デバイスダイ３が積層または載置されるキャリアとして機能され得る。緩衝層５は、第１のダイ２の外（上）面上に塗布またはコーティングされ、パターン形成されて、第２のダイ３への応力の伝達を防止または低減し得る。しかしながら、他の実施形態において、緩衝層５は、第２のダイ３の外（底）面上に塗布またはコーティングされて、応力の伝達を防止または低減し得る。さらに他の実施形態において、緩衝層は、高感度デバイスダイ（第２のダイ３等）と、成形されたプラスチック基板、ＰＣＢ基板、またはリードフレーム基板等のパッケージ基板との間に配置されて、パッケージ基板から高感度ダイへの応力の伝達を防止または低減し得る。例えば、そのような実施形態において、パッケージ基板は、キャリアとして機能され得、緩衝層は、パッケージ基板の外面上（または高感度ダイの外面上）にコーティングされ、パターン形成され得る。
図４Ａ〜１１は、コーティングされる緩衝層５を有する第１の集積デバイスダイ２のさらなる例の概略斜視図である。例えば、図４Ａ〜４Ｂは、第１の集積デバイスダイ２上にコーティングされる堤部２０を有する緩衝層５を有する第１の集積デバイスダイ２の概略斜視図である。別途示されない限り、図４Ａ〜１１に示される参照番号は、図１〜３に示されるものと同一または同様であるコンポーネントを表す。
図４Ａ〜４Ｂの実施形態において、パターン形成された緩衝層５は、第２のデバイスダイを支持する台座部または突起６ａ、６ｂと、突起６ａのうちの少なくとも１つのから離間される堤部２０とを備え得る。例えば、図３のように、突起６ａ、６ｂは、ダイ３、４の角領域１６が、張出領域２４において、またはその近くで緩衝層５と接触しないように、ダイ３、４を支持する十字状の突起を含み得る。堤部２０は、堤部２０が、第２のダイ３の下面と接触せず、その下に間隙を形成するように、台座部または突起６ａの厚さより薄い厚さを有し得る。チャネル２２は、堤部２０と突起６ａとの間に画定され得る。チャネル２２は、開口し得、チャネルは、第１のダイ２の外周囲に開口端を有する。しかしながら、他の実施形態において、チャネルは、閉鎖し得、チャネルは、第１のダイの外周囲で閉鎖端を有する。第２のダイ３を緩衝層５に装着させるダイ装着材料７（図２）が、緩衝層５と第２のダイ３との間から流出する場合、ダイ装着材料７がチャネル２２内に収容され、所望されるように、例えば、過剰な接着剤を第２のダイ３の角１６に固着することを可能にするよりはむしろ、第２のダイ３から離れて方向付けられるように、チャネル２２は、有利に、サイズ決定され、形作られ得る。さらに、堤部２０および突起６ａは、図１２に関して本明細書において説明されたのと同一のウェハレベル処理技術時に画定され得る。
図５は、平面視から見たときに多角形（例えば、四辺形）でパターン形成される緩衝層５を有する第１の集積デバイスダイ２の概略斜視図である。例えば、図５に示されるように、突起６ａ、６ｂのうちの１つ以上は、ダイヤモンド形輪郭を有し得る。図３の実施形態のように、ダイヤモンド形突起６ａ、６ｂは、ダイ３または４の角領域１６（図２）が、緩衝層５の基部領域８から張り出すことを可能にするようにサイズ決定され得る。
図６Ａ〜６Ｂは、四辺の突起６ａ、６ｂと、突起６ａのうちの１つの周囲の少なくとも一部の周りに配置される堤部２０とでパターン形成される緩衝層５を有する第１の集積デバイスダイ２の概略斜視図である。別途示されない限り、図６Ａ〜６Ｂに示される参照番号は、図１〜５に示されるものと同一または同様であるコンポーネントを表す。例えば、図４Ａ〜４Ｂの実施形態のように、図６Ａ〜６Ｂの実施形態において、エポキシの流出の場合に、ダイ装着材料７（図２参照）がそれを通して流れて、何らかの過剰な接着剤が、第２のダイ３の角１６を固着することを防止し得る、チャネル２２を画定するために、堤部２０は、突起６ａのうちの少なくとも１つから離間され得る。図４Ａ〜４Ｂの実施形態のように、チャネル２２は、ダイ装着材料７が流れることを可能にするように、開口端２６を有し得る。
図７〜９は、種々の実施形態による、凹部２７の上方に延在するパターン形成された緩衝層５を有する第１の集積デバイスダイ２の概略斜視図である。別途示されない限り、図７〜９に示される参照番号は、図１〜６Ｂに示されるものと同一または同様であるコンポーネントを表す。しかしながら、図３の実施形態とは異なり、基部８は、凹部２７の床を画定する。凹部２７は、第２のダイ３が、第１のダイ２に装着された後に、流出し得る何らかの過剰なダイ装着材料７（図２参照）を収容するようにサイズ決定され、形作られ得る。図７の実施形態において、突起６ａ、６ｂは、十字の形を有し、突起６ａ、６ｂの最上面は、第１のダイ２の実質的に幅全体にわたって延在し得る。図８において、突起６ａ、６ｂは、多角（例えば、四辺）形、例えば、長方形または正方形を有し得る。図９において、突起６ａ、６ｂは、丸い形、例えば、楕円形または円形を有し得る。
図１０は、複数の閉鎖チャネル２２でパターン形成される緩衝層５を有する第１の集積デバイスダイ２の概略斜視図である。別途示されない限り、図１０に示される参照番号は、図１〜９に示されるものと同一または同様であるコンポーネントを表す。例えば、図１０において、突起６ａは、複数のチャネル２２が、突起６ａ内に画定される、略十字状の輪郭を有するようにパターン形成される。したがって、図１０において、突起６ａのいくつかの部分は、堤部２０として機能して、チャネル２２を画定し得る。さらに、図４Ａ〜４Ｂの実施形態とは異なり、図１０に示されるチャネル２２は、閉鎖チャネルであり、ダイ装着材料７の何らかの流出が、チャネル２２内に含有され得る
図１１は、画定される複数の凹み２３を有する少なくとも１つの突起６ａを有するようにパターン形成される緩衝層５を有する第１の集積デバイスダイ２の概略斜視図である。別途示されない限り、図１１に示される参照番号は、図１〜１０に示されるものと同一または同様であるコンポーネントを表す。例えば、図１１において、突起６ａ、６ｂは、第２および第３のダイ３、４が緩衝層５と接触しないように、形作られ得る。しかしながら、図１１に示されるように、凹み２３は、少なくとも１つの突起６ａにおいて画定され得る。凹み２３は、複数の小さい凹部または空洞を含み得る。凹み２３は、第２のダイ３を緩衝層５に装着させた後に流出する少なくともいつくかの過剰なダイ装着材料７（図２参照）を有利に収容し得る。
図４Ａ〜１１の実施形態に関して、チャネル２２、堤部２０、および／または凹み２３は、突起６ａに関連してのみ例示されているが、これらの特徴はまた、他の突起６ｂと共にも用いられ得ることが理解されるべきである。
有利に、本明細書に開示される実施形態は、第１のダイ２から第２および／または第３のダイ３、４へ伝達される応力を著しく低減し得る。
図１２は、一実施形態による集積デバイスパッケージを製造するための方法５０を例示する流れ図である。方法５０は、ブロック５２において開始して、キャリアおよび集積デバイスのうちの１つの上に緩衝層を堆積し得る。上述のように、いくつかの実施形態において、集積デバイスは、慣性動作感知器、例えば、ＭＥＭＳデバイス等の高感度デバイスを含み得る。キャリアは、ＡＳＩＣ（例えば、本明細書に例示される第１のダイ２）等、種々の実施形態において別の集積デバイスを含み得る。他の実施形態において、キャリアは、プラスチック基板、リードフレーム、ＰＣＢ等のパッケージ基板を含み得る。
有利に、本明細書に開示されるパッケージは、ウェハレベル工程を用いて製造され得る。例えば、いくつかの実施形態において、緩衝層５は、複数のデバイス領域（例えば、ＡＳＩＣダイのための処理回路に対応するデバイス領域）を備えるウェア上に塗布され得る。例えば、いくつかの実施形態において、緩衝層５は、ウェハ上にスピンコーティングされ得る。緩衝層５は、ポリマーまたは金属等の任意の適切な材料を含み得る。例えば、いくつかの実施形態において、緩衝層５は、ポリイミドまたはポリベンゾオキサゾール（ＰＢＯ）等の適合したポリマー材料を含み得る。緩衝層５は、互いに同一であり得るか、または異なり得る、複数の層を含み得る。例えば、いくつかの実施形態において、緩衝層は、２ミクロン〜４００ミクロンの範囲の厚さ、例えば、３５ミクロン〜３００ミクロンの範囲の厚さを有し得る。スピンオン堆積によって形成される、ポリイミド実施形態では、選択された厚さは、例えば、複数のスピンオンコーティングによって形成され得る。一例として、緩衝層５は、約４５ミクロンの厚さを有し得、第１の５ミクロンの厚さの層、第２の２０ミクロンの厚さの層、および第３の２０ミクロンの厚さの層の３つのポリマー（例えば、ポリイミド）層で形成され得る。応力緩衝層５は、第１の集積デバイスダイの活性表面を被覆する不動態化層上に直接堆積され得る。不動態化層は、典型的には、酸化シリコン、窒化窒化シリコン、または酸窒化シリコン等の無機誘電体である。
ブロック５４を見ると、緩衝層５は、緩衝層５の厚さの少なくとも一部を通してパターン形成され得る。緩衝層５はまた、従来のフォトリソグラフィーおよびエッチング技術等のウェハレベル工程を用いてもパターン形成され得る。例えば、フォトレジスト層は、緩衝層５上に塗布され得、これは、複数のダイ（例えば、ＡＳＩＣダイ）が形成されるウェハにわたってブランケット層として形成され得る。マスクは、フォトレジスト上に塗布され得、マスクされた緩衝層は、光に露光され得る。フォトレジストは、適切な現像剤によって現像され得、緩衝層５は、突起が、集積デバイスの載置表面全体を被覆しないように、緩衝層５の厚さを通して少なくとも部分的に（例えば、全体的に）エッチングされて、望ましいパターン、例えば、基部８および突起６ａ、６ｂの望ましいパターンを形成し得る。いくつかの実施形態において、緩衝層５は、打抜き処理、成形工程、および／または他の何らかの適切なパターン形成技術を用いてパターン形成され得る。上述のように、１つ以上の堤部およびチャネルもまた、緩衝層においてパターン形成され得る。緩衝層５は、任意の適切な技術（例えば、熱をウェハに適用すること）を用いて硬化され得るか、または固められ得る。いくつかの実施形態において、緩衝層５は、パターン形成後、ウェハの個片化前に硬化され得る。
ウェハレベル処理の使用は、別々に形成され、載置された応力隔離要素を利用する配置と比べて、費用を有利に低減し得る。例えば、コーティングされ、パターン形成された緩衝層の使用は、さらなるシリコンインターポーザを取り込むことよりも、著しく安価であり得る。さらに、フォトリソグラフィー等のウェハレベル工程の使用は、緩衝層におけるパターンにとって望ましい何らかの形を作成するために用いられ得る。ウェハレベル工程はまた、第１のダイ上の緩衝層の整列および／または緩衝層上の第２のダイの整列も向上させ得る。
方法５０は、ブロック５６に移動し、集積デバイスは、緩衝層５が、集積デバイスとキャリアとの間に堆積されるように、キャリア上に積層される。緩衝層５がキャリア上に堆積される実施形態において、集積デバイスは、適切な接着剤、例えば、ダイ装着材料によって、緩衝層５に接着され得る。緩衝層５が集積デバイスダイに堆積される実施形態において、緩衝層５は、ダイ装着材料等の適切な接着剤によって、集積デバイスに接着され得る。いくつかの実施形態において、集積デバイスは、ＭＥＭＳダイ等の個片化されたダイの一部であり得る。他の実施形態において、集積デバイスは、複数の第２の集積デバイスを含有する第２のウェハの一部であり得る。集積デバイスは、ウェハレベル工程またはパッケージレベル工程を用いて、緩衝層に載置され得る。パッケージレベル工程において、個々の第２のダイ（ＭＥＭＳダイ等）は、ウェハ上（個片化前）か、または個片化された第１のデバイスダイ上（個片化後）に緩衝層に載置され得る。ウェハレベル工程において、第２の集積デバイス（例えば、ＭＥＭＳデバイス）に対応する第２のデバイス領域を含む第２のウェハは、例えば、ウェハ接合工程を用いて、第１のウェハおよび緩衝層に装着され得る。ウェハは、個片化されて、複数の積層されたデバイスを形成し得、積層されたデバイスは、パッケージ基板に載置され得る。
例示された実施形態は、第１のダイ（例えば、ＡＳＩＣダイの上面）上に堆積およびパターン形成されて、突起を形成するような緩衝層を示すが、他の実施形態において、緩衝層は、第２のダイ（例えば、ＭＥＭＳダイの底面）上に堆積およびパターン形成され得ることが理解されるべきである。さらに他の実施形態において、緩衝層は、パッケージング基板等の、第１のダイ以外のキャリア上に、堆積およびパターン形成されて、突起を形成し得る。
本発明は、ある好ましい実施形態および例の文脈で開示されているが、本発明は、具体的に開示された実施形態を超えて、他の代替的な実施形態および／または本発明の使用ならびにその明らかな修正および均等物にまで及ぶことが当業者によって理解されるであろう。加えて、本発明のいくつかの変形が示され、詳細に説明されているが、一方で、本発明の範囲内である他の修正が、本開示に基づいて、当業者には容易に明らかになるであろう。また、実施形態の特定の特徴および態様の種々の組み合わせまたは下位の組み合わせがなされ得、依然として、本発明の範囲内に入り得ることも考慮される。開示された実施形態の種々の特徴および態様は、開示された本発明の様々な様式を形成するために、互いに組み合わせられ得るか、または置き換えられ得ることが理解されるべきである。したがって、本明細書に開示される本発明の範囲は、上述された具体的に開示された実施形態によって限定されるべきではないが、続く特許請求の範囲を公平に読むことによってのみ判断されるべきであることが意図される。

Claims (41)

  1. キャリアと、
    前記キャリアに載置される集積デバイスダイと、
    前記集積デバイスダイと前記キャリアとの間に配置される緩衝層であって、前記緩衝層は、前記キャリアと前記集積デバイスダイとの間の応力の伝達を低減するパターンを含み、前記パターンは、前記集積デバイスダイの一部と前記緩衝層の一部との間に間隙があるように画定される、緩衝層と、を備え、
    前記パターンは、前記集積デバイスダイを支持する１つ以上の突起と、前記突起から離間される１つ以上の堤部と、を備え、前記突起と前記堤部との間にチャネルを形成し、
    前記１つ以上の堤部の厚さは、前記１つ以上の突起の厚さより薄い、集積デバイスパッケージ。
  2. 前記緩衝層は、前記キャリアの外面の少なくとも一部をコーティングする、請求項１に記載のパッケージ。
  3. 前記キャリアは、さらなる集積デバイスダイを備える、請求項１又は２に記載のパッケージ。
  4. 前記緩衝層は、前記さらなる集積デバイスダイの外面の少なくとも一部をコーティングする、請求項３に記載のパッケージ。
  5. 前記キャリアは、パッケージ基板を含む、請求項１又は２に記載のパッケージ。
  6. 前記パターンは、前記緩衝層の厚さを少なくとも部分的に通して形成される１つ以上の凹部領域を備え、前記間隙は、前記１つ以上の凹部領域と前記集積デバイスダイの一部との間に配置される、請求項１〜５のいずれか１項に記載のパッケージ。
  7. 前記１つ以上の凹部領域は、前記緩衝層の前記厚さを部分的にのみ通して形成される、請求項６に記載のパッケージ。
  8. 前記パターンは、前記キャリアの外面の基部領域と、前記集積デバイスダイに向かって前記基部領域から延在する１つ以上の突起と、を備え、前記１つ以上の突起は、前記集積デバイスダイの外面の全てより少ない部分を被覆する、請求項１〜７のいずれか１項に記載のパッケージ。
  9. 前記キャリアの前記外面上への前記１つ以上の突起の突出は、前記キャリアの前記外面の全てより少ない部分を被覆する、請求項８に記載のパッケージ。
  10. 前記緩衝層は、ポリマーを含む、請求項１〜９のいずれか１項に記載のパッケージ。
  11. 前記緩衝層は、ポリイミドを含む、請求項１０に記載のパッケージ。
  12. 前記緩衝層は、前記間隙が、前記集積デバイスダイの角領域と前記緩衝層との間に配置されるようにパターン形成される、請求項１〜１１のいずれか１項に記載のパッケージ。
  13. 前記集積デバイスダイは、微小電気機械システム（ＭＥＭＳ）デバイスダイを含む、請求項１〜１２のいずれか１項に記載のパッケージ。
  14. 前記ＭＥＭＳダイは、ジャイロスコープダイまたは加速度計ダイを含む、請求項１３に記載のパッケージ。
  15. 前記キャリアは、プロセッサダイを含む、請求項１〜１４のいずれか１項に記載のパッケージ。
  16. 前記パターンは、十字状のパターンを含む、請求項１〜１５のいずれか１項に記載のパッケージ。
  17. 前記パターンは、平面視から見たときに１つ以上の多角形を含む、請求項１〜１６のいずれか１項に記載のパッケージ。
  18. 前記パターンは、平面視から見たときに円形または楕円形を含む、請求項１〜１７のいずれか１項に記載のパッケージ。
  19. 前記緩衝層は、前記キャリアの外面の実質的に全体をコーティングする、請求項１〜１８のいずれか１項に記載のパッケージ。
  20. パッケージ基板をさらに備え、前記キャリアは、前記パッケージ基板に載置される、請求項１〜１９のいずれか１項に記載のパッケージ。
  21. 前記パッケージ基板は、プラスチック基板を含む、請求項２０に記載のパッケージ。
  22. 前記パッケージ基板に載置されるパッケージ蓋をさらに備え、前記キャリアおよび前記集積デバイスダイが、前記パッケージ蓋および前記パッケージ基板によって画定される空洞内に配置される、請求項２０〜２１のいずれか１項に記載のパッケージ。
  23. 前記緩衝層の厚さは、２ミクロン〜４００ミクロンの範囲内にある、請求項１〜２２のいずれか１項に記載のパッケージ。
  24. 前記緩衝層の前記厚さは、３５ミクロン〜３００ミクロンの範囲内にある、請求項２３に記載のパッケージ。
  25. 前記キャリアの外面と前記緩衝層との間に不動態化層をさらに備え、前記緩衝層は、前記不動態化層上に直接堆積される、請求項１〜２４のいずれか１項に記載のパッケージ。
  26. 前記緩衝層は、前記キャリアの外面上のコーティング層である、請求項１〜２５のいずれか１項に記載のパッケージ。
  27. 前記緩衝層は、前記キャリアの外面の少なくとも一部を被覆する第１の層を備え、前記パターンは、前記第１の層の上方に突起する、請求項１〜２６のいずれか１項に記載のパッケージ。
  28. 前記緩衝層は、前記集積デバイスダイの外面の１０％〜９０％と接触する、請求項１〜２７のいずれか１項に記載のパッケージ。
  29. 前記緩衝層は、前記集積デバイスダイの外面の１０％〜４０％と接触する、請求項２８に記載のパッケージ。
  30. 前記緩衝層は、前記集積デバイスダイの外面の１０％〜３０％と接触する、請求項２９に記載のパッケージ。
  31. 集積デバイスパッケージを製造する方法であって、
    キャリアおよび集積デバイスのうちの１つの上に緩衝層を堆積することと、
    前記緩衝層の厚さの少なくとも一部を通して前記緩衝層をパターン形成することと、
    前記緩衝層が、前記キャリアと前記集積デバイスとの間に配置されるように、前記キャリア上に前記集積デバイスを載置することと、
    前記緩衝層をエッチングして、１つ以上の台座部と、前記台座部から離間される１つ以上の堤部とを画定することと、を含み、
    前記堤部の厚さは、前記台座部の厚さより薄い、方法。
  32. 前記緩衝層を堆積することは、前記集積デバイス上に前記緩衝層を堆積することを含む、請求項３１に記載の方法。
  33. 前記緩衝層を堆積することは、前記キャリア上に前記緩衝層を堆積することを含み、前記キャリアは、パッケージ基板を含む、請求項３１に記載の方法。
  34. 前記緩衝層を堆積することは、前記キャリア上に前記緩衝層を堆積することを含み、前記キャリアは、さらなる集積デバイスを含む、請求項３１に記載の方法。
  35. 第１の複数の集積デバイスを備える第１のウェハ上に前記緩衝層を堆積することをさらに含み、前記第１の複数の集積デバイスは、前記さらなる集積デバイスを含む、請求項３４に記載の方法。
  36. 前記緩衝層が、前記第１のウェハと第２のウェハとの間に介在するように、前記第１のウェハ上に前記第２のウェハを積層することをさらに含み、前記第２のウェハは、第２の複数の集積デバイスを備え、前記第２の複数の集積デバイスは、前記集積デバイスを含む、請求項３５に記載の方法。
  37. 前記緩衝層を堆積することは、前記第１のウェハ上に前記緩衝層をスピンコーティングすることを含む、請求項３５〜３６のいずれか１項に記載の方法。
  38. 前記第１のウェハ上に前記緩衝層の複数のスピンコーティングを塗布することをさらに含む、請求項３７に記載の方法。
  39. 前記緩衝層をパターン形成することは、前記緩衝層にフォトレジストを塗布し、前記フォトレジストをマスクし、光で前記フォトレジストを露光することを含む、請求項３１〜３８のいずれか１項に記載の方法。
  40. 前記緩衝層をパターン形成することは、前記緩衝層をエッチングすることを含む、請求項３１〜３９のいずれか１項に記載の方法。
  41. 少なくとも前記第１のウェハを個片化して、複数の集積デバイスダイを画定することをさらに含む、請求項３５〜３８のいずれか１項に記載の方法。
JP2016138368A 2015-07-23 2016-07-13 積層ダイのための応力隔離特徴 Active JP6471122B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562196154P 2015-07-23 2015-07-23
US62/196,154 2015-07-23
US15/092,234 US10287161B2 (en) 2015-07-23 2016-04-06 Stress isolation features for stacked dies
US15/092,234 2016-04-06

Publications (2)

Publication Number Publication Date
JP2017028271A JP2017028271A (ja) 2017-02-02
JP6471122B2 true JP6471122B2 (ja) 2019-02-13

Family

ID=57738543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016138368A Active JP6471122B2 (ja) 2015-07-23 2016-07-13 積層ダイのための応力隔離特徴

Country Status (4)

Country Link
US (1) US10287161B2 (ja)
JP (1) JP6471122B2 (ja)
CN (1) CN106373946B (ja)
DE (1) DE102016111931B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10278281B1 (en) * 2015-10-30 2019-04-30 Garmin International, Inc. MEMS stress isolation and stabilization system
DE112017004781T5 (de) * 2016-09-23 2019-06-19 Sumitomo Precision Products Co., Ltd. Sensor
CN110546516B (zh) * 2017-05-08 2022-11-15 赛峰蜂鸟股份有限公司 用于加速度计的去耦结构
US11322456B2 (en) * 2017-06-30 2022-05-03 Intel Corporation Die back side structures for warpage control
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
TWI820389B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 發光元件封裝體、顯示裝置及製造顯示裝置的方法
CN113148942B (zh) * 2021-04-08 2023-11-14 青岛歌尔智能传感器有限公司 外部封装结构、mems传感器以及电子设备
CN114105078A (zh) * 2021-11-25 2022-03-01 中国人民解放军国防科技大学 Mems传感器芯片封装应力隔离结构、mems传感器及制备方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278234A (ja) 1988-09-14 1990-03-19 Hitachi Ltd 半導体装置
JPH07302772A (ja) 1994-05-10 1995-11-14 Hitachi Ltd ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
US5627407A (en) 1995-04-28 1997-05-06 Lucent Technologies Inc. Electronic package with reduced bending stress
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US6166434A (en) 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US6084308A (en) 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6184064B1 (en) 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
JP2002134439A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
US7022546B2 (en) 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP2002208602A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその製造方法
US6777786B2 (en) 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US7084488B2 (en) 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
TW502406B (en) 2001-08-01 2002-09-11 Siliconware Precision Industries Co Ltd Ultra-thin package having stacked die
US6768196B2 (en) 2002-09-04 2004-07-27 Analog Devices, Inc. Packaged microchip with isolation
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
SG153627A1 (en) 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US7227245B1 (en) 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
US7411281B2 (en) 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7492039B2 (en) * 2004-08-19 2009-02-17 Micron Technology, Inc. Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US20070152314A1 (en) 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US7494910B2 (en) 2006-03-06 2009-02-24 Micron Technology, Inc. Methods of forming semiconductor package
WO2007147137A2 (en) 2006-06-15 2007-12-21 Sitime Corporation Stacked die package for mems resonator system
US8344487B2 (en) 2006-06-29 2013-01-01 Analog Devices, Inc. Stress mitigation in packaged microchips
TWI358815B (en) 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
US7871865B2 (en) * 2007-01-24 2011-01-18 Analog Devices, Inc. Stress free package and laminate-based isolator package
US7939916B2 (en) 2007-01-25 2011-05-10 Analog Devices, Inc. Wafer level CSP packaging concept
JP2008205016A (ja) * 2007-02-16 2008-09-04 Denso Corp 半導体装置
US20080203566A1 (en) 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US7786602B2 (en) * 2007-06-06 2010-08-31 The Boeing Company Patterned die attach and packaging method using the same
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
US8174111B2 (en) 2008-09-30 2012-05-08 Analog Devices, Inc. Vertical mount package for MEMS sensors
JP2011013175A (ja) * 2009-07-06 2011-01-20 Toyota Motor Corp Ｍｅｍｓセンサ
JP2011077108A (ja) 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
US8368187B2 (en) * 2010-02-03 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die
JP5629524B2 (ja) * 2010-08-06 2014-11-19 株式会社フジクラ 半導体装置
US8692366B2 (en) * 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US9105588B2 (en) * 2010-10-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8704364B2 (en) 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
ITTO20120154A1 (it) 2012-02-21 2013-08-22 Stmicroelectronics Malta Ltd Procedimento di assemblaggio di un dispositivo integrato a semiconduttore
JP5974595B2 (ja) * 2012-04-03 2016-08-23 ミツミ電機株式会社 半導体センサ及びその製造方法
US20140091461A1 (en) 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
TWI455663B (zh) 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
JP2015009241A (ja) * 2013-06-26 2015-01-19 日産自動車株式会社 接合構造物、及び接合構造物の製造方法
EP2947692B1 (en) 2013-12-20 2020-09-23 Analog Devices, Inc. Integrated device die and package with stress reduction features
US9553059B2 (en) * 2013-12-20 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Backside redistribution layer (RDL) structure
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Also Published As

Publication number Publication date
US20170022051A1 (en) 2017-01-26
DE102016111931B4 (de) 2020-10-15
CN106373946B (zh) 2020-03-31
US10287161B2 (en) 2019-05-14
DE102016111931A1 (de) 2017-01-26
CN106373946A (zh) 2017-02-01
JP2017028271A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6471122B2 (ja) 積層ダイのための応力隔離特徴
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
US8053336B2 (en) Method for reducing chip warpage
US8227927B2 (en) Chip package and fabrication method thereof
US7781250B2 (en) Wafer level chip size package for MEMS devices and method for fabricating the same
US8536672B2 (en) Image sensor package and fabrication method thereof
WO2012100362A1 (en) Method for manufacturing a sensor chip
US9527727B2 (en) Packages for semiconductor devices and methods for assembling same
US9828238B2 (en) MEMS cavity substrate
KR20140081858A (ko) 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리
US20160229689A1 (en) Packaged Microchip with Patterned Interposer
US20170283247A1 (en) Semiconductor device including a mems die
US7833815B2 (en) Microelectromechanical system package and the method for manufacturing the same
KR100485111B1 (ko) 반도체 패키지
CN108701208B (zh) 指纹识别模组及指纹识别芯片封装结构
CN110573840B (zh) 传感器封装
US9865526B2 (en) Chip package and method for forming the same
CN107993994B (zh) 半导体封装结构及其制造方法
CN112563216B (zh) 具有图样坝层的晶片封装结构
US20220298008A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN211320101U (zh) 半导体结构
KR102046857B1 (ko) 반도체 패키지
CN111029355A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170726

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6471122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250