CN101803003A - 用于制造多个芯片的方法和相应地制造的芯片 - Google Patents
用于制造多个芯片的方法和相应地制造的芯片 Download PDFInfo
- Publication number
- CN101803003A CN101803003A CN200880106772A CN200880106772A CN101803003A CN 101803003 A CN101803003 A CN 101803003A CN 200880106772 A CN200880106772 A CN 200880106772A CN 200880106772 A CN200880106772 A CN 200880106772A CN 101803003 A CN101803003 A CN 101803003A
- Authority
- CN
- China
- Prior art keywords
- chip
- superficial layer
- substrate
- chips
- support component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000004033 plastic Substances 0.000 claims abstract description 37
- 229920003023 plastic Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000000725 suspension Substances 0.000 claims abstract description 6
- 230000000712 assembly Effects 0.000 claims description 4
- 238000000429 assembly Methods 0.000 claims description 4
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 claims description 4
- 238000001746 injection moulding Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229920006272 aromatic hydrocarbon resin Polymers 0.000 claims description 2
- 235000010290 biphenyl Nutrition 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 208000002925 dental caries Diseases 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000206 moulding compound Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00896—Temporary protection during separation into individual elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/053—Depositing a protective layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
- Micromachines (AREA)
Abstract
通过本发明提出了一种用于芯片的制造方法，在该方法中，以晶片复合体的形式，即对多个设置在一个晶片上的芯片并行地执行尽可能多的方法步骤。在此涉及一种用于制造多个芯片的方法，这些芯片的功能性基于基底(1)的表面层(2)实现。在该方法中，所述表面层(2)被结构化并且在所述表面层(2)下方产生至少一个空腔(3)，使得单独的芯片区域(5)仅通过悬挂短臂相互连接和/或与其余的基底(1)连接，和/或，使得这些单独的芯片区域(5)通过所述空腔(3)的区域中的支撑元件(7)与所述空腔(3)下方的基底层(4)连接。在分离这些芯片时，这些悬挂短臂和/或支撑元件(7)被分开。按本发明在分离这些芯片之前将所述基底(1)的结构化的且下方挖空的所述表面层(2)嵌入到一塑料质量(10)中。
Description
技术领域
本发明涉及一种用于制造多个芯片的方法，这些芯片的功能性基于基底的表面层实现。在该方法的范围中，基底的表面层被结构化并且在该表面层下方产生至少一个空腔，使得单独的芯片区域仅通过悬挂短臂相互连接和/或与其余的基底连接和/或通过空腔的区域中的支撑元件与该空腔下方的基底层连接。在制造过程结束时在分离芯片的过程中，这些悬挂短臂和/或支撑元件被分开。本发明还涉及一种相应地制造的芯片。
背景技术
半导体芯片的功能性的过程处理(Prozessierung)通常不是单独地、而是对多个半导体芯片同时地、以复合体的方式在半导体晶片上进行。在一个这样的晶片上可以视芯片大小和晶片大小而定设置数千个结构元件，这些结构元件随后必须在制造方法结束时分开。
在德语公开文献DE 103 50 036 A1中描述了一种方法，通过该方法应当使芯片的分开变得简单。该方法尤其是允许即便在制造变薄的芯片时也能使用，这些变薄的芯片的功能性仅在半导体基底的一个表面层中实现。在此，侧向的芯片边界借助蚀刻槽确定，这些蚀刻槽完全穿透所述基底的表面层。此外，通过表面微机械的方法在该表面层下方产生一些空腔，使得单独的芯片区域仅仅通过空腔区域中的支撑元件与该空腔下方的基底层连接。为了分离这些芯片，所述支撑元件然后被机械地分开，例如以单芯片装配的范围内的裁取工艺进行分开。
根据已知方法制造的芯片的表面是没有保护的。这些表面随后必须单独地，也就是说依次地钝化。这在实践中、尤其是在芯片极其薄的情况下被认为是有问题的。
发明内容
通过本发明提出了一种用于芯片的制造方法，在该方法中，以晶片复合体的方式，即对多个设置在一个晶片上的芯片并行地执行尽可能多的方法步骤。
为此，在开头所述类型的方法中，按本发明在分离芯片之前将基底的结构化的且下方挖空的表面层嵌入到塑料质量中。
也就是说，在按本发明的方法的范围中，所有的芯片都在过程处理结束时在一个唯一的过程步骤中在晶片层上被设置塑料封装物。即按本发明认识到，如开头所述的结构化的表面层(该表面层仅通过悬挂短臂和/或支撑元件与支撑基底连接)这样地在很大程度上嵌入到塑料中，使得所获得的塑料包套为这些芯片形成良好的表面钝化部。此外，该塑料包套尤其是在芯片非常薄的情况下明显简化了在接下来的分离和装配过程中的处理操作。
为了按本发明将芯片以晶片复合体的方式嵌入到塑料质量中，所述塑料质量不仅必须施加在结构化的表面层上，而且必须加入到结构化的表面层下方的空腔中。在按本发明的方法的一种有利变型中，为此用塑料质量对所述基底的结构化的且下方挖空的所述表面层进行注塑包封。因此，可以实现非常好的表面覆盖，尤其是当所述注塑包封在真空下进行时。作为塑料质量可以使用例如环氧树脂、联二苯或也可使用多芳香烃树脂。
特别有利的是，至少将结构化的所述表面层的形成芯片的区域与包围该区域的塑料质量一起以一个块的形式，即在一个唯一的过程步骤中，从其余的基底移除。为此，必须克服塑料质量和基底材料之间的附着。此外，必须将相应的悬挂短臂和/或可能的支撑元件分开。随后可以用常规方法方便地将包覆有塑料的芯片分离，例如通过锯割或激光切割来分离。
在按本发明的方法的一种特别有利的变型中，芯片不仅以晶片复合体的形式封装，而且以晶片复合体的形式为倒装芯片装配做准备。为此，芯片区域在被嵌入到塑料质量中之前被设置焊盘。只有当设置了焊盘之后才将基底的结构化的且下方挖空的表面层嵌入到塑料质量中，更确切地说使得焊盘从塑料质量中突出。这样封装的芯片可以在分离之后简单地通过使用焊盘来电接通和装配。
附图说明
如上面已经讨论的那样，存在各种不同的可能性来以有利的方式扩大和扩展本发明的教导。为此，一方面参照从属于独立权利要求1的权利要求，另一方面参照借助附图对本发明的实施例的以下描述。
图1a示出在表面层下方产生空腔之后基底的示意性纵剖视图；
图1b示出在图1a中所示的基底在表面层下方的空腔区域中的水平剖视图；
图2以纵剖视图示出在表面层的结构化之后以及在芯片表面中过程处理出电路之后在图1a中所示的基底；
图3以纵剖视图示出在施加焊盘之后以及在将表面层嵌入到塑料质量中之后在图2中所示的基底；
图4以纵剖视图示出在去掉用塑料包覆的表面层时在图3中所示的基底；
图5示出在分离之后由在图4中所示的复合体获得的芯片。
具体实施方式
在图1至5中示例性地为多个芯片示出了在按本发明的制造方法的前后相接的阶段中的两个芯片区域。相应地，为所有的图使用相同的附图标记。以下描述的实施例涉及非常薄的芯片的制造，但在此提出的本发明并不限于这类芯片。重要的仅仅是：芯片的功能性，即电路元件和必要时的机械结构元件，基于基底1的表面层2实现。为此，这些电路元件和结构元件要么可以直接地集成在表面层2中(如在此描述的实施例)，要么也可以集成在该表面层上的层结构中。
图1a和1b示出了在表面层2下方、更具体地说在表面层2的区域下方产生两个空腔3之后的基底1，在该表面层2的所述区域中应分别实现一个芯片。这两个正方形的、膜片状的芯片区域5由基底材料的包边6限界并且分别通过五个设置在空腔3的区域中的、由基底材料制成的支撑元件7支撑并且为接下来的过程处理而固定。在此应注意，支撑元件的形状、数量和位置可以任意地选择，只要所述支撑元件的直径处于膜片厚度的数量级中。因此，例如除了柱状的支撑元件之外还可以实现线形的支撑墙。这些空腔3优选地通过表面微机械的方法，例如APSM(Advanced PorousSilicon Membrane)方法产生，其中，这些支撑元件7也被构造为相应的芯片区域5与空腔3下方的基底层4的连接装置。
在借助表面层2下方的空腔3限定了这些芯片区域5之后，也裸露芯片边缘，其方式是相应地对表面层2进行结构化。为此，优选地使用开槽工艺，因为该结构化方法允许在表面层2中实现带有或不带有薄的悬挂或连接短臂的任意的芯片形状。只有在这之后，才将带有印制导线和焊盘的半导体电路8扩散到表面层2的芯片区域5中。该方法步骤的结果在图2中示出，在那里这些沟槽用9表示。
在此所述的实施例的芯片为了倒装芯片装配而被预制。此外，在根据本发明将基底1的结构化的和下方挖空的表面层2嵌入到塑料质量11中之前，半导体电路8在这些芯片表面上分别设置焊盘10。此外，基底1可以简单地在晶片模制方法中用合适的塑料质量进行包覆成型。为了保证塑料质量11完全填满位于结构化的表面层2下方的空腔3，有利的是对模具进行抽真空。如图3所示，焊盘10作为芯片的电接触结构在包覆成型的过程中受到保护，使得焊盘10从塑料包套11中突出并且稍后在芯片装配中仍是可焊接的。
如图4所示，然后在一个过程步骤中将带有完全嵌入到塑料质量11中的芯片的模制块从其余的基底1移除。在此，将支撑元件7和可能的、构造在表面层2中的悬挂短臂分开。因为模塑料(Moldcompound)在通常用作基底材料的裸硅上的附着不是非常好，所以在这种情况下允许以相对小的耗费将模制块从其余的基底脱开。但是，塑料块的取下也可以通过剪切或剥离运动或者通过使用超声波来支持。
只有在此之后，才通过在单个的芯片区域5之间的沟槽9的区域中锯割或激光切割由塑料质量11和结构化的表面层2组成的复合体来对已经封装的芯片12进行分离。这样获得的芯片12在图5中示出。如已经提到的那样，焊盘10从单个芯片12的塑料包套11突出。因为芯片12的表面已经通过塑料包套11钝化，所以在接着的倒装芯片装配时不需要底层填料。最后仍应注意：由按本发明的制造方法在塑料包套11的表面层中可以看到悬挂短臂和/或支撑元件7。
Claims (7)
1.用于制造多个芯片的方法，这些芯片的功能性基于基底(1)的表面层(2)实现，
在该方法中，所述表面层(2)被结构化并且在所述表面层(2)下方产生至少一个空腔(3)，使得单独的芯片区域(5)仅通过悬挂短臂相互连接和/或与其余的基底(1)连接，和/或，使得这些单独的芯片区域(5)通过所述空腔(3)的区域中的支撑元件(7)与所述空腔(3)下方的基底层(4)连接，以及，
在该方法中分离这些芯片，其中，所述悬挂短臂和/或支撑元件(7)被分开，
其特征在于，在分离所述芯片之前，将所述基底(1)的结构化的且下方挖空的所述表面层(2)嵌入到塑料质量(10)中。
2.如权利要求1的方法，其特征在于，对所述基底(1)的结构化的且下方挖空的所述表面层(2)进行注塑包封。
3.如权利要求2的方法，其特征在于，所述注塑包封在真空下进行。
4.如权利要求1至3之一的方法，其特征在于，作为塑料质量(10)使用环氧树脂、联二苯或多芳香烃树脂。
5.如权利要求1至4之一的方法，其特征在于，至少将结构化的所述表面层(2)的形成所述芯片的区域与包围该区域的塑料质量(10)一起从其余的基底(1)移除，其中，将相应的悬挂短臂和/或可能的支撑元件(7)分开，并且，只有在此之后才将嵌入在所述塑料质量(10)中的芯片分离。
6.如权利要求1至5之一的方法，其特征在于，所述芯片区域(5)设置用于倒装芯片装配的焊盘(9)，然后将所述基底(1)的结构化的且下方挖空的所述表面层(2)这样地嵌入到所述塑料质量(10)中，使得所述焊盘(9)从所述塑料质量(10)突出。
7.具有塑料包套(10)和从该塑料包套(10)突出的焊盘(9)的芯片(11)，该芯片(11)根据如权利要求1至6之一的方法制造，其特征在于，在所述塑料包套(10)的外表面中能看到悬挂短臂和/或支撑元件(7)，所述悬挂短臂和/或支撑元件(7)由所述芯片(11)的制造方法产生。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102007043526.8 | 2007-09-12 | ||
| DE102007043526.8A DE102007043526B4 (de) | 2007-09-12 | 2007-09-12 | Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip |
| PCT/EP2008/059688 WO2009033871A1 (de) | 2007-09-12 | 2008-07-24 | Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101803003A true CN101803003A (zh) | 2010-08-11 |
Family
ID=39942422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880106772A Pending CN101803003A (zh) | 2007-09-12 | 2008-07-24 | 用于制造多个芯片的方法和相应地制造的芯片 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8405210B2 (zh) |
| EP (1) | EP2191503A1 (zh) |
| JP (1) | JP2010538847A (zh) |
| KR (1) | KR20100061469A (zh) |
| CN (1) | CN101803003A (zh) |
| DE (1) | DE102007043526B4 (zh) |
| WO (1) | WO2009033871A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107238785A (zh) * | 2016-03-25 | 2017-10-10 | 联芯科技有限公司 | 芯片测试基座 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009027180A1 (de) | 2009-06-25 | 2010-12-30 | Robert Bosch Gmbh | Mikromechanisches Element sowie Verfahren zu dessen Herstelllung |
| DE102009046081B4 (de) * | 2009-10-28 | 2021-08-26 | Robert Bosch Gmbh | Eutektische Bondung von Dünnchips auf einem Trägersubstrat |
| WO2012069078A1 (de) | 2010-11-23 | 2012-05-31 | Robert Bosch Gmbh | Eutektische bondung von dünnchips auf einem trägersubstrat |
| US10131022B2 (en) | 2012-04-23 | 2018-11-20 | Apple Inc. | Methods and systems for forming a glass insert in an amorphous metal alloy bezel |
| FR3009887B1 (fr) * | 2013-08-20 | 2015-09-25 | Commissariat Energie Atomique | Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5950070A (en) * | 1997-05-15 | 1999-09-07 | Kulicke & Soffa Investments | Method of forming a chip scale package, and a tool used in forming the chip scale package |
| US6429530B1 (en) * | 1998-11-02 | 2002-08-06 | International Business Machines Corporation | Miniaturized chip scale ball grid array semiconductor package |
| US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
| TW559960B (en) * | 2002-09-19 | 2003-11-01 | Siliconware Precision Industries Co Ltd | Fabrication method for ball grid array semiconductor package |
| US7064010B2 (en) * | 2003-10-20 | 2006-06-20 | Micron Technology, Inc. | Methods of coating and singulating wafers |
| DE10350036B4 (de) | 2003-10-27 | 2014-01-23 | Robert Bosch Gmbh | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung |
| JP4801337B2 (ja) * | 2004-09-21 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2007
- 2007-09-12 DE DE102007043526.8A patent/DE102007043526B4/de not_active Expired - Fee Related
-
2008
- 2008-07-24 US US12/677,068 patent/US8405210B2/en not_active Expired - Fee Related
- 2008-07-24 EP EP08786380A patent/EP2191503A1/de not_active Withdrawn
- 2008-07-24 CN CN200880106772A patent/CN101803003A/zh active Pending
- 2008-07-24 JP JP2010524430A patent/JP2010538847A/ja not_active Withdrawn
- 2008-07-24 WO PCT/EP2008/059688 patent/WO2009033871A1/de active Application Filing
- 2008-07-24 KR KR1020107005407A patent/KR20100061469A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107238785A (zh) * | 2016-03-25 | 2017-10-10 | 联芯科技有限公司 | 芯片测试基座 |
| CN107238785B (zh) * | 2016-03-25 | 2020-12-29 | 联芯科技有限公司 | 芯片测试基座 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2191503A1 (de) | 2010-06-02 |
| DE102007043526A1 (de) | 2009-03-19 |
| US8405210B2 (en) | 2013-03-26 |
| KR20100061469A (ko) | 2010-06-07 |
| DE102007043526B4 (de) | 2020-10-08 |
| US20100283147A1 (en) | 2010-11-11 |
| JP2010538847A (ja) | 2010-12-16 |
| WO2009033871A1 (de) | 2009-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101803003A (zh) | 用于制造多个芯片的方法和相应地制造的芯片 | |
| US7732899B1 (en) | Etch singulated semiconductor package | |
| EP2388806B1 (fr) | Procédé de réalisation d'éléments à puce semi-conductrice munis de rainures longitudunales d'insertion de fils | |
| CN101572239B (zh) | 半导体模组 | |
| CN104347786B (zh) | 引线框、带树脂引线框、树脂封装体、发光装置以及树脂封装体的制造方法 | |
| JP2004214265A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20020170175A1 (en) | Method for producing micromechanical structures | |
| CN103098201B (zh) | 作为POP-mWLP的多功能传感器 | |
| US10629781B2 (en) | Semiconductor element and method for production thereof | |
| CN105390469A (zh) | 引线框架和制造引线框架的方法 | |
| US20060273437A1 (en) | Optoelectronic semiconductor assembly with an optically transparent cover, and a method for producing optoelectronic semiconductor assembly with an optically transparent cover | |
| JP5497030B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8110447B2 (en) | Method of making and designing lead frames for semiconductor packages | |
| US6686652B1 (en) | Locking lead tips and die attach pad for a leadless package apparatus and method | |
| CN101814461A (zh) | 封装基板结构与芯片封装结构及其制作方法 | |
| JPH04357886A (ja) | 電子部品 | |
| US11710684B2 (en) | Package with separate substrate sections | |
| CN103030101A (zh) | 用于制造双芯片装置的方法以及相应的双芯片装置 | |
| CN112789238A (zh) | 用于制造mems传感器的方法 | |
| CN102201348A (zh) | 阵列切割式四方扁平无引脚封装方法 | |
| CN111952191A (zh) | 通过在安装电子部件之后将片材分成载体而进行的封装的批量制造 | |
| JP6561940B2 (ja) | 半導体センサ及びその製造方法 | |
| JP3667323B2 (ja) | 半導体装置の製造方法 | |
| JP2009500191A (ja) | トランスファ成形により製造されるマイクロチップ組立体 | |
| KR100386817B1 (ko) | 칩 스케일형 반도체 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100811 |