EP2191503A1 - Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip - Google Patents

Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip

Info

Publication number
EP2191503A1
EP2191503A1 EP08786380A EP08786380A EP2191503A1 EP 2191503 A1 EP2191503 A1 EP 2191503A1 EP 08786380 A EP08786380 A EP 08786380A EP 08786380 A EP08786380 A EP 08786380A EP 2191503 A1 EP2191503 A1 EP 2191503A1
Authority
EP
European Patent Office
Prior art keywords
chips
surface layer
substrate
plastic
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08786380A
Other languages
English (en)
French (fr)
Inventor
Torsten Kramer
Matthias Boehringer
Stefan Pinter
Hubert Benzel
Matthias Illing
Frieder Haag
Simon Armbruster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2191503A1 publication Critical patent/EP2191503A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Definitions

  • the invention relates to a method for producing a plurality of chips whose functionality is based on the
  • the surface layer of a substrate is realized.
  • the surface layer of the substrate is structured and at least one cavity below the
  • Substrate layer are connected below the cavity. At the
  • the suspension stays and / or support elements are separated.
  • the invention relates to a correspondingly manufactured chip.
  • the processing of the functionality of semiconductor chips does not take place individually but simultaneously for a plurality of semiconductor chips, in a composite on a semiconductor wafer. Depending on the chip size and wafer size, a few thousand components can be arranged on such a wafer, which then have to be separated at the end of the production process.
  • German patent application DE 103 50 036 A1 describes a method with which the singulation of the chips should be simplified. This method can also be used in particular in the production of thinned chips whose functionality is realized only in a surface layer of the semiconductor substrate.
  • the lateral chip boundaries are defined here by means of etching trenches, which completely penetrate the surface layer of the substrate.
  • cavities are produced below the surface layer using surface micromechanical methods, so that the individual chip areas are connected to the substrate layer underneath this cavity only via support elements in the region of a cavity. For separating the chips these support elements are then mechanically separated, for example in a tapping process in the context of the single-chip assembly.
  • the surfaces of the chips produced by the known method are unprotected. They have to be subsequently passivated individually, ie sequentially. This proves to be problematic in practice, especially for extremely thin chips.
  • the present invention proposes a production method for chips in which as many method steps as possible are carried out in the wafer assembly, that is to say in parallel for a multiplicity of chips arranged on a wafer.
  • the structured and undermined surface layer of the substrate is embedded in a plastic compound before the chips are singulated.
  • all the chips are provided with a plastic package at the end of the processing in a single process step at the wafer level.
  • a surface layer structured as described above which is connected to the carrier substrate only via suspensions and / or support elements, can be embedded so extensively in plastic that the resulting plastic coating forms a good surface passivation for the chips.
  • This plastic casing also simplifies the handling of the subsequent separation and assembly significantly, especially with extremely thin chips.
  • the structured and undermined surface layer of the substrate is encapsulated with the plastic compound for this purpose.
  • plastic material for example, epoxides, biphenyls or even multi-aromatic resins can be used.
  • the chips are not only packaged in the wafer composite but also prepared in the wafer composite for a flip-chip assembly.
  • the chip areas are provided with solder bumps before embedding in the plastic compound. Only then is the structured and undermined surface layer of the substrate embedded in the plastic compound, specifically so that the solder bumps protrude from the plastic compound.
  • the so-packaged chips can be electrically contacted and mounted after singulation using the solder bumps.
  • FIG. Ia shows a schematic longitudinal section through a substrate after the creation of cavities under a surface layer and FIG. 1b shows a horizontal section through the substrate shown in FIG. 1a in the region of the cavities under the surface layer.
  • Fig. 2 shows the substrate shown in Fig. Ia in longitudinal section after a structuring of the surface layer and after the processing of circuits in the chip surfaces.
  • Fig. 3 shows the substrate shown in Fig. 2 in longitudinal section after the application of Lotbumps and after embedding the surface layer in a plastic mass.
  • Fig. 4 shows the substrate shown in Fig. 3 in longitudinal section when removing the plastic-coated surface layer.
  • Fig. 5 shows the chips obtained from the composite shown in Fig. 4 after singulation.
  • FIGS. 1 to 5 show, by way of example for a multiplicity of chips, two chip areas in successive stages of the production method according to the invention. Accordingly, the same reference numerals are used for all figures.
  • the embodiment described below relates to the production of extremely thinned chips, without the invention in question being limited to this type of chips. It is only essential that the functionality of the chips, ie the electrical circuit elements and possibly the mechanical Structural elements, starting from a surface layer 2 of a substrate 1 can be realized. For this purpose, these circuit and structural elements can be integrated either directly into the surface layer 2, as in the embodiment described here, or in a layer structure on this surface layer.
  • FIGS. 1a and 1b show the substrate 1 after two cavities 3 have been produced under the surface layer 2, namely under the areas of the surface layer 2 in which a chip is to be realized in each case.
  • These two square, membrane-like chip areas 5 are bounded by a border 6 of the substrate material and are each supported by five arranged in the region of the cavities 3 supporting elements 7 of substrate material and fixed for subsequent processing.
  • the shape, number and position of the support elements can be chosen arbitrarily, as long as their diameter is in the order of magnitude of the membrane thickness.
  • the cavities 3 are preferably processed by surface micromachining techniques, such as e.g. The APSM (Advanced Porous Silicon Membrane) method, wherein the support elements 7 are formed as a compound of the respective chip area 5 with the substrate layer 4 below the cavity 3.
  • APSM Advanced Porous Silicon Membrane
  • the chip edges are also exposed by the surface layer 2 is patterned accordingly.
  • a trench process is preferably used, since this structuring method, the realization of any Chip shapes with or without thin suspension or connecting webs in the surface layer 2 allowed. Only then are semiconductor circuits 8 with conductor tracks and bond pads diffused into the chip areas 5 of the surface layer 2. The result of this process step is shown in FIG. 2, where the trench trenches are labeled 9.
  • the semiconductor circuits 8 are each provided with solder bumps 10 on the chip surfaces, before the structured and undermined surface layer 2 of the substrate 1 according to the invention is embedded in a plastic compound 11.
  • the substrate 1 can simply be overmolded in a wafer molding process with a suitable plastic compound.
  • the mold tool is advantageously evacuated.
  • FIG. 3 illustrates that the solder bumps 10 are protected as electrical contacting of the chips during overmolding, so that they protrude from the plastic casing 11 and can later still be soldered during chip assembly.
  • the molded block with all embedded in plastic compound 11 chips is then lifted in a process step from the rest of the substrate 1, which is shown in Fig. 4.
  • the support elements 7 and any formed in the surface layer 2 Auf rehabilitationstege be separated. Since the adhesion of mold compound on bare silicon, which is often used as a substrate material, is not very good, the molded block can be solved in these cases with relatively little effort from the rest of the substrate.
  • the lifting of the plastic block can also by a Shearing or peeling motion or supported by the use of ultrasound.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

Mit der vorliegenden Erfindung wird ein Herstellungsverfahren für Chips vorgeschlagen, bei dem möglichst viele Verfahrensschritte im Waferverbund, also parallel für eine Vielzahl von auf einem Wafer angeordneten Chips, durchgeführt werden. Es handelt sich dabei um ein Verfahren zum Herstellen einer Vielzahl von Chips, deren Funktionalität ausgehend von der Oberflächenschicht (2) eines Substrats (1) realisiert wird. Bei diesem Verfahren wird die Oberflächenschicht (2) strukturiert und mindestens ein Hohlraum (3) unter der Oberflächenschicht (2) erzeugt, so dass die einzelnen Chipbereiche (5) lediglich über Aufhängestege untereinander und/oder mit dem übrigen Substrat (1) verbunden sind, und/oder so dass die einzelnen Chipbereiche (5) über Stützelemente (7) im Bereich des Hohlraums (3) mit der Substratschicht (4) unterhalb des Hohlraums (3) verbunden sind. Beim Vereinzeln der Chips werden die Aufhängestege und/oder Stützelemente (7) aufgetrennt. Erfindungsgemäß wird die strukturierte und unterhöhlte Oberflächenschicht (2) des Substrats (1) vor dem Vereinzeln der Chips in eine Kunststoffmasse (10) eingebettet.

Description

Beschreibung
Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
Stand der Technik
Die Erfindung betrifft ein Verfahren zum Herstellen einer Vielzahl von Chips, deren Funktionalität ausgehend von der
Oberflächenschicht eines Substrats realisiert wird. Im Rahmen dieses Verfahrens wird die Oberflächenschicht des Substrats strukturiert und es wird mindestens ein Hohlraum unter der
Oberflächenschicht erzeugt, so dass die einzelnen Chipbereiche lediglich über Aufhängestege untereinander und/oder mit dem übrigen Substrat verbunden sind und/oder über Stützelemente im Bereich des Hohlraums mit der
Substratschicht unterhalb des Hohlraums verbunden sind. Beim
Vereinzeln des Chips am Ende des Herstellungsprozesses werden die Aufhängestege und/oder Stützelemente aufgetrennt.
Ferner betrifft die Erfindung einen entsprechend gefertigten Chip.
Üblicherweise erfolgt die Prozessierung der Funktionalität von Halbleiterchips nicht einzeln sondern für eine Vielzahl von Halbleiterchips gleichzeitig, im Verbund auf einem Halbleiterwafer . Auf einem solchen Wafer können je nach Chipgröße und Wafergröße einige Tausend Bauelemente angeordnet werden, die dann am Ende des Herstellungsverfahrens vereinzelt werden müssen.
In der deutschen Offenlegungsschrift DE 103 50 036 Al wird ein Verfahren beschrieben, mit dem das Vereinzeln der Chips vereinfacht werden soll. Dieses Verfahren lässt sich insbesondere auch bei der Herstellung von abgedünnten Chips einsetzen, deren Funktionalität lediglich in einer Oberflächenschicht des Halbleitersubstrats realisiert wird. Die seitlichen Chipgrenzen werden hier mit Hilfe von Ätzgräben festgelegt, die die Oberflächenschicht des Substrats vollständig durchdringen. Außerdem werden mit oberflächenmikromechanischen Verfahren Hohlräume unterhalb der Oberflächenschicht erzeugt, so dass die einzelnen Chipbereiche lediglich über Stützelemente im Bereich eines Hohlraums mit der Substratschicht unterhalb dieses Hohlraums verbunden sind. Zum Vereinzeln der Chips werden diese Stützelemente dann mechanisch aufgetrennt, beispielsweise in einem Abgreifprozess im Rahmen der Einzelchipmontage.
Die Oberflächen der nach dem bekannten Verfahren gefertigten Chips sind ungeschützt. Sie müssen nachträglich einzeln, also sequenziell, passiviert werden. Dies erweist sich in der Praxis insbesondere bei extrem dünnen Chips als problematisch.
Offenbarung der Erfindung
Mit der vorliegenden Erfindung wird ein Herstellungsverfahren für Chips vorgeschlagen, bei dem möglichst viele Verfahrensschritte im Waferverbund, also parallel für eine Vielzahl von auf einem Wafer angeordneten Chips, durchgeführt werden .
Erfindungsgemäß wird dazu bei einem Verfahren der eingangs genannten Art die strukturierte und unterhöhlte Oberflächenschicht des Substrats vor dem Vereinzeln der Chips in eine Kunststoffmasse eingebettet. Im Rahmen des erfindungsgemäßen Verfahrens werden also alle Chips am Ende der Prozessierung in einem einzigen Prozessschritt auf Waferebene mit einer Kunststoffverpackung versehen. Erfindungsgemäß ist nämlich erkannt worden, dass sich eine wie eingangs beschrieben strukturierte Oberflächenschicht, die nur über Aufhängungen und/oder Stützelemente mit dem Trägersubstrat verbunden ist, so weitgehend in Kunststoff einbetten lässt, dass die resultierende Kunststoffummantelung eine gute Oberflächenpassivierung für die Chips bildet. Diese Kunststoffummantelung vereinfacht insbesondere bei extrem dünnen Chips zudem das Handling bei der nachfolgenden Vereinzelung und Montage deutlich.
Um die Chips erfindungsgemäß im Waferverbund in eine Kunststoffmasse einzubetten, muss diese nicht nur auf die strukturierte Oberflächenschicht aufgebracht werden, sondern auch in die Hohlräume unter der strukturierten Oberflächenschicht eingebracht werden. In einer vorteilhaften Variante des erfindungsgemäßen Verfahrens wird die strukturierte und unterhöhlte Oberflächenschicht des Substrats dazu mit der Kunststoffmasse umspritzt. Damit kann eine sehr gute Oberflächenüberdeckung erzielt werden, insbesondere, wenn das Umspritzen unter Vakuum erfolgt. Als Kunststoffmasse können beispielsweise Epoxide, Biphenyle oder auch multiaromatische Harze verwendet werden.
Von besonderem Vorteil ist es, wenn zumindest der die Chips bildende Bereich der strukturierten Oberflächenschicht zusammen mit der diesen Bereich umgebenden Kunststoffmasse in einem Block, also in einem einzigen Prozessschritt, vom übrigen Substrat abgenommen wird. Dazu muss die Haftung zwischen dem Kunststoffmaterial und dem Substratmaterial überwunden werden. Außerdem müssen die entsprechenden Aufhängestege und/oder etwaige Stützelemente aufgetrennt werden. Die mit Kunststoff ummantelten Chips können danach einfach mit herkömmlichen Verfahren vereinzelt werden, beispielsweise durch Sägen oder Laserschneiden.
In einer besonders vorteilhaften Variante des erfindungsgemäßen Verfahrens werden die Chips nicht nur im Waferverbund verpackt sondern auch im Waferverbund für eine Flip-Chip-Montage präpariert. Dazu werden die Chipbereiche vor dem Einbetten in die Kunststoffmasse mit Lotbumps versehen. Erst danach wird die strukturierte und unterhöhlte Oberflächenschicht des Substrats in die Kunststoffmasse eingebettet, und zwar so dass die Lotbumps aus der Kunststoffmasse herausragen. Die so verpackten Chips können nach dem Vereinzeln einfach unter Verwendung der Lotbumps elektrisch kontaktiert und montiert werden.
Kurze Beschreibung der Zeichnungen
Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die dem unabhängigen Patentanspruch 1 nachgeordneten Patentansprüche und andererseits auf die nachfolgende Beschreibung eines Ausführungsbeispiels der Erfindung anhand der Zeichnungen verwiesen.
Fig. Ia zeigt einen schematische Längsschnitt durch ein Substrat nach dem Erzeugen von Hohlräumen unter einer Oberflächenschicht und Fig. Ib zeigt einen Horizontalschnitt durch das in Fig. Ia dargestellte Substrat im Bereich der Hohlräume unter der Oberflächenschicht.
Fig. 2 zeigt das in Fig. Ia dargestellte Substrat im Längsschnitt nach einer Strukturierung der Oberflächenschicht und nach dem Prozessieren von Schaltungen in den Chipoberflächen.
Fig. 3 zeigt das in Fig. 2 dargestellte Substrat im Längsschnitt nach dem Aufbringen von Lotbumps und nach dem Einbetten der Oberflächenschicht in eine Kunststoffmasse .
Fig. 4 zeigt das in Fig. 3 dargestellte Substrat im Längsschnitt beim Abnehmen der mit Kunststoff ummantelten Oberflächenschicht.
Fig. 5 zeigt die aus dem in Fig. 4 dargestellten Verbund gewonnenen Chips nach dem Vereinzeln.
Ausführungsformen der Erfindung
In den Figuren 1 bis 5 sind beispielhaft für eine Vielzahl von Chips zwei Chipbereiche in aufeinander folgenden Stadien des erfindungsgemäßen Herstellungsverfahrens dargestellt. Dementsprechend werden für alle Figuren dieselben Bezugszeichen verwendet. Das nachfolgend beschriebene Ausführungsbeispiel bezieht sich auf die Herstellung von extrem abgedünnten Chips, ohne dass die hier in Rede stehende Erfindung auf diese Art von Chips beschränkt ist. Wesentlich ist lediglich, dass die Funktionalität der Chips, d.h. die elektrischen Schaltungselemente und ggf. die mechanischen Strukturelemente, ausgehend von einer Oberflächenschicht 2 eines Substrats 1 realisiert werden. Dazu können diese Schaltungs- und Strukturelemente entweder direkt in die Oberflächenschicht 2 integriert werden, wie im hier beschriebenen Ausführungsbeispiel, oder auch in einen Schichtaufbau auf dieser Oberflächenschicht.
Die Figuren Ia und Ib zeigen das Substrat 1, nachdem zwei Hohlräume 3 unter der Oberflächenschicht 2 erzeugt worden sind, und zwar unter den Bereichen der Oberflächenschicht 2, in denen jeweils ein Chip realisiert werden soll. Diese beiden quadratischen, membranartigen Chipbereiche 5 sind von einer Umrandung 6 des Substratmaterials begrenzt und werden jeweils durch fünf im Bereich der Hohlräume 3 angeordnete Stützelemente 7 aus Substratmaterial unterstützt und für die nachfolgende Prozessierung fixiert. An dieser Stelle sei angemerkt, dass die Form, Anzahl und Lage der Stützelemente beliebig gewählt werden können, solange deren Durchmesser in der Größenordnung der Membrandicke liegt. So können beispielsweise neben säulenartigen Stützelementen auch linienförmige Stützmauern realisiert werden. Die Hohlräume 3 werden bevorzugt mit Verfahren der Oberflächenmikromechanik, wie z.B. dem APSM (Advanced Porous Silicon Membrane) Verfahren, erzeugt, wobei auch die Stützelemente 7 als Verbindung des jeweiligen Chipbereichs 5 mit der Substratschicht 4 unterhalb des Hohlraums 3 ausgebildet werden .
Nachdem die Chipbereiche 5 mit Hilfe der Hohlräume 3 unterhalb der Oberflächenschicht 2 definiert worden sind, werden auch die Chipränder freigelegt, indem die Oberflächenschicht 2 entsprechend strukturiert wird. dazu wird vorzugsweise ein Trenchprozess verwendet, da dieses Strukturierungsverfahren die Realisierung beliebiger Chipformen mit oder ohne dünne Aufhängungs- bzw. Verbindungsstege in der Oberflächenschicht 2 erlaubt. Erst danach werden Halbleiterschaltungen 8 mit Leiterbahnen und Bondpads in die Chipbereiche 5 der Oberflächenschicht 2 diffundiert. Das Ergebnis dieses Verfahrensschritts ist in Fig. 2 dargestellt, wo die Trenchgräben mit 9 bezeichnet sind.
Die Chips des hier beschriebenen Ausführungsbeispiels werden für eine Flip-Chip-Montage präpariert. Dazu werden die Halbleiterschaltungen 8 auf den Chipoberflächen jeweils mit Lotbumps 10 versehen, bevor die strukturierte und unterhöhlte Oberflächenschicht 2 des Substrats 1 erfindungsgemäß in eine Kunststoffmasse 11 eingebettet wird. Dazu kann das Substrat 1 einfach in einem Wafer Molding Verfahren mit einer geeigneten Kunststoffmasse überspritzt werden. Um sicher zu stellen, dass die Kunststoffmasse 11 die Hohlräume 3 unter der strukturierten Oberflächenschicht 2 vollständig ausfüllt, wird das Moldwerkzeug vorteilhafterweise evakuiert. Fig. 3 veranschaulicht, dass die Lotbumps 10 als elektrische Kontaktierung der Chips beim Übermolden geschützt werden, so dass sie aus der Kunststoffumhüllung 11 herausragen und später, bei der Chipmontage noch lötbar sind.
Der gemoldete Block mit sämtlichen in Kunststoffmasse 11 eingebetteten Chips wird dann in einem Prozessschritt vom übrigen Substrat 1 abgehoben, was in Fig. 4 dargestellt ist. Dabei werden die Stützelemente 7 und etwaige in der Oberflächenschicht 2 ausgebildete Aufhängestege aufgetrennt. Da die Haftung von Moldcompound auf blankem Silizium, das häufig als Substratmaterial verwendet wird, nicht sehr gut ist, lässt sich der gemoldete Block in diesen Fällen mit vergleichsweise geringem Aufwand vom übrigen Substrat lösen. Das Abheben des Kunststoffblocks kann aber auch durch eine Scher- oder Schälbewegung oder durch den Einsatz von Ultraschall unterstützt werden.
Erst danach erfolgt die Vereinzelung der bereits verpackten Chips 12 durch Sägen oder Laserschneiden des Verbunds aus Kunststoffmasse 11 und strukturierter Oberflächenschicht 2 im Bereich der Trenchgräben 9 zwischen den einzelnen Chipbereichen 5. Die so gewonnenen Chips 12 sind in Fig. 5 dargestellt. Wie bereits erwähnt, ragen die Lotbumps 10 aus der KunststoffUmhüllung 11 der einzelnen Chips 12 heraus. Da die Oberfläche der Chips 12 bereits durch die Kunststoffummantelung 11 passiviert ist, wird bei einer anschließenden Flip-Chip-Montage kein Underfill benötigt. Schließlich sei noch darauf hingewiesen, dass bedingt durch das erfindungsgemäße Herstellungsverfahren in der Außenfläche der KunststoffUmhüllung 11 Aufhängestege und/oder Stützelemente 7 zu erkennen sind.

Claims

Ansprüche
1. Verfahren zum Herstellen einer Vielzahl von Chips, deren Funktionalität ausgehend von der Oberflächenschicht (2) eines Substrats (1) realisiert wird, bei dem die Oberflächenschicht (2) strukturiert wird und mindestens ein Hohlraum (3) unter der Oberflächenschicht (2) erzeugt wird, so dass die einzelnen Chipbereiche (5) lediglich über Aufhängestege untereinander und/oder mit dem übrigen Substrat (1) verbunden sind, und/oder so dass die einzelnen Chipbereiche (5) über Stützelemente (7) im Bereich des Hohlraums (3) mit der Substratschicht (4) unterhalb des Hohlraums (3) verbunden sind, und - bei dem die Chips vereinzelt werden, wobei die Aufhängestege und/oder Stützelemente (7) aufgetrennt werden, d a d u r c h g e k e n n z e i c h n e t, dass die strukturierte und unterhöhlte Oberflächenschicht (2) des Substrats (1) vor dem Vereinzeln der Chips in eine Kunststoffmasse (10) eingebettet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte und unterhöhlte Oberflächenschicht (2) des Substrats (1) umspritzt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Umspritzen unter Vakuum erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Kunststoffmasse (10) ein Epoxid, ein Biphenyl oder ein multiaromatisches Harz verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass zumindest der die Chips bildende Bereich der strukturierten Oberflächenschicht (2) zusammen mit der diesen Bereich umgebenden Kunststoffmasse (10) vom übrigen Substrat (1) abgenommen wird, wobei die entsprechenden Aufhängestege und/oder etwaige Stützelemente (7) aufgetrennt werden, und dass die in die Kunststoffmasse (10) eingebetteten Chips erst danach vereinzelt werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Chipbereiche (5) mit Lotbumps (9) für eine Flip-Chip-Montage versehen werden und dass die strukturierte und unterhöhlte Oberflächenschicht (2) des Substrats (1) dann so in die Kunststoffmasse (10) eingebettet wird, dass die Lotbumps (9) aus der Kunststoffmasse (10) herausragen .
7. Chip (11) mit einer Kunststoffumhüllung (10) und aus der KunststoffUmhüllung (10) herausragenden Lotbumps (9), hergestellt gemäß einem Verfahren nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, dass in der
Außenfläche der Kunststoffumhüllung (10) Aufhängestege und/oder Stützelemente (7) zu erkennen sind, die vom
Herstellungsverfahren des Chip (11) herrühren.
EP08786380A 2007-09-12 2008-07-24 Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip Withdrawn EP2191503A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007043526.8A DE102007043526B4 (de) 2007-09-12 2007-09-12 Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
PCT/EP2008/059688 WO2009033871A1 (de) 2007-09-12 2008-07-24 Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip

Publications (1)

Publication Number Publication Date
EP2191503A1 true EP2191503A1 (de) 2010-06-02

Family

ID=39942422

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08786380A Withdrawn EP2191503A1 (de) 2007-09-12 2008-07-24 Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip

Country Status (7)

Country Link
US (1) US8405210B2 (de)
EP (1) EP2191503A1 (de)
JP (1) JP2010538847A (de)
KR (1) KR20100061469A (de)
CN (1) CN101803003A (de)
DE (1) DE102007043526B4 (de)
WO (1) WO2009033871A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027180A1 (de) 2009-06-25 2010-12-30 Robert Bosch Gmbh Mikromechanisches Element sowie Verfahren zu dessen Herstelllung
DE102009046081B4 (de) * 2009-10-28 2021-08-26 Robert Bosch Gmbh Eutektische Bondung von Dünnchips auf einem Trägersubstrat
CN103229290B (zh) 2010-11-23 2016-10-05 罗伯特·博世有限公司 薄芯片在载体衬底上的低共熔压焊
WO2013162504A2 (en) 2012-04-23 2013-10-31 Apple Inc. Methods and systems for forming a glass insert in an amorphous metal alloy bezel
FR3009887B1 (fr) * 2013-08-20 2015-09-25 Commissariat Energie Atomique Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere
CN107238785B (zh) * 2016-03-25 2020-12-29 联芯科技有限公司 芯片测试基座

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
TW559960B (en) * 2002-09-19 2003-11-01 Siliconware Precision Industries Co Ltd Fabrication method for ball grid array semiconductor package
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
DE10350036B4 (de) * 2003-10-27 2014-01-23 Robert Bosch Gmbh Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung
JP4801337B2 (ja) * 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009033871A1 *

Also Published As

Publication number Publication date
CN101803003A (zh) 2010-08-11
DE102007043526B4 (de) 2020-10-08
DE102007043526A1 (de) 2009-03-19
WO2009033871A1 (de) 2009-03-19
JP2010538847A (ja) 2010-12-16
US20100283147A1 (en) 2010-11-11
US8405210B2 (en) 2013-03-26
KR20100061469A (ko) 2010-06-07

Similar Documents

Publication Publication Date Title
DE102014019445B4 (de) Mikroelektromechanische Systeme und Verfahren zu ihrer Herstellung
DE102012025818B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013211613B4 (de) Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
EP2121509B1 (de) Verkapselungsmodul, verfahren zu dessen herstellung und verwendung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
WO2009033871A1 (de) Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip
DE102013101327A1 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102006005994A1 (de) Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
DE102009039226B4 (de) Verfahren zum Herstellen eines Stacked-Die-Moduls
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102014105335A1 (de) Mikrofonmodul und Verfahren zu dessen Herstellung
DE102006032925A1 (de) Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102013222733A1 (de) Mikromechanische Sensorvorrichtung
DE112020005737T5 (de) Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102016101887A1 (de) Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102010001759B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100412

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130201