CN107238785B - 芯片测试基座 - Google Patents

芯片测试基座 Download PDF

Info

Publication number
CN107238785B
CN107238785B CN201610176334.3A CN201610176334A CN107238785B CN 107238785 B CN107238785 B CN 107238785B CN 201610176334 A CN201610176334 A CN 201610176334A CN 107238785 B CN107238785 B CN 107238785B
Authority
CN
China
Prior art keywords
chip
positioning plate
area
base
base body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610176334.3A
Other languages
English (en)
Other versions
CN107238785A (zh
Inventor
王会博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chenxin Technology Co ltd
Original Assignee
Leadcore Technology Co Ltd
Datang Semiconductor Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leadcore Technology Co Ltd, Datang Semiconductor Design Co Ltd filed Critical Leadcore Technology Co Ltd
Priority to CN201610176334.3A priority Critical patent/CN107238785B/zh
Publication of CN107238785A publication Critical patent/CN107238785A/zh
Application granted granted Critical
Publication of CN107238785B publication Critical patent/CN107238785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及芯片测试设备技术领域，公开了一种芯片测试基座。本发明中，包含：基座本体、可移动地设置于基座本体的N个定位板，N为大于1的自然数；基座本体上预设有芯片承载区域；其中，芯片承载区域内均匀设置有与待测芯片的接点间距对应的触点；N个定位板在芯片承载区域内围出用于放置待测芯片的放置区域；其中，N个定位板中，至少存在2个定位板在相对基座本体的不同平面内可移动。本发明与现有技术相比，使得芯片测试基座的通用性得以提高，从而有利于节约成本。

Description

芯片测试基座
技术领域
本发明涉及芯片测试设备技术领域，特别涉及一种芯片测试基座。
背景技术
一般而言，当芯片制造完成之后，需要对此芯片进行测试以确保此芯片功能的正确性。传统芯片测试的方法为，先将芯片测试专用的测试基座(Socket)固定于一印刷电路板(比如手机主板等)。然后，再将待测芯片置于测试基座中，通过测试基座将待测芯片的接点与印刷电路板电连接，以进行芯片测试。
目前，常用的芯片封装形式有PGA(Pin Grid Array的简称，针栅阵列)、BGA(BallGrid Array的简称，球栅阵列)等。根据芯片的封装结构，芯片测试基座也分为PGA芯片测试基座以及BGA芯片测试基座。通常，对于不同的BGA芯片而言，其球栅图案(Ballmap)可能会不相同，球栅图案是指芯片的各接点排列成的图案。芯片测试基座内的触点用于电性连接芯片的接点，现有的芯片测试基座，其触点与待测芯片的接点是一一对应的。这样，对于Ballmap不同的芯片而言，都需要单独定制芯片测试基座。因此目前需要针对不同Ballmap的芯片设计、制造数量众多的芯片测试基座，不仅工作量大、而且成本高，导致浪费严重，不利于节约成本。
发明内容
本发明的目的在于提供一种芯片测试基座，使得芯片测试基座的通用性得以提高，从而有利于节约成本。
为解决上述技术问题，本发明的实施方式提供了一种芯片测试基座，包含：基座本体、可移动地设置于所述基座本体的N个定位板，所述N为大于1的自然数；所述基座本体上预设有芯片承载区域；其中，所述芯片承载区域内均匀设置有与待测芯片的接点间距对应的触点；所述N个定位板在所述芯片承载区域内围出用于放置所述待测芯片的放置区域；其中，所述N个定位板中，至少存在2个定位板在相对所述基座本体的不同平面内可移动。
本发明实施方式相对于现有技术而言，由于基座本体上预设有芯片承载区域，且芯片承载区域内均匀设置有与待测芯片的接点间距对应的触点，从而，待测芯片放置于芯片承载区域的任意位置时，待测芯片的接点均与芯片测试基座的触点导通；并且本实施方式的芯片测试基座包含有可移动地设置于基座本体的多个定位板，多个定位板可在芯片承载区域内移动并围出多个用于放置待测芯片的放置区域，所以本实施方式的芯片测试基座可以用于测试大小、Ballmap不同的待测芯片；此外，本实施方式芯片测试基座中至少2个定位板可在相对于基座本体的不同平面内移动，因此，在测试不同大小的待测芯片时，可以更加方便地移动各定位板以围出待测芯片的放置区域。
优选地，所述N为4，所述4个定位板分别为第一定位板、第二定位板、第三定位板和第四定位板；所述第一定位板和所述第二定位板相对设置，所述第三定位板和所述第四定位板相对设置；所述第三定位板和所述第四定位板与所述基座本体之间形成有间隙；所述第一定位板和所述第二定位板在所述间隙内移动。通过4个定位板围出待测芯片的放置区域，使得芯片测试基座整体结构简单，使用方便。
优选地，所述基座本体的四角分别设有导向座；所述第一定位板和所述第二定位板利用开设于所述导向座内的导槽进行移动；所述第三定位板和所述第四定位板利用开设于所述基座本体内的导槽进行移动。各定位板利用设置于基座本体以及导向座内的导槽进行移动，使得芯片测试基座整体结构简单，操作方便。
优选地，所述各定位板上分别设有刻度尺。从而便于观察围出的放置区域的大小和位置，使得芯片测试基座使用更加方便。
优选地，所述刻度尺的精度等于所述接点间距，从而更加方便观察围出的放置区域的大小和位置。
优选地，芯片承载区域为矩形区域；所述N个定位板上用于围出所述放置区域的各边长等于或大于所述矩形区域的对应边长。从而可在芯片承载区域的任意位置围出芯片放置区域，且封闭地包围出芯片放置区域，提高芯片测试的便利性和稳定性。
优选地，所述基座本体为矩形，且所述芯片承载区域的中心对应于所述基座本体的中心。从而可以有效利用芯片测试基座的使用面积。
优选地，所述芯片承载区域为正方形，且所述正方形的边长为20毫米。从而使得芯片测试基座可满足大部分芯片的测试需求。
优选地，所述芯片测试基座还包含连接于所述基座本体的盖体；所述盖体面对所述芯片承载区域的一面设有若干个压紧凸起。从而使得待测芯片的定位更稳定。
优选地，所述压紧凸起可拆卸连接于所述盖体，从而便于根据待测芯片的放置位置压紧待测芯片。
附图说明
图1是根据本发明第一实施方式芯片测试基座的俯视结构示意图；
图2是根据本发明第一实施方式第三定位板侧的侧视结构示意图；
图3是根据本发明第一实施方式第一定位板侧的侧视结构示意图；
图4是根据本发明第一实施方式第一定位板的结构示意图；
图5是根据本发明第一实施方式图4中第一定位板的侧视结构示意图；
图6是根据本发明第一实施方式第三定位板的结构示意图；
图7是根据本发明第一实施方式图6中第三定位板的侧视结构示意图；
图8是根据本发明第一实施方式基板本体的结构示意图；
图9是根据本发明第一实施方式盖体的结构示意图；
图10是根据本发明第二实施方式芯片测试基座的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种芯片测试基座，其可满足具有相同Ballpitch的芯片的测试需求，Ballpitch是指芯片的接点间距，包括芯片接点的行间距和列间距。该芯片测试基座包含：基座本体、可移动地设置于基座本体的N个定位板，N为大于1的自然数。基座本体上预设有芯片承载区域，芯片承载区域内均匀设置有与待测芯片的接点间距对应的触点。该多个定位板在芯片承载区域内围出用于放置待测芯片的放置区域。本实施方式的多个定位板中，至少存在两个定位板在相对基座本体的不同平面内可移动。
如图1所示，本实施方式中，基座本体1为矩形，芯片承载区域10为矩形，芯片承载区域10的中心对应于基座本体1的中心。优选地，本实施方式中的芯片承载区域为正方形，正方形的边长可以设置为20毫米，从而使得本实施方式的芯片测试基座可以满足目前大部分芯片的测试需求。本实施方式中芯片承载区域内按照一定的行列间距均匀设置有用于接触待测芯片的球栅的触点，即在20毫米乘以20毫米的芯片承载区域内满足预设接点间距的位置上均设置触点，也就是说，在芯片承载区域内布满有用于接触待测芯片的球栅的触点，从而使得待测芯片位于芯片承载区域的任意位置时，芯片测试基座均能够使待测芯片的接点与配合于该待测芯片的测试电路板对应电性连接。芯片承载区域内触点的行列间距则根据待测芯片的ballpitch进行设定，比如，当有一些待测芯片接点的行间距为0.4毫米，列间距为0.5毫米时，则本实施方式芯片承载区域10中均匀地设置触点间距为0.4毫米乘以0.5毫米的触点矩阵。应当理解，本实施方式对于芯片承载区域的大小及其触点的间距不作具体限制。
如图4、5、6、7所示，本实施方式芯片测试基座包含有四个定位板，四个定位板分别为第一定位板20、第二定位板21、第三定位板22和第四定位板23。第一定位板20、第二定位板21、第三定位板22和第四定位板23在芯片承载区域10内围出用于放置待测芯片的放置区域。作为优选，本实施方式的第一定位板20与第二定位板21相同，第三定位板22和第四定位板23相同。其中，第一定位板20包含第一本体和由第一本体两端延伸出的“L”型卡脚200，第三定位板22包含第二本体和由第二本体两端延伸出的“L”型卡脚220。作为优选，第二本体包含第一板体以及与第一板体的一端垂直的第二板体，并且，第三定位板22的中间位置延伸形成支撑脚221。
如图2、3以及图8所示，第一定位板20和第二定位板21相对设置，第三定位板22和第四定位板23相对设置。第三定位板22和第四定位板23与基座本体1之间形成有间隙，第一定位板20和第二定位板21在间隙内移动，从而使得本实施方式中的四个定位板在移动时互不干涉，均可以自由移动。具体地，基座本体1的四角分别设有导向座11。第一定位板20和第二定位板21利用开设于导向座内的第一导槽110进行移动，第三定位板22和第四定位板23利用开设于基座本体1内的第二导槽111进行移动。第三定位板22和第四定位板安装于基板本体1时，四个导向座11分别暴露与基座本体1。第一定位板20的卡脚200卡入第一导槽110，第二定位板21以与第一定位板20相同的方式与第一导槽110相配合，第三定位板22的卡脚220和支撑脚221分别卡入第二导槽111，第四定位板23以与第三定位板22相同的方式与第二导槽111相配合。需要说明的是，本实施方式中四个定位板可以由具有一定的弹性形变能力的塑料制成，在移动各定位板时，需要克服各定位板与各导槽之间的摩擦力，在各定位板移动至所需位置时(即用于围成待测芯片的放置区域所对应的位置)，各定位板通过其与各导槽之间的配合而保持于各自的位置。应当理解，本实施方式对于各定位板和基座本体之间的连接方式不作具体限制。于其他实施方式中，芯片测试基座还可以包含锁附件，而各定位板与基座本体上对应开设定位孔，当各定位板滑动地移动至所需位置时，通过锁附件将定位板锁附至基座本体。
值得一提的是，本实施方式中四个定位板上用于围出放置区域的各边长等于矩形区域的对应边长。从而使得围成的用于放置芯片的放置区域始终为封闭的放置区域，进而使得待测芯片在芯片承载区域的任意位置都能得到可靠、稳定地定位。于其他实施方式中，四个定位板上用于围出放置区域的各边长也可以大于或者小于矩形区域的对应边长。
如图9所示，本实施方式的芯片测试基座还包含连接于基座本体1的盖体3。盖体面对芯片承载区域的一面设有若干个压紧凸起30。作为优选，各压紧凸起可拆卸连接于盖体。比如各压紧凸起可以为多个黏贴于盖体的泡棉。于其他实施方式中，压紧凸起还可以为其他方便固定的弹性结构。通过在盖体上增加压紧凸起，从而可以将待测芯片压紧于芯片测试基座，使得待测芯片与芯片测试基座之间可靠地导通，减小测试的误判，提高测试的准确性。
本实施方式芯片测试基座的使用方法如下：将芯片测试基座固定于测试电路板，并确定芯片测试基座上与测试电路板相导通的触点区域作为放置待测芯片的放置区域，分别移动各定位板，使得各定位板围成的放置区域与确定出的放置区域相重合，然后即可使用该芯片测试基板对待测芯片进行测试。当更换不同尺寸的待测芯片时，再重新移动各定位板围出相应的放置区域即可。
本实施方式是以矩形芯片承载区域为例进行说明，在实际应用中，芯片承载区域可以为其他适应于待测芯片的形状。另外，本实施方式是以四个定位板中的每两个位于不同平面为例进行说明，在实际应用中，多个定位板也可以分别位于不同的平面。
综上所述，本实施方式与现有技术相比，通过在基座本体内预设置芯片承载区域，并在芯片承载区域内均匀设置用于导通待测芯片的接点的触点，从而使得待测芯片放置于芯片承载区域内的任意位置时，待测芯片的接点均可与芯片承载区域的触点导通，确保满足不同ballmap芯片的测试需求，根据待测芯片的外形尺寸，通过可移动地设置于基座本体的多个定位板围成用于放置待测芯片的放置区域，从而实现对于待测芯片的精确定位，并且本实施方式中的多个定位板中至少两个定位板位于相对于基座本体的不同平面内，从而可以避免定位板移动时相互干涉，方便操作。因此，本实施方式提高了芯片测试基座的通用性，使得不同尺寸，不同ballmap的待测芯片，只要其ballpitch相同，即可使用该芯片测试基座进行测试，从而可以减少芯片测试基座的制作数量，降低芯片测试成本。
本发明的第二实施方式涉及一种芯片测试基座。第二实施方式在第一实施方式的基础上做出进一步改进，主要改进之处在于：如图10所示，在第二实施方式中，芯片测试基座的各定位板上分别设有刻度尺4。本实施方式中刻度尺由定位板和印刷于定位板上的刻度线构成。作为优选，刻度尺的精度等于待测芯片的接点间距。
本实施方式与第一实施方式相比，在围出用于放置待测芯片的放置区域时，便于操作人员观察放置区域的位置以及大小，有利于提高工作效率。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (9)

1.一种芯片测试基座，其特征在于，包含：基座本体、可移动地设置于所述基座本体的N个定位板，所述N为大于1的自然数；
所述基座本体上预设有芯片承载区域；其中，所述芯片承载区域内均匀设置有与待测芯片的接点间距对应的触点；
所述N个定位板在所述芯片承载区域内围出用于放置所述待测芯片的放置区域；
其中，所述N个定位板中，至少存在2个定位板在相对所述基座本体的不同平面内可移动；
所述N为4，所述4个定位板分别为第一定位板、第二定位板、第三定位板和第四定位板；所述第一定位板和所述第二定位板相对设置，所述第三定位板和所述第四定位板相对设置；所述第三定位板和所述第四定位板与所述基座本体之间形成有间隙；所述第一定位板和所述第二定位板在所述间隙内移动。
2.根据权利要求1所述的芯片测试基座，其特征在于，
所述基座本体的四角分别设有导向座；
所述第一定位板和所述第二定位板利用开设于所述导向座内的导槽进行移动；
所述第三定位板和所述第四定位板利用开设于所述基座本体内的导槽进行移动。
3.根据权利要求1所述的芯片测试基座，其特征在于，所述各定位板上分别设有刻度尺。
4.根据权利要求3所述的芯片测试基座，其特征在于，所述刻度尺的精度等于所述接点间距。
5.根据权利要求1所述的芯片测试基座，其特征在于，所述芯片承载区域为矩形区域；
所述N个定位板上用于围出所述放置区域的各边长等于或大于所述矩形区域的对应边长。
6.根据权利要求5所述的芯片测试基座，其特征在于，所述基座本体为矩形，且所述芯片承载区域的中心对应于所述基座本体的中心。
7.根据权利要求5所述的芯片测试基座，其特征在于，所述芯片承载区域为正方形，且所述正方形的边长为20毫米。
8.根据权利要求1至7任意一项所述的芯片测试基座，其特征在于，所述芯片测试基座还包含连接于所述基座本体的盖体；所述盖体面对所述芯片承载区域的一面设有若干个压紧凸起。
9.根据权利要求8所述的芯片测试基座，其特征在于，所述压紧凸起可拆卸连接于所述盖体。
CN201610176334.3A 2016-03-25 2016-03-25 芯片测试基座 Active CN107238785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610176334.3A CN107238785B (zh) 2016-03-25 2016-03-25 芯片测试基座

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610176334.3A CN107238785B (zh) 2016-03-25 2016-03-25 芯片测试基座

Publications (2)

Publication Number Publication Date
CN107238785A CN107238785A (zh) 2017-10-10
CN107238785B true CN107238785B (zh) 2020-12-29

Family

ID=59982594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610176334.3A Active CN107238785B (zh) 2016-03-25 2016-03-25 芯片测试基座

Country Status (1)

Country Link
CN (1) CN107238785B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114689903B (zh) * 2020-12-31 2025-09-16 广州晶优电子科技有限公司 一种贴片压电石英器件测试治具及测试方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540720U (en) * 2002-03-29 2003-07-01 Winway Technology Co Ltd Testing seat for semiconductor device
CN1841693A (zh) * 2005-03-31 2006-10-04 富士通株式会社 半导体器件的测试装置以及测试方法
WO2010055462A1 (en) * 2008-11-13 2010-05-20 Nxp B.V. Testable integrated circuit and test method therefor
CN101803003A (zh) * 2007-09-12 2010-08-11 罗伯特·博世有限公司 用于制造多个芯片的方法和相应地制造的芯片
CN202839572U (zh) * 2012-09-07 2013-03-27 苏州日月新半导体有限公司 半导体封装构造的定位装置
CN103394383A (zh) * 2013-08-07 2013-11-20 苏州扬清芯片科技有限公司 一种通用型微流控芯片固定装置
CN104251922A (zh) * 2013-06-27 2014-12-31 深圳市江波龙电子有限公司 限位框、芯片测试装置及芯片测试方法
TWI471577B (zh) * 2012-04-20 2015-02-01 Material Analysis Technology Inc Ｂｇａ晶片的測試治具
CN204495961U (zh) * 2015-03-02 2015-07-22 山东盛品电子技术有限公司 一种老化机台芯片测试板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540720U (en) * 2002-03-29 2003-07-01 Winway Technology Co Ltd Testing seat for semiconductor device
CN1841693A (zh) * 2005-03-31 2006-10-04 富士通株式会社 半导体器件的测试装置以及测试方法
CN101803003A (zh) * 2007-09-12 2010-08-11 罗伯特·博世有限公司 用于制造多个芯片的方法和相应地制造的芯片
WO2010055462A1 (en) * 2008-11-13 2010-05-20 Nxp B.V. Testable integrated circuit and test method therefor
TWI471577B (zh) * 2012-04-20 2015-02-01 Material Analysis Technology Inc Ｂｇａ晶片的測試治具
CN202839572U (zh) * 2012-09-07 2013-03-27 苏州日月新半导体有限公司 半导体封装构造的定位装置
CN104251922A (zh) * 2013-06-27 2014-12-31 深圳市江波龙电子有限公司 限位框、芯片测试装置及芯片测试方法
CN103394383A (zh) * 2013-08-07 2013-11-20 苏州扬清芯片科技有限公司 一种通用型微流控芯片固定装置
CN204495961U (zh) * 2015-03-02 2015-07-22 山东盛品电子技术有限公司 一种老化机台芯片测试板

Also Published As

Publication number Publication date
CN107238785A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
KR101535229B1 (ko) 범용 테스트 소켓 및 이를 이용한 반도체 패키지 테스트 장치
US9726720B2 (en) Integrated circuit test device and integrated circuit test equipment
US20020155736A1 (en) Probe pin assembly
CN203012063U (zh) 一种用于批量电子元器件测试的测试板
TW201430350A (zh) 測試裝置
KR100892606B1 (ko) 테스트 시에 ｂｇａ 패키지를 고정시키기 위한 범용 인서트툴
CN117214484B (zh) 一种芯片测试插座
CN112462223B (zh) 一种半导体芯片测试座
US4476433A (en) Electronic test fixture
CN103412173B (zh) 一种手机pcb板电压测试治具
KR101299715B1 (ko) 양방향 좌굴핀을 이용한 검사용 소켓
CN216792279U (zh) 一种bga封装射频芯片测试夹具
CN203350338U (zh) 一种手机pcb板电压测试治具
CN106353536A (zh) 用于承载托盘的浮动定位装置
CN217181009U (zh) 一种电路板一体式检测装置
CN208782077U (zh) 一种芯片测试座
CN216526160U (zh) 一种检测范围广的简易型pcb板检测治具
CN108448279A (zh) 一种s型连接器及应用该连接器的芯片测试座
JP2006194772A (ja) 薄膜式ウエハー試験装置及びそのプローブ検出伝送構造
CN210604887U (zh) 一种bga芯片快速测试治具
CN107238785A (zh) 芯片测试基座
CN209911419U (zh) 一种载波测试工装
CN209182370U (zh) 硅通孔通道测试装置
CN205790506U (zh) 电连接器
CN223815381U (zh) 一种ate测试板的转接装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221111

Address after: 266500 No. 687, Binhai street, Huangdao District, Qingdao, Shandong

Patentee after: Chenxin Technology Co.,Ltd.

Address before: 200233 4 building, No. 333, No. 41, Qinjiang Road, Shanghai, Xuhui District

Patentee before: LEADCORE TECHNOLOGY Co.,Ltd.

Patentee before: DATANG SEMICONDUCTOR DESIGN Co.,Ltd.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Room 102, Building 16, No. 1699, the Pearl River Road, Huangdao District, Qingdao, Shandong 266499

Patentee after: Chenxin Technology Co.,Ltd.

Address before: 266500 No. 687, Binhai street, Huangdao District, Qingdao, Shandong

Patentee before: Chenxin Technology Co.,Ltd.

CP03 Change of name, title or address