CN102201348A - 阵列切割式四方扁平无引脚封装方法 - Google Patents

阵列切割式四方扁平无引脚封装方法 Download PDF

Info

Publication number
CN102201348A
CN102201348A CN2010101404254A CN201010140425A CN102201348A CN 102201348 A CN102201348 A CN 102201348A CN 2010101404254 A CN2010101404254 A CN 2010101404254A CN 201010140425 A CN201010140425 A CN 201010140425A CN 102201348 A CN102201348 A CN 102201348A
Authority
CN
China
Prior art keywords
those
carrier film
temporary transient
transient carrier
flat non
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101404254A
Other languages
English (en)
Inventor
林昌志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN2010101404254A priority Critical patent/CN102201348A/zh
Publication of CN102201348A publication Critical patent/CN102201348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明是有关于一种阵列切割式四方扁平无引脚封装方法，以印刷方式完整披覆一暂时载体膜于一金属箔的一表面。以曝光、显影与蚀刻方式图案化蚀刻金属箔，以形成为贴附于暂时载体膜上的多个接垫。形成至少一电镀金属以覆盖接垫。设置多个晶片于暂时载体膜上。形成一封胶体于暂时载体膜上，以密封与结合接垫与晶片。之后，以溶解方式去除暂时载体膜，再切割封胶体，以单体化分离为多个封装单元。因此，封装工艺中不会有残留应力的问题，并可缩小封装体积，更能提供便宜与广泛的应用。

Description

阵列切割式四方扁平无引脚封装方法
技术领域
本发明涉及一种半导体装置的封装技术，特别是涉及一种阵列切割式四方扁平无引脚封装方法。
背景技术
近年来，四方扁平无引脚封装(Quad Flat Non-leaded package，QFN)由于具有良好的电性传输和导热性能、体积小、重量轻的优点，其应用正在快速增长。四方扁平无引脚封装是一种无引脚式的小型半导体封装结构，现有习知使用无外引脚的导线架作为晶片载体。在呈现正方形或矩形的封胶体底面会有延伸到边缘的内引脚下表面，以提供导热与导电的作用。正由于四方扁平无引脚封装不需要传统的SOIC与TSOP封装的鸥翼状引脚，封装产品内导电路径能够缩短，同时使得内部自感系数与布线电阻降低。故除了能提供卓越的电性能之外，封装产品的尺寸亦可进一步地缩小。
如图1所示，为现有习知的阵列切割式四方扁平无引脚封装构造未切割前的截面示意图，现有习知构造主要包含一导线架110、一晶片140与一封胶体150。该导线架110包含相同金属材质的一晶片承座113与多个细长指状的周边接垫112。该晶片140设置于该晶片承座113上，并且藉由多个焊线142电性连接该晶片140的焊垫141至该些周边接垫112。该封胶体150设置于该导线架110的上表面111，并密封该晶片140与该些焊线142。为了避免在封装工艺中周边接垫112的散离位移，该些周边接垫112必须一体连接至导线架在切割道的框条且为周边单排(至多两排)的排列。在依照切割道152单离切割出封装单元的过程中必然会切磨到该些周边接垫112的外侧，易有金属毛边与接垫松动掉落的问题。
以下进一步说明现有习知四方扁平无引脚封装构造的制造方法，包含以下步骤：“贴附导线架于胶带上”的步骤1、“设置晶片于导线架上”的步骤2、“固化黏晶胶”的步骤3、“以打线方式电性连接晶片与导线架”的步骤4、“等离子体清洗导线架”的步骤5、“模封形成封胶体”的步骤6、“撕离胶带”的步骤7、“后烘烤”的步骤8、“残胶去除”的步骤9、“激光标记”的步骤10以及“切割封胶体”的步骤11。配合参阅图1，步骤1是提供该导线架110，并贴附于一黏性PI胶带上(图中未绘出)，该胶带的设置仅能些许减少模封时产生在导线架下方的模封溢胶，但无法完全避免模封溢胶的发生可能，并且压滚黏合胶带与导线架的过程中即在两者之间的黏接界面产生一机械应力。步骤2是藉由已知黏晶胶黏着固定多个晶片140于该导线架110的晶片承座113上，黏晶胶可为热固性环氧化合物。在步骤3中加热固化黏晶胶。
之后，执行步骤4，打线形成该些焊线142，例如金线或金钯(Au/Pd)线，以电性连接该些晶片140与该导线架110的接垫112，再执行步骤5利用等离子体清洗该导线架110，移除在贴附胶带时可能沾附于该些接垫112侧边的黏着剂，以提供较佳的模封黏合特性。接着，执行步骤6，模封形成该封胶体150以密封该些晶片140与该些焊线142。执行步骤7，以机械或人工方式撕离在导线架下方的胶带。
在完成步骤7之后，执行一后烘烤(post mold cure)的步骤8，利用烘烤炉的加热以完全固化该封胶体150，随后执行步骤9，以化学方式去除该导线架110在接垫112的下表面的模封溢胶。执行步骤10，在该封胶体150的顶面形成激光标记，作为产品辨识码。最后，执行步骤11，沿着切割道152阵列切割该封胶体150，以单体化分离该封胶体150为多个封装单元。
如图3所示，此为该导线架110的局部俯视示意图。一般而言，该导线架110的材质可选用易于蚀刻的金属，例如：铜。以往是先以蚀刻方式形成该导线架110，在该导线架110成形之后，会具有许多孔洞，再压贴固定于胶带上，以作为晶片载体，方能继续后续封装步骤。在胶带的贴附至撕离的封装过程中，会产生应力残留的问题，该封胶体150易有变形与在接垫下表面残留胶带黏着剂的问题，将降低了产品的可靠性。此外，由于所使用的胶带不作为蚀刻载体，工艺更为繁琐不便，亦增加了整体的制造成本。
由此可见，上述现有的四方扁平无引脚封装方法在方法及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，又没有适切的方法及结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的阵列切割式四方扁平无引脚封装方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的四方扁平无引脚封装方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的阵列切割式四方扁平无引脚封装方法，能够改进一般现有的四方扁平无引脚封装方法，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的四方扁平无引脚封装方法存在的缺陷，而提供一种新的阵列切割式四方扁平无引脚封装方法，所要解决的技术问题是以暂时载体膜取代以往胶带更做为蚀刻载体，并在封胶体形成之后以溶解方式去除暂时载体膜，故封装工艺中不会有残留应力与黏着胶残留的问题，非常适于实用。
本发明的另一目的在于，克服现有的四方扁平无引脚封装方法存在的缺陷，而提供一种新型的阵列切割式四方扁平无引脚封装方法，所要解决的技术问题是使其提供一种阵列切割式四方扁平无引脚封装方法，可以缩小封装体积，并能提供便宜与广泛的应用，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种阵列切割式四方扁平无引脚封装方法，其包括以下步骤：
提供一金属箔；
以印刷方式完整披覆一暂时载体膜于该金属箔的一表面；
以曝光、显影与蚀刻方式图案化蚀刻该金属箔，以形成为贴附于该暂时载体膜上的多个接垫；
形成至少一电镀金属，以覆盖该暂时载体膜上的该些接垫；
设置多个晶片于该暂时载体膜上，并使该些晶片电性连接至该些接垫上的电镀金属；
形成一封胶体于该暂时载体膜上，以密封与结合该些接垫与该些晶片；
当该封胶体形成之后，以溶解方式去除该暂时载体膜，以显露该些接垫于上述表面的部位；以及
当该暂时载体膜去除之后，切割该封胶体，以单体化分离为多个封装单元，每一封装单元内结合有至少一个的该些晶片与该些接垫。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的在上述图案化蚀刻的步骤中形成的该些接垫为阵列排列在该些封装单元内并且不相连接。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的在上述图案化蚀刻的步骤中该金属箔更形成为贴附于该暂时载体膜上的多个晶片承座，并且该电镀金属更覆盖该些晶片承座，以供设置该些晶片。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的在设置该些晶片的步骤中，在该些晶片承座上的该电镀金属共晶接合该些晶片。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的在溶解去除该暂时载体膜的步骤之后与在切割该封胶体的步骤之前，另包含的步骤为：形成一外接合层于该些接垫的显露表面。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的外接合层的材质为锡。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的金属箔的材质为铜，该电镀金属为镍/钯/金。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的在设置该些晶片的步骤之后，藉由设置多个焊线，以使该些晶片电性连接至该些接垫上的电镀金属。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的在切割该封胶体的步骤中仅切割到该封胶体，而不切割该些接垫与该暂时载体膜。
前述的阵列切割式四方扁平无引脚封装方法，其中所述的暂时载体膜为焊罩介电材料，并且该暂时载体膜的厚度不小于该金属箔的厚度的三分之一。
前述的阵列切割式四方扁平无引脚封装方法，其中另包含一后烘烤步骤，实施于上述去除该暂时载体膜的步骤之后，以完全固化该封胶体。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种阵列切割式四方扁平无引脚封装方法，以暂时载体膜取代以往胶带更做为蚀刻载体，并在封胶体形成之后以溶解方式去除暂时载体膜，故封装工艺中不会有残留应力与黏着胶残留的问题。另外还可以缩小封装体积，并能提供便宜与广泛的应用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明揭示一种阵列切割式四方扁平无引脚封装方法，主要包含：提供一金属箔。以印刷方式完整披覆一暂时载体膜于该金属箔的一表面。以曝光、显影与蚀刻方式图案化蚀刻该金属箔，以形成为贴附于该暂时载体膜上的多个接垫。形成至少一电镀金属，以覆盖该暂时载体膜上的该些接垫。设置多个晶片于该暂时载体膜上，并使该些晶片电性连接至该些接垫上的电镀金属。形成一封胶体于该暂时载体膜上，以密封与结合该些接垫与该些晶片。当该封胶体形成之后，以溶解方式去除该暂时载体膜，以显露该些接垫于上述表面的部位。当该暂时载体膜去除之后，切割该封胶体，以单体化分离为多个封装单元，每一封装单元内结合有至少一个的该些晶片与该些接垫。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的阵列切割式四方扁平无引脚封装方法中，在上述图案化蚀刻的步骤中形成的该些接垫可为阵列排列在该些封装单元内并且不相连接。
在前述的阵列切割式四方扁平无引脚封装方法中，在上述图案化蚀刻的步骤中该金属箔更可形成为贴附于该暂时载体膜上的多个晶片承座，并且该电镀金属更覆盖该些晶片承座，以供设置该些晶片。
在前述的阵列切割式四方扁平无引脚封装方法中，在设置该些晶片的步骤中，在该些晶片承座上的该电镀金属可共晶接合该些晶片。
在前述的阵列切割式四方扁平无引脚封装方法中，在溶解去除该暂时载体膜的步骤之后与在切割该封胶体的步骤之前，可另包含的步骤为：形成一外接合层于该些接垫的显露表面。
在前述的阵列切割式四方扁平无引脚封装方法中，该外接合层的材质可为锡。
在前述的阵列切割式四方扁平无引脚封装方法中，该金属箔的材质可为铜，该电镀金属为镍/钯/金。
在前述的阵列切割式四方扁平无引脚封装方法中，在设置该些晶片的步骤之后，可藉由设置多个焊线，以使该些晶片电性连接至该些接垫上的电镀金属。
在前述的阵列切割式四方扁平无引脚封装方法中，在切割该封胶体的步骤中仅切割到该封胶体，而不切割该些接垫与该暂时载体膜。
在前述的阵列切割式四方扁平无引脚封装方法中，该暂时载体膜可为焊罩介电材料，并且该暂时载体膜的厚度不小于该金属箔的厚度的三分之一。
在前述的阵列切割式四方扁平无引脚封装方法中，可另包含一后烘烤步骤，实施于上述去除该暂时载体膜的步骤之后，以完全固化该封胶体。
由以上技术方案可以看出，本发明的阵列切割式四方扁平无引脚封装方法，至少具有下列优点及有益效果：
一、本发明藉由在蚀刻前以印刷方式披覆暂时载体膜与在封胶后以溶解方式去除暂时载体膜作为其中一技术手段。由于是以暂时载体膜取代以往胶带，更做为蚀刻载体，故在封装工艺中不会有残留应力与黏着胶残留的问题。
二、藉由蚀刻前以印刷方式披覆暂时载体膜与在封胶后以溶解方式去除暂时载体膜作为其中一技术手段。在暂时载体膜上蚀刻形成的接垫可为阵列排列并且不相连接，毋须如同现有习知的接垫排列于周边，故可以缩小封装体积。
三、可藉由蚀刻前以印刷方式披覆暂时载体膜与在封胶后以溶解方式去除暂时载体膜作为其中一技术手段。本发明直接使用暂时载体膜作为蚀刻载体，故可降低直接使用导线架作为载体的成本，更配合暂时载体膜上金属箔的材质选用铜，亦可降低整体的制造成本。因此，能提供便宜与广泛的应用。
综上所述，本发明是有关于一种阵列切割式四方扁平无引脚封装方法，以印刷方式完整披覆一暂时载体膜于一金属箔的一表面。以曝光、显影与蚀刻方式图案化蚀刻金属箔，以形成为贴附于暂时载体膜上的多个接垫。形成至少一电镀金属以覆盖接垫。设置多个晶片于暂时载体膜上。形成一封胶体于暂时载体膜上，以密封与结合接垫与晶片。之后，以溶解方式去除暂时载体膜，再切割封胶体，以单体化分离为多个封装单元。因此，封装工艺中不会有残留应力的问题，并可缩小封装体积，更能提供便宜与广泛的应用。本发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1为现有习知的阵列切割式四方扁平无引脚封装构造未切割前的截面示意图。
图2为现有习知的阵列切割式四方扁平无引脚封装方法的方块流程图。
图3为现有习知的阵列切割式四方扁平无引脚封装方法中所使用的导线架的局部俯视示意图。
图4依据本发明的第一具体实施例的一种阵列切割式四方扁平无引脚封装方法的方块流程图。
图5A至图5Q为依据本发明的第一具体实施例的阵列切割式四方扁平无引脚封装方法在工艺中元件截面示意图。
图6为依据本发明的第一具体实施例的阵列切割式四方扁平无引脚封装方法的图案化蚀刻后绘示所形成的接垫与晶片承座于暂时载体膜上的局部俯视示意图。
图7A至图7F为依据本发明的第二具体实施例的一种阵列切割式四方扁平无引脚封装方法在主要工艺中元件截面示意图。
步骤1：贴附导线架于胶带上
步骤2：设置晶片于导线架上
步骤3：固化黏晶胶
步骤4：以打线方式电性连接晶片与导线架
步骤5：等离子体清洗导线架
步骤6：模封形成封胶体
步骤7：撕离胶带
步骤8：后烘烤
步骤9：残胶去除
步骤10：激光标记
步骤11：切割封胶体
步骤21：提供一金属箔
步骤22：以印刷方式披覆一暂时载体膜于金属箔
步骤23：以曝光、显影与蚀刻方式图案化蚀刻金属箔以形成接垫
步骤24：形成电镀金属于接垫
步骤25：设置晶片于暂时载体膜上
步骤26：形成封胶体
步骤27：以溶解方式去除暂时载体膜
步骤28：后烘烤
步骤29：切割封胶体
110：导线架
111：上表面              112：周边接垫
113：晶片承座
140：晶片                141：焊垫
142：焊线
150：封胶体              152：切割道
210：金属箔
211：表面                212：接垫
213：晶片承座
220：暂时载体膜          221：刮刀
222：洗剂
230：电镀金属
240：晶片                241：焊垫
242：焊线
250：封胶体
251：封装单元            252：切割道
253：切割刀具
260：外接合层            270：光阻层
280：晶圆级晶片贴附膜
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列切割式四方扁平无引脚封装方法其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。为了方便说明，在以下的实施例中，相同的元件以相同的编号表示。
以下将配合所附图示详细说明本发明的实施例，然应注意的是，该些图示均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本案有关的元件与组合关系，图中所显示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其他相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的元件布局可能更为复杂。
依据本发明的第一具体实施例，一种阵列切割式四方扁平无引脚封装方法举例说明于图4的方块流程图、图5A至图5Q的元件截面示意图以及图6绘示其接垫与晶片承座形成于暂时载体膜的俯视示意图。该阵列切割式四方扁平无引脚封装方法根据图4，包含以下主要步骤：“提供一金属箔”的步骤21、“以印刷方式完整披覆一暂时载体膜于金属箔”的步骤22、“以曝光、显影与蚀刻方式图案化蚀刻金属箔以形成接垫”的步骤23、“形成电镀金属以覆盖接垫”的步骤24、“设置晶片于暂时载体膜”的步骤25、“形成封胶体”的步骤26“以溶解方式去除暂时载体膜”的步骤27、“后烘烤”的步骤28以及“切割封胶体”的步骤29，在各步骤上表现出的元件请参阅图5A至图5Q，详细说明如下所示。
首先，执行步骤21。请参阅图5A所示，提供一金属箔210。具体而言，该金属箔210为一可蚀刻的板片，其材质可为铜，由于铜为较便宜的金属材料，故能降低整体的制造成本。该金属箔210的厚度可介于50至100微米(μm)之间。
执行步骤22。请参阅图5B与图5C所示，以印刷方式完整披覆一暂时载体膜220于该金属箔210的一表面211。所谓是印刷方式除了可以是网版印刷也可以采用已知的可均匀形成液态涂层的技术，例如滚压印刷或是旋转涂布。详细而言，如图5B所示，可藉由一刮刀221或是滚压筒(roll coatingtool)均匀涂布呈液态的该暂时载体膜220于该表面211。接着，如图5C所示，烘烤该暂时载体膜220，并且在固化之后翻转该暂时载体膜220，以使该金属箔210位于该暂时载体膜220的上方。在一较佳实施例中，该暂时载体膜220可为焊罩介电材料，并且该暂时载体膜220的厚度不小于该金属箔210的厚度的三分之一，以有效表现出载体作用。具体而言，该暂时载体膜220的最小厚度可介于20至50微米(μm)之间。
执行步骤23。请参阅图5D至图5H所示，以曝光、显影与蚀刻方式图案化蚀刻该金属箔210，以形成为贴附于该暂时载体膜220上的多个接垫212。如图5D所示，可先形成一光阻层270于该金属箔210上。接着，如图5E所示，进行一曝光动作，利用UV光照射该光阻层270。在曝光动作完成之后，如图5F所示，进行显影动作，此时移除部分的该光阻层270，并且显露出该金属箔210的预蚀刻的部位。再如图5G所示，进行一蚀刻动作，在该光阻层270的保护下图案化蚀刻该金属箔210，以形成该些接垫212。在一较佳实施例中，该金属箔210更可形成为贴附于该暂时载体膜220上的多个晶片承座213。最后，如图5H所示，完全移除该光阻层270，使得该些接垫212能显露于该暂时载体膜220上。由于在本步骤中，该暂时载体膜220可作为蚀刻载体，在工艺中仅需要进行一次蚀刻动作，而毋须在工艺前预先蚀刻该金属箔210，故能简化整体的工艺步骤，更可降低以往使用导线架作为载体的成本。
执行步骤24。请参阅图5I所示，形成至少一电镀金属230，以覆盖该暂时载体膜220上的该些接垫212。在一较佳实施例中，该电镀金属230可为镍/钯/金，以提供防锈与容易焊接的功能。此外，该电镀金属230可更覆盖该些晶片承座213，以供设置晶片240。特别是，该些晶片承座213与该些接垫212皆是在同一蚀刻动作中完成，并且该电镀金属230亦是在一次电镀动作中同时覆盖该些晶片承座213与该些接垫212，故能轻易地简化整体的制作过程，并大幅提升产能。
执行步骤25。请参阅图5J与图5K所示，设置多个晶片240于该暂时载体膜220上，并使该些晶片240电性连接至该些接垫212上的电镀金属230。可以使用传统黏晶胶先涂在该些晶片承座213上再黏着固定该些晶片240之外，在不同实施例中，在设置该些晶片240的步骤中，可利用晶圆等级预先形成在晶背的晶粒贴附材料或是额外附加的预型片来固定该些晶片240。该些晶片240可为形成有积体电路(integrated circuit，IC)的元件，例如记忆体、逻辑元件以及特殊应用积体电路(ASIC)，可由ㄧ晶圆(wafer)分割成颗粒状，并且该些晶片240的主动面可形成有多个焊垫241。之后，如图5K所示，可藉由打线技术形成多个焊线242，以使该些晶片240的该些焊垫241电性连接至该些接垫212上的电镀金属230。
执行步骤26。请参阅图5L所示，形成一封胶体250于该暂时载体膜220上，以密封与结合该些接垫212与该些晶片240。在本实施例中，该封胶体250可由压模形成，并包含热固性树脂与无机陶瓷粉末的混合物。由于本发明利用印刷方式完整披覆该暂时载体膜220于该金属箔210再将该金属箔210图案化蚀刻，所形成的接垫212的下表面完整且直接地被该暂时载体膜220所覆盖，该封胶体250的溢胶无法侵入该些接垫212的下方，大幅改善模封溢胶的问题。此外，在该些接垫212的侧边不会有现有习知胶带贴附于导线架的黏着剂残留，故该封胶体250对该些接垫212以及该些晶片承座213的结合力良好，可省略或缩短现有习知等离子体清洗的步骤。
执行步骤27。请参阅图5M与图5N所示，当该封胶体250形成之后，以溶解方式去除该暂时载体膜220，以显露该些接垫212于上述表面的部位。首先，如图5M所示，利用一洗剂222例如防焊漆有机溶剂，冲洗溶解该暂时载体膜220，使得该暂时载体膜220逐渐被溶解而析出。持续进行冲洗溶解动作，直到如图5N所示完全去除该暂时载体膜220，此时会显露出该些接垫212与该些晶片承座213未被该电镀金属230所包覆的部位，并且该封胶体250的底面与该些接垫212为共平面的状态。之后，可利用一后烘烤步骤，以完全固化该封胶体250。在本实施例中，完全固化之后的封胶体250应选用不可被该洗剂222所溶解的材质。因此，该暂时载体膜220毋须以机械或手动方式撕离，而是以溶解方式自动去除，能够在自动化作业下达到无胶带黏着剂与应力残留的效果。此外，由于该暂时载体膜220以印刷方式形成，使得该暂时载体膜220与该些接垫212以及该些晶片承座213之间能达到无缝隙的紧密结合关系，故在工艺中毋须担心会有模封溢胶的问题产生，能够省略模封溢胶的去除步骤，进而降低工艺成本。
在另一较佳变化实施例中，后烘烤步骤28可实施于上述去除该暂时载体膜220的步骤27之后，以完全固化该封胶体250。因此，即使该封胶体250意外地在该些接垫212的下表面产生模封溢胶，亦可在上述去除步骤27中被移除。在不同实施例中，若能确保无模封溢胶的问题，后烘烤步骤28亦可实施于上述去除步骤27之前。
在本实施例中，如图50所示，在溶解去除该暂时载体膜220的步骤之后，可形成一外接合层260于该些接垫212的显露表面，以提升导电接合性与抗氧化性。更进一步地，该外接合层260亦可覆盖于该些晶片承座213的显露部位。具体而言，该外接合层260的材质可为锡，可利用化学镀或电镀方式形成。
执行步骤29。请参阅图5P所示，当该暂时载体膜220去除之后，藉由多个切割刀具253，沿着多个切割道252切割该封胶体250。再请参阅图5Q所示，在切割之后，可单体化分离为多个封装单元251，每一封装单元251内结合有至少一个的该些晶片240与该些接垫212。具体而言，该些切割道252位于两相邻的封装单元251之间，且不会穿过该些接垫212。事实上，在切割该封胶体250的步骤中，该些切割刀具253沿着该些切割道252进行切割时仅会切割至该封胶体250，而不会切割至该些接垫212与该暂时载体膜220，除了能使该些切割刀具253的磨耗率大幅地降低之外，更毋须担心在切割中切伤了该些接垫212与该些晶片240而影响了整体的电性功能。
在本发明中，藉由在蚀刻前以印刷方式披覆该暂时载体膜220，以暂时载体膜220为蚀刻载体，经图案化蚀刻与封胶之后以溶解方式去除该暂时载体膜220，故该暂时载体膜220能取代以往黏性胶带，并作为蚀刻该金属箔210的载体用途。在该封胶体250形成之后，是以该洗剂222去冲洗该暂时载体膜220。该暂时载体膜220随着冲洗动作而逐渐溶解析出。因此，在本发明中是利用溶解方法将该暂时载体膜220去除，而显露出该些晶片承座213与该些接垫212未被该电镀金属230所覆盖的部位，故封装工艺中不会有残留应力与黏着胶残留的问题。
特别是，在上述图案化蚀刻的步骤中形成的该些接垫212可为阵列排列在该些封装单元251内并且不相连接(请配合参酌图5Q所示)，故本发明的接垫可以多排阵列配置且不需要延伸到切割道，达到缩小封装体积并提供便宜与广泛的应用，例如可运用于本发明所揭示的打线连接方式，或在另一变化实施例中亦可运用于覆晶接合方式。如图6所示，在该些封装单元251中的该些接垫212皆为电性独立的状态。该些接垫212可为多排交错排列于该晶片承座213，该些接垫212可为矩形或方块体，不需要延伸到切割道。在一较佳实施例中，由于本发明的该暂时载体膜220可作为蚀刻载体，故能藉由不同的蚀刻方式以变换该些接垫212的形状、大小或配置，以因应各种不同的产品需求，例如可达到周边两排以上的配置。该些接垫212的排列可更加密集，该些接垫212之间边缘至边缘的间隙可等于或是不超过该些接垫212的同向边长。在本实施例中，该些接垫212之间边缘至边缘的间隙约为0.25厘米，该些接垫212的同向边长约为0.25厘米，该些接垫212至切割道的最短距离约为0.125厘米。
依据本发明的第二具体实施例，另一种阵列切割式四方扁平无引脚封装方法举例说明于图7A至图7F的元件截面示意图。其中与第一实施例相同的主要元件将以相同符号标示，不再详予赘述。
请参阅图7A所示，提供一金属箔210，并以印刷方式完整披覆一暂时载体膜220于该金属箔210的一表面211。在烘烤以使该暂时载体膜220成形之后，翻转该暂时载体膜220，此时该金属箔210位于该暂时载体膜220之上。
请参阅图7B示，以曝光、显影与蚀刻方式图案化蚀刻该金属箔210，以形成为贴附于该暂时载体膜220上的多个接垫212。在本实施例的该步骤中，该金属箔210可毋须形成晶片承座，仅是形成该些接垫212。
请参阅图7C所示，形成至少一电镀金属230，以覆盖该暂时载体膜220上的该些接垫212。较佳地，由于在本实施例中未有晶片承座形成，故能够减少该电镀金属230的使用量，进而降低了整体的制造成本。
请参阅图7D所示，设置多个晶片240于该暂时载体膜220上，并使该些晶片240电性连接至该些接垫212上的电镀金属230。在本实施例中，可直接以多个晶圆级晶片贴附膜280(Die Attach Film，DAF)将该些晶片240的背面黏贴至该暂时载体膜220上未形成有该些接垫212的空白区域，令该些晶片240直接设置于该暂时载体膜220上。之后，再藉由打线方式形成多个焊线242，以电性连接该些晶片240的多个焊垫241至该些接垫212。
请参阅图7E所示，形成一封胶体250于该暂时载体膜220上，以密封与结合该些接垫212与该些晶片240。之后，再利用洗剂冲洗该暂时载体膜220，以溶解方式去除该暂时载体膜220，由于过程中以化学方式进行移除该暂时载体膜220的动作，故毋须担心会有残留应力与黏着胶残留的问题产生。
请参阅图7F所示，形成一外接合层260于该些接垫212的显露表面。当该暂时载体膜220被移除之后，会同时显露出该些接垫212未被该电镀金属230所覆盖的部位与该些晶圆级晶片贴附膜280。由于该些晶圆级晶片贴附膜280不具有电性导通的作用，故该外接合层260仅形成于该些接垫212的显露表面，而未形成于该些晶圆级晶片贴附膜280。在本实施例中，因为省略了晶片承座的高度，能够降低该封胶体250的厚度，更使得产品具备了体积小与重量轻的优点。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1.一种阵列切割式四方扁平无引脚封装方法，其特征在于其包括以下步骤：
提供一金属箔；
以印刷方式完整披覆一暂时载体膜于该金属箔的一表面；
以曝光、显影与蚀刻方式图案化蚀刻该金属箔，以形成为贴附于该暂时载体膜上的多个接垫；
形成至少一电镀金属，以覆盖该暂时载体膜上的该些接垫；
设置多个晶片于该暂时载体膜上，并使该些晶片电性连接至该些接垫上的电镀金属；
形成一封胶体于该暂时载体膜上，以密封与结合该些接垫与该些晶片；
当该封胶体形成之后，以溶解方式去除该暂时载体膜，以显露该些接垫于上述表面的部位；以及
当该暂时载体膜去除之后，切割该封胶体，以单体化分离为多个封装单元，每一封装单元内结合有至少一个的该些晶片与该些接垫。
2.根据权利要求1所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的在上述图案化蚀刻的步骤中形成的该些接垫为阵列排列在该些封装单元内并且不相连接。
3.根据权利要求1所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的在上述图案化蚀刻的步骤中该金属箔更形成为贴附于该暂时载体膜上的多个晶片承座，并且该电镀金属更覆盖该些晶片承座，以供设置该些晶片。
4.根据权利要求3所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的在设置该些晶片的步骤中，在该些晶片承座上的该电镀金属共晶接合该些晶片。
5.根据权利要求1所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的在溶解去除该暂时载体膜的步骤之后与在切割该封胶体的步骤之前，另包含的步骤为：形成一外接合层于该些接垫的显露表面。
6.根据权利要求5所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的外接合层的材质为锡。
7.根据权利要求1或6所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的金属箔的材质为铜，该电镀金属为镍/钯/金。
8.根据权利要求1或4所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的在设置该些晶片的步骤之后，藉由设置多个焊线，以使该些晶片电性连接至该些接垫上的电镀金属。
9.根据权利要求1或2所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的在切割该封胶体的步骤中仅切割到该封胶体，而不切割该些接垫与该暂时载体膜。
10.根据权利要求1或2所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中所述的暂时载体膜为焊罩介电材料，并且该暂时载体膜的厚度不小于该金属箔的厚度的三分之一。
11.根据权利要求1至5中任一权利要求所述的阵列切割式四方扁平无引脚封装方法，其特征在于其中另包含一后烘烤步骤，实施于上述去除该暂时载体膜的步骤之后，以完全固化该封胶体。
CN2010101404254A 2010-03-26 2010-03-26 阵列切割式四方扁平无引脚封装方法 Pending CN102201348A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101404254A CN102201348A (zh) 2010-03-26 2010-03-26 阵列切割式四方扁平无引脚封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101404254A CN102201348A (zh) 2010-03-26 2010-03-26 阵列切割式四方扁平无引脚封装方法

Publications (1)

Publication Number Publication Date
CN102201348A true CN102201348A (zh) 2011-09-28

Family

ID=44661928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101404254A Pending CN102201348A (zh) 2010-03-26 2010-03-26 阵列切割式四方扁平无引脚封装方法

Country Status (1)

Country Link
CN (1) CN102201348A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242403A (zh) * 2016-12-27 2018-07-03 冠宝科技股份有限公司 一种无基板半导体封装制造方法
JP2018170340A (ja) * 2017-03-29 2018-11-01 古河電気工業株式会社 電子デバイスパッケージ用テープ
CN109243981A (zh) * 2017-07-10 2019-01-18 力成科技股份有限公司 封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205119A1 (en) * 2005-03-14 2006-09-14 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
CN101131980A (zh) * 2006-08-23 2008-02-27 南茂科技股份有限公司 具有阵列接垫的晶片封装构造及其制造方法
CN101231975A (zh) * 2007-01-26 2008-07-30 南茂科技股份有限公司 晶片封装体及其制造方法
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构
CN101419963A (zh) * 2006-06-06 2009-04-29 南茂科技股份有限公司 晶片-晶片封装体及其制程
CN101661918A (zh) * 2008-08-29 2010-03-03 南茂科技股份有限公司 四方扁平无引脚封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205119A1 (en) * 2005-03-14 2006-09-14 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
CN101419963A (zh) * 2006-06-06 2009-04-29 南茂科技股份有限公司 晶片-晶片封装体及其制程
CN101131980A (zh) * 2006-08-23 2008-02-27 南茂科技股份有限公司 具有阵列接垫的晶片封装构造及其制造方法
CN101231975A (zh) * 2007-01-26 2008-07-30 南茂科技股份有限公司 晶片封装体及其制造方法
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构
CN101661918A (zh) * 2008-08-29 2010-03-03 南茂科技股份有限公司 四方扁平无引脚封装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242403A (zh) * 2016-12-27 2018-07-03 冠宝科技股份有限公司 一种无基板半导体封装制造方法
JP2018170340A (ja) * 2017-03-29 2018-11-01 古河電気工業株式会社 電子デバイスパッケージ用テープ
CN109243981A (zh) * 2017-07-10 2019-01-18 力成科技股份有限公司 封装结构及其制造方法
CN109243981B (zh) * 2017-07-10 2021-05-11 力成科技股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US8652879B2 (en) Lead frame ball grid array with traces under die
CN102931161B (zh) 半导体封装件及其制造方法
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
CN103824836B (zh) 半导体承载元件及半导体封装件
CN100485917C (zh) 电镀于封胶内的无外引脚半导体封装构造的制造方法
US9184148B2 (en) Semiconductor package and method therefor
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US8643158B2 (en) Semiconductor package and lead frame therefor
JP5278037B2 (ja) 樹脂封止型半導体装置
CN103456706B (zh) 分立半导体器件封装和制造方法
TWI681529B (zh) 樹脂密封型半導體裝置及其製造方法
CN102201348A (zh) 阵列切割式四方扁平无引脚封装方法
CN101661918B (zh) 四方扁平无引脚封装
US8110447B2 (en) Method of making and designing lead frames for semiconductor packages
CN102214635A (zh) 半导体封装结构及其制作方法
CN201838581U (zh) 四面无引脚封装结构
CN104465596A (zh) 引线框架、半导体封装体及其制造方法
US8269321B2 (en) Low cost lead frame package and method for forming same
KR100817030B1 (ko) 반도체 패키지 및 이의 제조방법
US20130249067A1 (en) Clip Frame Semiconductor Packages and Methods of Formation Thereof
KR20140124251A (ko) 멀티 로우 ｑｆｎ 반도체 패키지의 제조 방법
TW201133655A (en) Packaging method of array-cutting type quad flat non-leaded packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110928