CN100485917C - 电镀于封胶内的无外引脚半导体封装构造的制造方法 - Google Patents
电镀于封胶内的无外引脚半导体封装构造的制造方法 Download PDFInfo
- Publication number
- CN100485917C CN100485917C CNB2006101114772A CN200610111477A CN100485917C CN 100485917 C CN100485917 C CN 100485917C CN B2006101114772 A CNB2006101114772 A CN B2006101114772A CN 200610111477 A CN200610111477 A CN 200610111477A CN 100485917 C CN100485917 C CN 100485917C
- Authority
- CN
- China
- Prior art keywords
- those
- semiconductor packaging
- pin semiconductor
- packaging construction
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000007789 sealing Methods 0.000 title claims abstract description 31
- 238000010276 construction Methods 0.000 title claims description 77
- 238000000034 method Methods 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000003292 glue Substances 0.000 title description 4
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000853 adhesive Substances 0.000 claims description 72
- 230000001070 adhesive effect Effects 0.000 claims description 72
- 239000011248 coating agent Substances 0.000 claims description 49
- 238000000576 coating method Methods 0.000 claims description 49
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 5
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 5
- -1 NiPdAu Chemical compound 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 10
- 238000012545 processing Methods 0.000 abstract description 7
- 238000009713 electroplating Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000000084 colloidal system Substances 0.000 abstract 5
- 238000003672 processing method Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 64
- 230000000694 effects Effects 0.000 description 19
- 238000003466 welding Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 230000001737 promoting effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 210000001161 mammalian embryo Anatomy 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明是有关一种电镀于封胶内的无外引脚半导体封装构造及其制造方法。该封装构造，主要包含一半蚀导线架、一晶片、一封胶体以及一电镀层。该半蚀导线架具有复数个引脚及复数个被该些引脚连接的外接垫，该封胶体密封该晶片与该些引脚并具有复数个沉孔，其对准于该些外接垫，以使形成于该些外接垫的电镀层可嵌设于该些沉孔内，能在低成本与高导热的效益下置换习知电路基板与防焊层，并具有防止半导体封装构造在搬运或储放时损伤该电镀层且具有增进引脚在封胶体内的结合力的功效。此外，在封装制程中包含两次半蚀刻该半蚀导线架的步骤，其中第二次半蚀刻步骤是在该封胶体形成之后且在该电镀层形成之前。
Description
技术领域
本发明涉及一种使用导线架作为晶片载体的无外引脚半导体封装构造(leadless semiconductor package)，特别是涉及一种能在低成本与高导热的效益下置换现有的电路基板与防焊层，可防止在搬运或储放时损伤电镀层，增进引脚在封胶体内的结合力及增进外接垫在封胶体内结合力的电镀于封胶内的无外引脚半导体封装构造及其制造方法。
背景技术
无外引脚半导体封装构造，例如四方扁平无外引脚封装(Quad FlatNonleaded，QFN)或薄小外观无外引脚封装(Thin Small Outline Nonleaded，TSON)，是一种兼具有低成本与高导热的封装产品.使用无外引脚的导线架作为晶片载体，利用内引脚的下表面作为对外电性连接，故不需要由封胶体侧边往外延伸的外引脚，封装产品的尺寸可进一步微小化。美国专利第6,143,981号则揭示了一种具有基础架构的无外引脚半导体封装构造。
然而导线架的材质通常是为易于蚀刻的金属，例如铜、铁或其合金，以利于成形，但是相对地会产生锈蚀现象，故在内引脚的外露表面应电镀上一如镍金、锡或锡铅的电镀层，并有利于焊合至一外部电路板。通常此一电镀步骤属后段制程，目前现有已知的无外引脚半导体封装构造的制程流程依序包含有粘晶、电性连接、封胶、电镀与单切等步骤，当封胶体形成之后，电镀层是形成在内引脚的下表面，而浮凸出封胶体的底面。中国台湾发明专利号I244745号“用以制造无外引脚封装构造及导线架”则揭示有一种相关的封装制程。
因此，在目前的无外引脚半导体封装构造中，可供对外接合的电镀层均是浮凸出或平齐于封胶体的底面，故在封装产品的搬运、储放与叠放的过程中，电镀层容易因碰撞或摩擦导致损伤。此外，随着电镀的进行，由于缺乏防焊层的局限，电镀层会往外露引脚表面的周边扩散，而存在有导致电性短路的问题。
再者，现有习知的无外引脚半导体封装构造存在的另一问题为，导线架的内引脚下表面的大部份面积在电镀前均是外露于封胶体的底面，与封胶体之间缺乏足够结合力，故在晶片运算的热循环过程中容易剥离或松脱。
由此可见，上述现有的无外引脚半导体封装构造及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的电镀于封胶内的无外引脚半导体封装构造及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的无外引脚半导体封装构造及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的电镀于封胶内的无外引脚半导体封装构造及其制造方法，能够改进一般现有的无外引脚半导体封装构造及其制造方法，使其更具有实用性。经过不断研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的无外引脚半导体封装构造及其制造方法存在的缺陷，而提供一种新的电镀于封胶内的无外引脚半导体封装构造及其制造方法，所要解决的技术问题是使其能在低成本与高导热的效益下置换现有习知的电路基板与防焊层，并可防止半导体封装构造在搬运或储放时损伤该电镀层，且具有增进引脚在封胶体内的结合力的功效，从而更加适于实用。
本发明的次一目的在于，提供一种新的电镀于封胶内的无外引脚半导体封装构造及其制造方法，所要解决的技术问题是使其可以界定该些外接垫的显露面积，而可以省略现有习知防焊层的构件而仍保有防焊的功效，并具有能增进该些外接垫在封胶体内的结合力的功效，从而更加适于实用。
本发明的还一目的在于，提供一种新的电镀于封胶内的无外引脚半导体封装构造及其制造方法，所要解决的技术问题是使其对一导线架进行两次的半蚀刻制程，而具有增强引脚结合力与防止电镀层损伤的功效，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种无外引脚半导体封装构造，其包含：一半蚀导线架，其具有复数个引脚及复数个被该些引脚连接的外接垫；一晶片，其电性连接至该些引脚；一封胶体，其密封该晶片与该些引脚，该封胶体具有复数个沉孔，其对准于该些外接垫；以及一电镀层，其形成于该些外接垫且嵌设于该些沉孔内。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的无外引脚半导体封装构造法，其中所述的封胶体的该些沉孔的孔径是略小于该些外接垫，以界定该些外接垫的显露面积。
前述的无外引脚半导体封装构造法，其中所述的半蚀导线架另具有一晶片承座，以粘着该晶片。
前述的无外引脚半导体封装构造法，其中所述的封胶体另具有一下沉区，其是局部显露该晶片承座的下表面，以利嵌埋式形成该电镀层。
前述的无外引脚半导体封装构造法，其中所述的半蚀导线架另具有复数个系杆，其连接该晶片承座且被该封胶体上下包覆。
前述的无外引脚半导体封装构造法，其中所述的封胶体的该些沉孔的深度是介于0.05～0.2毫米(mm)。
前述的无外引脚半导体封装构造法，其中所述的该电镀层是选用于镍金、锡、镍钯金、锡铅、银、锡铋的其中之一。
前述的无外引脚半导体封装构造法，其另包含有复数个焊球，其是经由该电镀层而接合至该些外接垫。
前述的无外引脚半导体封装构造法，其中所述的该些外接垫是为多排交错排列。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种无外引脚半导体封装构造的制造方法，其包括以下步骤：提供一导线架，其具有复数个引脚及复数个被该些引脚连接的外接垫；进行第一次半蚀刻步骤，以半蚀刻该些引脚的下表面；在第一次半蚀刻之后，固定一晶片，并且其是电性连接至该些引脚；形成一封胶体，其是密封该晶片与该些引脚；当该封胶体形成之后，进行第二次半蚀刻步骤，以半蚀刻该些外接垫的下表面，而使该封胶体具有复数个对准于该些外接垫的沉孔；以及形成一电镀层于该些外接垫上，并且该电镀层是嵌设于该些沉孔内。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的无外引脚半导体封装构造的制造方法，其中所述的第一次半蚀刻步骤中，同时半蚀刻该些外接垫的下表面周缘，使得在第二次半蚀刻步骤中形成的该些沉孔的孔径是略小于该些外接垫，以界定该些外接垫的显露面积。
前述的无外引脚半导体封装构造的制造方法，其中所述的导线架另具有一晶片承座，以粘着该晶片。
前述的无外引脚半导体封装构造的制造方法，其中所述的第二次半蚀刻步骤中，同时半蚀刻该晶片承座的下表面，以使该封胶体另具有一下沉区。
前述的无外引脚半导体封装构造的制造方法，其中所述的导线架另具有复数个系杆，其连接该晶片承座，且在第一次半蚀刻步骤中，同时半蚀刻该些系杆的下表面，以供该封胶体上下包覆该些系杆。
前述的无外引脚半导体封装构造的制造方法，其中所述的封胶体的该些沉孔的深度是介于0.05～0.2毫米(mm)。
前述的无外引脚半导体封装构造的制造方法，其中所述的电镀层是选用于镍金、锡、镍钯金、锡铅、银、锡铋的其中之一。
前述的无外引脚半导体封装构造的制造方法，其另包含有设置复数个焊球至该些沉孔，其经由该电镀层而接合至该些外接垫。
前述的无外引脚半导体封装构造的制造方法，其中所述的该些引脚的长度为不一致，以使该些外接垫为多排交错排列。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，依据本发明的一种无外引脚半导体封装构造，主要包含一半蚀导线架、一晶片、一封胶体以及一电镀层。该半蚀导线架具有复数个引脚及复数个被该些引脚连接的外接垫。该晶片是电性连接至该些引脚，并可设置于该半蚀导线架上。该封胶体是密封该晶片与该些引脚，该封胶体是具有复数个沉孔，其对准于该些外接垫。该电镀层是形成于该些外接垫且嵌设于该些沉孔内，可以防止搬运或储放时该电镀层的损伤并具有增进引脚结合力的功效。
借由上述技术方案，本发明电镀于封胶内的无外引脚半导体封装构造及其制造方法至少具有下列优点：
1、本发明电镀于封胶内的无外引脚半导体封装构造及其制造方法，借由其在所提供的一半蚀导线架中，具有复数个引脚以及复数个被该些引脚连接的外接垫，并且一个用以密封晶片与引脚的封胶体具有复数个沉孔，其对准于该些外接垫，以使一形成于该些外接垫的电镀层可嵌设于该些沉孔内，而能在低成本与高导热的效益下置换现有习知的电路基板与防焊层，并可防止半导体封装构造在搬运或储放时损伤该电镀层，且具有增进引脚在封胶体内的结合力的功效，从而更加适于实用。
2、本发明电镀于封胶内的无外引脚半导体封装构造及其制造方法，借由其中封胶体的沉孔的孔径是略小于该半蚀导线架的外接垫，以界定该些外接垫的显露面积，而可以省略现有习知防焊层的构件而仍保有防焊的功效，并具有能增进该些外接垫在封胶体内的结合力的功效，从而更加适于实用。
3、本发明电镀于封胶内的无外引脚半导体封装构造及其制造方法，借由对一导线架进行两次的半蚀刻制程，分别在粘晶之前与封胶之后，可得到能被封胶体密封的引脚与表面显露在封胶体的沉孔内的外接垫，再进行一电镀步骤，令一电镀层嵌设于该些沉孔内，而具有增强引脚结合力与防止电镀层损伤的功效，从而更加适于实用。
综上所述，本发明是有关一种电镀于封胶内的无外引脚半导体封装构造及其制造方法。该封装构造，主要包含一半蚀导线架、一晶片、一封胶体以及一电镀层。该半蚀导线架具有复数个引脚及复数个被该些引脚连接的外接垫，该封胶体密封该晶片与该些引脚并具有复数个沉孔，其对准于该些外接垫，以使形成于该些外接垫的电镀层可嵌设于该些沉孔内，能在低成本与高导热的效益下置换习知电路基板与防焊层，并具有防止半导体封装构造在搬运或储放时损伤该电镀层且具有增进引脚在封胶体内的结合力的功效。此外，在封装制程中包含两次半蚀刻该半蚀导线架的步骤，其中第二次半蚀刻步骤是在该封胶体形成之后且在该电镀层形成之前。本发明具有上述诸多优点及实用价值，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的无外引脚半导体封装构造及其制造方法具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是依据本发明的第一较佳实施例，一种无外引脚半导体封装构造的截面示意图.
图2是依据本发明的第一较佳实施例，该无外引脚半导体封装构造的底面示意图。
图3A至图3G是依据本发明的第一较佳实施例，该无外引脚半导体封装构造在制程中的截面示意图。
图4是依据本发明的第一较佳实施例，该无外引脚半导体封装构造所使用的半蚀导线架的底面示意图。
图5是依据本发明的第二较佳实施例，另一种无外引脚半导体封装构造的截面示意图。
图6是依据本发明的第二较佳实施例，该无外引脚半导体封装构造在未接球前的底面示意图。
图7是依据本发明的第三较佳实施例，另一种无外引脚半导体封装构造的截面示意图。
100：无外引脚半导体封装构造 110：半蚀导线架
111：引脚 111A：下表面
112：外接垫 112A：下表面
113：晶片承座 114：框条
115：系杆 120：晶片
121：焊垫 130：封胶体
131：底面 132：沉孔
133：下沉区 140：电镀层
150：焊线 200：无外引脚半导体封装构造
210：半蚀导线架 211：引脚
212：外接垫 213：晶片承座
220：晶片 221：焊垫
230：封胶体 231：底面
232：沉孔 233：下沉区
240：电镀层 250：焊线
260：焊球 300：无外引脚半导体封装构造
310：半蚀导线架 311：引脚
312：外接垫 313：晶片承座
320：晶片 321：焊垫
330：封胶体 331：底面
332：沉孔 340：电镀层
350：凸块 361：粘晶胶
362：间隔球
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电镀于封胶内的无外引脚半导体封装构造及其制造方法其具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。
请参阅图1及图2所示，图1是依据本发明的第一较佳实施例，一种无外引脚半导体封装构造的截面示意图，图2是该无外引脚半导体封装构造的底面示意图。依据本发明的第一具体实施例揭示了一种电镀层嵌设于封胶体内的无外引脚半导体封装构造。该无外引脚半导体封装构造100，主要包含一半蚀导线架110、一晶片120、一封胶体130以及一电镀层140。
该半蚀导线架110，具有复数个引脚111及复数个被该些引脚111连接的外接垫112，其厚度约在0.1～0.5毫米(mm)之间，可藉由一铜箔经冲压或蚀刻先形成胚形；其中：该些引脚111的下半部是在第一半蚀刻步骤中被移除，该些外接垫112的下半部是在第二半蚀刻步骤中被移除(容后详述)。该些外接垫112可为方形且其宽度是大于该些引脚111的宽度，而可以增加对外接合的面积。在本实施例中，该半蚀导线架110另具有一概呈矩形的晶片承座113，以供粘着该晶片120。如图2所示，该些引脚111的长度可长短不一，可使该些外接垫112为多排交错排列，以增加配置密度。
该晶片120，是电性连接至该些引脚111，并可设置于该半蚀导线架110上，例如以粘晶材料将该晶片120的背面粘接至该晶片承座113上，但在不同的实施例中，该晶片120亦可为裸晶型态，在制程中以一胶带暂时性固定。在该晶片120的一主动面上则形成有复数个焊垫121，可利用打线形成的焊线150或是封装领域中既有的电连接元件来连接该些焊垫与该些引脚111，达到该晶片120的该些引脚111之间的电性连接。
该封胶体130，是密封该晶片120与该些引脚111。在本实施例中，该封胶体130是由压模形成并包含热固性树脂与无机陶瓷粉末的混合物并形成于该半蚀导线架110上。由于该封胶体130可厚于该晶片120，并且该些引脚111的下表面111A被预先半蚀刻，因此能密封该晶片120与该些引脚111.该封胶体130具有复数个沉孔132，其由该封胶体130的一底面131往内形成。在一具体架构中，该封胶体130的该些沉孔132的深度是约介于0.05～0.2毫米(mm)，但是不应超过该半蚀导线架110的厚度。该些沉孔132是对准于该些外接垫112，以显露该些外接垫112的下表面112A的局部或全部。
该电镀层140，是形成于该些外接垫112且嵌设于该些沉孔132内，其中该电镀层140的材质是可选用于镍金、锡、镍钯金、锡铅、银、锡铋的其中之一，应具有防锈及对外容易焊接的功能，该电镀层140的电镀厚度应以小于该些沉孔132的深度为较佳。
因此，在上述的无外引脚半导体封装构造100在搬运或储放时，该电镀层140不会损伤且易于叠放保存。此外，该些引脚111的上下表面与侧面均是被该封胶体130所包覆，故具有增进该些引脚111在该封胶体130内结合力的功效，在重复的热循环中该些引脚111不容易剥离脱落。
较佳地，请再参阅图1及图2所示，该封胶体130的该些沉孔132孔径是略小于该些外接垫112，以界定该些外接垫112的显露面积，即可视为封胶界定垫(compound defined pad)。在本实施例中，该些外接垫112的下表面112A周边是被该封胶体130所包覆，不需要现有习知防焊层的构件那样而仍保有防焊的功效，并具有能增进该些外接垫112在封胶体130内的结合力的功效。此外，该封胶体130可另具有一下沉区133，其是局部显露该晶片承座113的下表面，以利于嵌埋式形成该电镀层140于该晶片承座113的显露表面。
请参阅图3A至图3G所示，是依据本发明的第一较佳实施例，该无外引脚半导体封装构造在制程中的截面示意图。该无外引脚半导体封装构造100的制造方法，其制造过程的流程步骤依序主要包含提供导线架、第一次半蚀刻、粘晶、封胶、第二次半蚀刻与电镀等步骤.
首先，如图3A所示，利用冲压或蚀刻技术提供一导线架，该导线架在矩阵型态内每一封装单元是具有复数个引脚111以及复数个被该些引脚111连接的外接垫112，该些引脚111与该些外接垫112皆尚未进行半蚀刻。
并如图3B及图4所示，进行第一次半蚀刻步骤，以半蚀刻该些引脚111的下表面111A，使得该些引脚111的厚度变薄且其下表面111A为悬空的上升状态。此时，该些外接垫112仍藉由该些半蚀刻的引脚111连接至该导线架110位于切割道的框条114.其中当该导线架110是由冲压形成，上述导线架的提供步骤与第一次半蚀刻步骤可分开进行；当该导线架110是由蚀刻形成，则上述导线架的提供步骤与第一次半蚀刻步骤可同时完成。此外，该导线架110是藉由复数个系杆115(tie bar)，将上述晶片承座113连接至该些框条114(如图4所示)。较佳地，在第一次半蚀刻步骤中同时半蚀刻该些系杆115的下表面以及该些外接垫112的下表面112A周缘，分别可使该些系杆115的上下表面皆可被该封胶体130所包覆，以及使得在第二次半蚀刻步骤中形成的该些沉孔132的孔径是略小于该些外接垫112，以界定该些外接垫112的显露面积。
如图3C所示，在第一次半蚀刻之后，进行粘晶步骤。至少一晶片120是固定于对应的晶片承座113上，该半蚀导线架110可预先粘贴于一暂时性胶带上(图未绘出)。
之后，如图3D所示，打线形成该些焊线150，使该晶片120的该些焊垫121电性连接至该些引脚112。
如图3E所示，接着，进行一封胶步骤，可藉由压模技术形成该封胶体130，其是密封该晶片120与该些引脚111，并使该封胶体130固化成形。在本步骤中，该些外接垫112与该晶片承座113均为显露状，且通常是与该封胶体130的底面131为共平面.
如图3F所示，当该封胶体130形成之后，进行第二次半蚀刻步骤。半蚀刻得到该些外接垫112的凹陷状下表面112A与该晶片承座113的凹陷状下表面，而使该封胶体130具有复数个对准于该些外接垫112的沉孔132以及对准该晶片承座113的下沉区133。
接着，如图3G、图4所示，由于该些外接垫112与该晶片承座113仍藉由该些引脚111电性连接至该半蚀导线架110的框条114，故能使用电镀(electroplating)技术将该电镀层140形成于该些外接垫112的显露下表面112A与该晶片承座113的下表面，并且该电镀层140是嵌设于该些沉孔132与该下沉区133内。最后，进行一切单(sawing)步骤，沿着切割道移除该些框架114，可得到复数个相互分离的如图1所示的无外引脚半导体封装构造100。
此外，在本发明中并不局限半蚀导线架的外接垫形状，并且可进一步接合焊球，以制成球格阵列(BGA)封装型态。在本发明第二具体实施例中，请参阅图5及图6所示，图5是依据本发明的第二较佳实施例，另一种无外引脚半导体封装构造的截面示意图，图6是该无外引脚半导体封装构造在未接球前的底面示意图。该另一种无外引脚半导体封装构造200，包含一半蚀导线架210、一晶片220、一封胶体230以及一电镀层240。
该半蚀导线架210，具有复数个引脚211及复数个被该些引脚211连接的外接垫212。在本实施例中，该些外接垫212是为圆形且其直径是大于该些引脚211的宽度。
该晶片220，是藉由复数个焊线250电性连接至该些引脚211，并可设置于该半蚀导线架210的一晶片承座213上。
该封胶体230，是密封该晶片220与该些引脚211，该封胶体230的底面231具有复数个对准于该些外接垫212的沉孔232以及一对准于该晶片承座213的下沉区233。
该电镀层240，可形成于该些外接垫212与该晶片承座213，且嵌设于该些沉孔232及该下沉区233内。因此，复数个焊球260能经由该电镀层240而接合至该些外接垫212，该些沉孔232的剩余空间可以被该些焊球260填满，而可以增进该些焊球260的稳固性。
请参阅图7所示，是依据本发明的第三较佳实施例，另一种无外引脚半导体封装构造的截面示意图。本发明第三实施例揭示的另一种无外引脚半导体封装构造300，其是为覆晶型态，主要包含一半蚀导线架310、一晶片320、一封胶体330以及一电镀层340。
该半蚀导线架310，具有复数个引脚311以及复数个被该些引脚311连接的外接垫312。本实施例中，该半蚀导线架310另具有一晶片承座313，以供粘着该晶片320的主动面。
该晶片320，是覆晶接合至该半蚀导线架310，该晶片320的复数个焊垫321是藉由复数个凸块350电性连接至该些引脚311。在本实施例中，并可利用一具有间隔球362的粘晶胶361将该晶片320的主动面粘接至于该半蚀导线架310的该晶片承座313，用以固定该晶片320并界定该些凸块350的回焊高度。
该封胶体330，是密封该晶片320与该些引脚311。该封胶体330具有复数个沉孔332，其是由该封胶体330的一底面331往内形成。该些沉孔332是对准于该些外接垫312，以显露该些外接垫312的下表面的局部或全部。
该电镀层340，是形成于该些外接垫312且嵌设于该些沉孔332内。因此，该无外引脚半导体封装构造300在搬运或储放时具有不会损伤该电镀层340，且易于叠放保存的功效。此外，该些引脚311的上下表面与侧面均是被该封胶体330所包覆，故具有增进该些引脚311结合力的功效，在重复的热循环中该些引脚311均不容易剥离脱落。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (9)
1、一种无外引脚半导体封装构造的制造方法，其特征在于其包括以下步骤：
提供一导线架，其具有复数个引脚及复数个被该些引脚连接的外接垫；
进行第一次半蚀刻步骤，以半蚀刻该些引脚的下表面；
在第一次半蚀刻之后，固定一晶片，并且其是电性连接至该些引脚；
形成一封胶体，其是密封该晶片与该些引脚；
当该封胶体形成之后，进行第二次半蚀刻步骤，以半蚀刻该些外接垫的下表面，而使该封胶体具有复数个对准于该些外接垫的沉孔；以及
形成一电镀层于该些外接垫上，并且该电镀层是嵌设于该些沉孔内。
2、根据权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于其中所述的第一次半蚀刻步骤中，同时半蚀刻该些外接垫的下表面周缘，使得在第二次半蚀刻步骤中形成的该些沉孔的孔径是略小于该些外接垫，以界定该些外接垫的显露面积。
3、根据权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于其中所述的导线架另具有一晶片承座，以粘着该晶片。
4、根据权利要求3所述的无外引脚半导体封装构造的制造方法，其特征在于其中所述的第二次半蚀刻步骤中，同时半蚀刻该晶片承座的下表面，以使该封胶体另具有一下沉区。
5、根据权利要求3所述的无外引脚半导体封装构造的制造方法，其特征在于其中所述的导线架另具有复数个系杆，其连接该晶片承座，且在第一次半蚀刻步骤中，同时半蚀刻该些系杆的下表面，以供该封胶体上下包覆该些系杆。
6、根据权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于其中所述的封胶体的该些沉孔的深度是介于0.05～0.2毫米。
7、根据权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于其中所述的电镀层是选用于镍金、锡、镍钯金、锡铅、银、锡铋的其中之一。
8、根据权利要求1或7所述的无外引脚半导体封装构造的制造方法，其特征在于其另包含有：设置复数个焊球至该些沉孔，其经由该电镀层而接合至该些外接垫。
9、根据权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于其中所述的该些引脚的长度为不一致，以使该些外接垫为多排交错排列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101114772A CN100485917C (zh) | 2006-08-22 | 2006-08-22 | 电镀于封胶内的无外引脚半导体封装构造的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101114772A CN100485917C (zh) | 2006-08-22 | 2006-08-22 | 电镀于封胶内的无外引脚半导体封装构造的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101131979A CN101131979A (zh) | 2008-02-27 |
| CN100485917C true CN100485917C (zh) | 2009-05-06 |
Family
ID=39129171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101114772A Active CN100485917C (zh) | 2006-08-22 | 2006-08-22 | 电镀于封胶内的无外引脚半导体封装构造的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100485917C (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238693A (ja) * | 2009-03-30 | 2010-10-21 | Toppan Printing Co Ltd | 半導体素子用基板の製造方法および半導体装置 |
| CN102593271A (zh) * | 2011-01-14 | 2012-07-18 | 九介企业股份有限公司 | 发光二极管封装结构与其槽型封装导线架的形成方法 |
| US20120261689A1 (en) * | 2011-04-13 | 2012-10-18 | Bernd Karl Appelt | Semiconductor device packages and related methods |
| CN102339809B (zh) * | 2011-11-04 | 2013-11-06 | 北京工业大学 | 一种多圈引脚排列四边扁平无引脚封装及制造方法 |
| CN102354691B (zh) * | 2011-11-04 | 2013-11-06 | 北京工业大学 | 一种高密度四边扁平无引脚封装及制造方法 |
| CN102354689B (zh) * | 2011-11-04 | 2013-12-04 | 北京工业大学 | 一种面阵引脚排列四边扁平无引脚封装及制造方法 |
| CN102496608A (zh) * | 2011-12-23 | 2012-06-13 | 日月光半导体制造股份有限公司 | 具有卡合部的半导体封装及其制造方法 |
| CN102543937B (zh) * | 2011-12-30 | 2014-01-22 | 北京工业大学 | 一种芯片上倒装芯片封装及制造方法 |
| CN102543907B (zh) * | 2011-12-31 | 2014-01-22 | 北京工业大学 | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 |
| CN102856290B (zh) * | 2012-05-09 | 2015-02-11 | 江苏长电科技股份有限公司 | 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 |
| CN102856288B (zh) * | 2012-05-09 | 2015-02-11 | 江苏长电科技股份有限公司 | 多芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法 |
| CN103021892B (zh) * | 2012-12-28 | 2016-05-11 | 日月光半导体（昆山）有限公司 | 无外引脚半导体封装构造及其制造方法与导线架条 |
| CN103021879B (zh) * | 2012-12-28 | 2015-09-09 | 日月光半导体（昆山）有限公司 | 无外引脚半导体封装构造及其制造方法与导线架条 |
| CN105575820A (zh) * | 2014-10-14 | 2016-05-11 | 菱生精密工业股份有限公司 | 四方平面无引脚的封装结构及其封装方法 |
| CN111312881A (zh) * | 2020-02-27 | 2020-06-19 | 盐城东山精密制造有限公司 | 一种一体成型led器件及其制作方法 |
-
2006
- 2006-08-22 CN CNB2006101114772A patent/CN100485917C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101131979A (zh) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100485917C (zh) | 电镀于封胶内的无外引脚半导体封装构造的制造方法 | |
| TWI286375B (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same | |
| US8917521B2 (en) | Etch-back type semiconductor package, substrate and manufacturing method thereof | |
| TWI235440B (en) | Method for making leadless semiconductor package | |
| CN101335217B (zh) | 半导体封装件及其制法 | |
| CN209785926U (zh) | 半导体器件 | |
| US8115288B2 (en) | Lead frame for semiconductor device | |
| US20150021751A1 (en) | Semiconductor device with plated pillars and leads | |
| CN110690123A (zh) | 具有裸片附接焊盘锁定特征的热无引线阵列封装 | |
| US11848299B2 (en) | Edge-notched substrate packaging and associated systems and methods | |
| JP2013524552A (ja) | ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス | |
| JPH07307405A (ja) | ソルダボールを用いた半導体パッケージおよびその製造方法 | |
| US20130009294A1 (en) | Multi-chip package having leaderframe-type contact fingers | |
| CN109494209B (zh) | 一种侧壁可浸润超薄封装结构及其制造方法 | |
| US20220320014A1 (en) | Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads | |
| EP3319122B1 (en) | Semiconductor device with wettable corner leads | |
| JP2006286920A (ja) | 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置 | |
| US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
| JP4979661B2 (ja) | 半導体装置の製造方法 | |
| US8022516B2 (en) | Metal leadframe package with secure feature | |
| CN100416783C (zh) | 晶穴朝下型芯片封装构造的制造方法及构造 | |
| US9905498B2 (en) | Electronic package | |
| CN111668104A (zh) | 一种芯片封装结构及芯片封装方法 | |
| CN100530624C (zh) | 导线架基底球格阵列封装构造的方法 | |
| CN213401181U (zh) | 一种芯片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |