KR100817030B1 - 반도체 패키지 및 이의 제조방법 - Google Patents

반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR100817030B1
KR100817030B1 KR1020060120707A KR20060120707A KR100817030B1 KR 100817030 B1 KR100817030 B1 KR 100817030B1 KR 1020060120707 A KR1020060120707 A KR 1020060120707A KR 20060120707 A KR20060120707 A KR 20060120707A KR 100817030 B1 KR100817030 B1 KR 100817030B1
Authority
KR
South Korea
Prior art keywords
metal layer
conductive pad
conductive
metal
semiconductor die
Prior art date
Application number
KR1020060120707A
Other languages
English (en)
Inventor
이승현
한진우
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020060120707A priority Critical patent/KR100817030B1/ko
Application granted granted Critical
Publication of KR100817030B1 publication Critical patent/KR100817030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 패키징 공정 후 제거가 용이하며, 도전패드의 손상을 최소화할 수 있도록 박형 서브스트레이트에 의해 패키징 공정을 수행하도록 한 반도체 패키지 및 이의 제조방법에 관한 것이다.
본 발명에 따른 반도체 패키지는 제 1 면과 이의 반대면인 제 2 면을 갖는 반도체다이; 상기 반도체다이의 상기 제 1 면과 전기적으로 연결되는 제 1 도전패드; 상기 제 1 도전패드와 이격되는 적어도 하나의 제 2 도전패드; 상기 반도체 다이의 상기 제 2 면과 상기 제 2 도전패드 각각을 전기적으로 연결하는 적어도 하나의 도전와이어; 및 상기 반도체다이, 상기 제1도전패드, 상기 제 2 도전패드 및 상기 도전와이어를 봉지하는 인캡슐란트를 포함하고, 상기 제 1 및 제 2 도전패드는 각각 제 1 금속층을 중심으로 상, 하면에 제 2 금속층 및 제 3 금속층이 형성되며, 상기 각각의 제 1 금속층은 측면이 오목 및 볼록한 형상 중 선택된 어느 하나의 형상으로 형성된다.
반도체패키지, 서브스트레이트, 제조방법

Description

반도체 패키지 및 이의 제조방법{Semiconductor Package And Fabricating Method Thereof}
도 1a는 본 발명에 따른 반도체 패키지의 일부 단면을 도시한 단면사시도.
도 1b는 도 1을 A 방향에서 바라본 상부 투영도.
도 2는 도 1의 단면을 설명하기 위해 평면형태로 도시한 평면도.
도 3a 및 도 3b는 도전패드의 형태를 설명하기 위한 예시도.
도 4 내지 도 10은 도 1a 내지 도 3a에 도시된 반도체 패키지의 제조과정을 설명하기 위한 공정도.
<도면의 주요부분에 대한 부호의 설명>
110 : 인캡슐란트 120 : 반도체다이
121 : 본드패드 130 : 도전패드
131, 431 : 제 1 금속층 132, 432 : 제 2 금속층
133, 433 : 제 3 금속층 134 : 측면
135 : 제 1 면 136 : 제 2 면
137 : 솔더층 140 : 도전와이어
150 : 솔더볼 451 : 랜드
460 : 도전패드모재 461 : 제 1 금속층모재
462 : 제 2 금속층모재 463 : 제 3 금속층모재
480 : 패턴 490 : 서브스트레이트
495 : 접착층
본 발명은 반도체 패키지 및 이의 제조방법에 관한 것으로 특히, 패키징 공정 후 제거가 용이하며, 도전패드의 손상을 최소화할 수 있도록 박형 서브스트레이트에 의해 패키징 공정을 수행하도록 한 반도체 패키지 및 이의 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 전자기기의 고집적화, 소형화, 고기능화를 실현하도록 하는 추세에 따라 소위 칩 스케일 패키지(CSP : Chip Scale Package)라 하여 패키지의 크기가 칩 크기에 가깝게 제조되고 있다.
이러한, 칩 크기에 가깝게 제조된 소형의 반도체 패키지는 신뢰성과 높은 수준의 성능 수행이 요구되는 휴대용 제품들, 예를 들어, 셀폰, PDA, 노트북 등의 회로용 소자에 적합하다. 그 밖에 칩 스케일 패키지는 작은 크기, 가벼운 무게 및 두께, 높은 성능이 요구되는 휴대용, 소형 제품들에 폭넓게 사용될 수 있다.
위와 같은 칩 스케일 패키지의 일종으로서 리드리스 패키지(Leadless Package)가 있다. 이 리드리스 패키지는 패키지 내부의 반도체와 외부기판의 연결을 위한 공간적 한계를 리드의 이용없이 극복한 형태로, 리드형 패키지에 비해 점 유 공간이 매우 작은 장점을 가진다. 리드리스 패키지를 이용한 대표적인 공법으로는 이미 알려진 바와 같이 솔더볼을 이용하는 표면실장공법(SMT : Surface Mounting Technology)이 있다. 이 솔더볼은 패키지 외면에 형성된 도전패드에 부착되어 회로 기판과 패키지를 기계적으로 결합함과 아울러, 전기적으로 연결하는 수단이 된다.
이를 위해, 반도체 패키지의 내부에는 반도체 칩과 솔더볼 간의 전기적 접속을 위한 접속 수단이 형성된다. 이러한 접속수단 중 대표적인 것으로 와이어본딩(WireBonding)을 예로 들 수 있다. 와이어본딩은 금(Au)과 같이 도전성이 매우 뛰어난 금속을 수 밀리미터 내지 수 마이크로미터 직경의 와이어로 형성하여 반도체 칩과 솔더볼을 연결하는 방법이다. 이 와이어본딩을 이용하기 위해, 솔더볼과 도전와이어 사이에는 도전패드가 형성되며, 도전와이어가 도전패드에 부착됨으로써 솔더볼과 반도체 칩이 전기적으로 연결된다.
이러한 리드리스 패키지의 제조 공정을 살펴보면, 가공의 신뢰성을 위해 일정한 강성을 가지는 금속 플레이트 상에 도전패드를 만들기 위한 패터닝 물질을 도포하고, 패터닝물질에 현상 등의 공정을 진행하여 패턴을 형성한다. 그리고, 패컨이 형성된 금속 플레이트에 도금처리를 하여 도전패드를 형성하게 된다. 이때, 패턴은 도전패드를 형성한 후 제거되므로, 인캡슐레이션 공정 후 인캡슐란트로부터 도전패드가 이탈되는 것을 방지하기 위해 도금공정 시 특별한 공정방법이 이용된다. 도전패드의 이탈을 방지하는 구조를 형성하기 위한 방법이 과도금에 의한 오버행(Over Hang) 구조의 형성이다. 이 오버행구조는 패턴보다 도전패드의 두께가 두꺼워지도록 과도하게 도금을 수행하면, 도금이 패턴 상부에 일부 퍼져 패턴 사이의 도전패드보다 상부가 넓은 폭을 가지도록 하여 형성할 수 있다. 그리고, 패턴을 제거한 후 인캡슐레이션 공정을 진행하면 반도체 패키지가 완성되며, 이 오버행 구조에의해 인캡슐란트로부터 도전패드가 이탈되는 것을 방지할 수 있게 된다.
하지만, 이러한 과정에서 많은 문제점들이 나타나 수율 저하 및 신뢰성 저하로 이어지는 경우가 빈번하게 발생되고 있다. 대표적인 것이 인캡슐레이션 공정 후 금속 플레이트를 제거할 때, 에칭에 의해 도전패드가 손상되거나, 금속 플레이트의 제거 후에 도전패드가 이탈되는 것이다.
도전패드의 손상은 반도체 패키지나 도전패드에 비해 비교적 두꺼운 금속을 이용하는 금속 플레이트는 식각에 의해 제거되는데, 식각 속도 차이에 의해 반도체 패키지 상에 이물이 잔존하거나, 식각액에 의한 도전패드의 손상 등이 발생한다. 즉, 금속플레이트를 완전히 제거하기 위해 식각액을 과도하게 사용하는 경우 일부 도전패드가 식각액에 의해 손상되는 경우 빈번하다. 반면에 식각을 충분히 수행하지 않는 경우 금속 플레이트가 부착되었던 반도체 패키지 면에 이물이 남는 등의 문제점이 있다. 이외에도, 오버행 구조는 과도한 도금에 의해 형성되기 때문에 도전패드의 형태가 균일하지 않고, 원하는 수준의 오버행 구조를 정확히 형성하는 것이 용이하지 않다. 이로인해, 인캡슐란트로부터 도전패드가 이탈되는 경우가 빈번하여 반도체 패키지의 신뢰성이 저하되고, 수율 저하로 인한 제조비용 상승을 초래하는 실정이다.
따라서, 본 발명의 목적은 상술한 문제점들을 해결하기 위한 것으로, 패키징 공정 후 제거가 용이하며, 도전패드의 손상을 최소화할 수 있도록 박형 서브스트레이트에 의해 패키징 공정을 수행하도록 한 반도체 패키지 및 이의 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 패키징 공정 후 도전패드의 이탈을 방지하기 위해 다층으로 구성되고, 장구형으로 형성되는 도전패드를 가지는 반도체 패키지 및 이의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는 제 1 면과 이의 반대면인 제 2 면을 갖는 반도체다이; 상기 반도체다이의 상기 제 1 면과 전기적으로 연결되는 제 1 도전패드; 상기 제 1 도전패드와 이격되는 적어도 하나의 제 2 도전패드; 상기 반도체 다이의 상기 제 2 면과 상기 제 2 도전패드 각각을 전기적으로 연결하는 적어도 하나의 도전와이어; 및 상기 반도체다이, 상기 제1도전패드, 상기 제 2 도전패드 및 상기 도전와이어를 봉지하는 인캡슐란트를 포함하고, 상기 제 1 및 제 2 도전패드는 각각 제 1 금속층을 중심으로 상, 하면에 제 2 금속층 및 제 3 금속층이 형성되며, 상기 각각의 제 1 금속층은 측면이 오목 및 볼록한 형상 중 선택된 어느 하나의 형상으로 형성된다.
상기 반도체 다이의 상기 제 1 면은, 상기 제 1 도전패드의 상기 제 2 금속 층에 솔더에 의해 전기적으로 연결될 수 있다.
상기 제 1 및 제 2 도전패드는 제 3 금속층이 상기 인캡슐란트의 외측으로 노출될 수 있다.
상기 제 1 금속층은, 상기 제 2 금속층 및 상기 제 3 금속층에 비해 동일한 식각액에 대한 반응도가 높은 금속일 수 있다.
상기 제 1 금속층은, 상기 제 2 금속층 및 상기 제 3 금속층에 비해 동일한 식각액에 대한 반응도가 낮은 금속일 수 있다.
상기 제 1 금속층과 상기 제 3 금속층은 동일한 금속일 수 있다.
상기 제 3 금속층은, 상기 인캡슐란트의 외부로 노출된 면에 솔더볼 및 랜드 중 선택된 어느 하나가 부착될 수 있다.
본 발명에 따른 반도체 패키지의 제조방법은 서브스트레이트를 준비하는 단계; 상기 서브스트레이트 상에 접착층을 형성하는 단계; 제 1 및 제 2 금속층을 포함하여 적어도 2층의 금속층으로 구성되는 도전패드모재를 상기 접착층 상에 부착하는 단계; 상기 도전패드모재를 패터닝하여 도전패드를 형성하는 단계; 상기 도전패드와 전기적으로 연결되도록 반도체다이를 실장하는 단계; 상기 도전패드 및 상기 반도체다이를 인캡슐레이션하는 단계; 및 상기 접착층 및 상기 서브스트레이트를 제거하는 단계;를 포함하여 구성된다.
상기 서브스트레이트는, 금속 박판 및 합성수지 필름 중 선택된 어느 하나일 수 있다.
상기 도전패드모재는, 상기 제 1 금속층을 사이에 두고 상기 제 2 금속층과 대면하도록 상기 제 2 금속층에 접합되는 제 3 금속층을 더 포함하여 구성될 수 있다.
상기 도전패드 형성단계는, 상기 도전패드모재 상에 패턴을 형성하는 단계, 및 상기 패턴이 형성된 상기 도전패드모재를 식각액에 의해 식각하는 단계를 포함하여 구성될 수 있다.
상기 제 1 금속층은, 상기 식각액에 의해 상기 제 2 금속층보다 더 식각될 수 있다.
상기 제 1 금속층은, 상기 식각액에 의해 상기 제 2 금속층보다 덜 식각될 수 있다.
상기 제 3 금속층은 상기 제 2 금속층과 동일한 금속일 수 있다.
상기 반도체다이 실장단계는, 상기 반도체다이와 상기 제 2 금속층을 도전와이어에 의해 연결하는 단계를 포함하여 구성될 수 있다.
상기 서브스트레이트 및 상기 접착층이 제거된 상기 제 3 금속층에 솔더볼 및 랜드 중 선택된 어느 하나를 부착할 수 있다.
첨부된 도면과 연관하여 이하에서 개시되는 상세한 설명은 발명의 바람직한 실시예들을 설명할 의도로서 행해진 것이고, 발명이 실행될 수 있는 형태들만을 나타내는 것은 아니다. 본 발명의 사상이나 범위에 포함된 동일한 또는 등가의 기능들이 다른 실시예들에 의해서도 달성될 수 있음을 주지해야 한다.
도면에 개시된 어떤 특징들은 설명의 용이함을 위해 확대한 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나, 당업자라 면 이러한 상세 사항들을 쉽게 이해할 것이다.
이하, 첨부도면을 참조하여 본 발명의 실시예에 대해 상세히 서명하기로 한다.
도 1a는 본 발명에 따른 반도체 패키지의 일부 단면을 도시한 단면사시도이고, 도 1b는 도 1을 A 방향에서 바라본 상부 투영도이다. 그리고, 도 2는 도 1의 단면을 설명하기 위해 평면형태로 도시한 평면도이다. 도 1a, 도 1b 및 도 2는 예시적으로 제시된 것으로 패키징의 형태는 적용 패키지에 따라 제시된 도면과 차이가 있을 수 있다. 아울러, 도 1a, 1b 및 도 2는 이후에 설명할 패키징 완료 후의 완성된 반도체 패키지를 도시한 예시도이다.
본 발명에 따른 반도체 패키지는 인캡슐란트(110), 반도체다이(120), 제 1 도전패드(130a), 제 2 도전패드(130b) 및 도전와이어(140)를 포함하여 구성되며, 제 1 도전패드(130a) 및 제 2 도전패드(130b)에 부착되는 솔더(150)를 더 포함할 수 있다.
인캡슐란트(110)는 반도체다이(120), 제 1 도전패드(130a), 제 2 도전패드(130b) 및 도전와이어(140)를 봉지한다. 이 인캡슐란트(110)는 반도체다이(120), 제 1 도전패드(130a), 제 2 도전패드(130b) 및 도전와이어(140)를 외부로부터의 충격으로부터 보호하고, 이물질, 습기, 공기로부터 격리한다. 특히, 인캡슐란트(110)는 반도체다이(120), 제 1 도전패드(130a), 제 2 도전패드(130b) 및 도전와이어(140)가 외부와 절연되도록 하며, 반도체다이(120)로부터 발생된 열을 일부 방열한다. 이 인캡슐란트(110)는 상면인 제 1 면(111a)과 이의 반대면인 제 2 면(111b) 및 제 1 면(111a)과 제 2 면(111b)을 연결하는 측면(111c)으로 구성되며, 인캡슐란트(110)의 제 2 면(111b)에는 제 1 도전패드(130a) 및 제 2 도전패드(130b)의 일부가 노출된다.
반도체다이(120)는 인캡슐란트(110)에 의해 봉지되며, 상면인 제 1 면(120a)과 하면인 제 2 면(120b)을 갖는다. 제 1 면(120a)에는 도전와이어(140)와의 연결을 위한 본드패드(121)가 하나 이상 형성된다. 그리고, 제 2 면(120b)에는 제 1 도전패드(130a)가 전기적으로 접촉된다. 이를 위해, 제 2 면(120b)과 제 1 도전패드(130a)는 솔더(150)에 의해 전기적으로 접촉될 수 있다. 여기서, 솔더(150)는 기존의 납(Pb)을 이용하는 것 외에도, 금(Au), 은(Ag)나 이의 등가금속을 이용하여, 솔더(150)에 의한 부착공정과 동일한 공정 또는 이의 등가공정에 의해 구현될 수 있으며, 이로써 본 발명을 한정하는 것은 아니다. 반도체다이(120)는 하나 이상의 회로가 형성된 집적회로 형태일 수도 있지만, 트랜지스터(Transistor), 다이오드(Diode)나 이의 등가소자와 같은 단일소자일 수 있으며, 이로써 본 발명을 한정하는 것은 아니다. 도 1b에서는 트랜지스터의 예를 도시하기 위해, 제 1 도전패드(130a) 및 제 2 도전패드(130b) 외에도 제 3 도전패드(130c)를 더 포함한 예를 도시하였다. 만약 다이오드와 같은 2극 소자인 경우 제 3 도전패드(130c)가 없는 구조일 수 있으며 이로써 본 발명을 한정하는 것은 아니다. 이러한, 반도체다이(120)는 제 1 도전패드(130a), 제 2 도전패드(130b) 및 제 3 도전패드(130c)의 중계에 의해 외부회로나 소자와 전기적으로 연결된다.
제 1 내지 제 3 도전패드(130 : 130a, 130b, 130c)는 두 가지 이상의 금속을 이용하여 2층 이상의 다층구조로 형성된다. 도 1a, 도 1b 및 도 2에서는 3층 구조로 도시하였으며, 이후 본 발명에서는 3층 구조를 기본으로 하여 본 발명에 대해 설명하기로 한다. 하지만, 제시된 도면에 의해 본 발명을 한정하는 것은 아니다.
제 1 내지 제 3 도전패드(130)는 제 1 내지 제 3 금속층(131, 132, 133)을 포함하여 구성된다. 특히, 제 1 금속층(131 : 131a, 131b, 131c)은 제 2 및 제 3 금속층(132 : 132a, 132b, 132c, 133 : 133a, 133b, 133c)과는 다른 금속을 이용하여 형성되며, 제 2 금속층(132)과 제 3 금속층(133)의 재질도 서로 달리할 수 있으며, 이로써 본 발명을 한정하는 것은 아니다. 다만, 제 2 금속층(132)과 제 3 금속층(133)을 동일한 금속을 이용하는 경우, 공정 진행의 편리성과 공정비용의 저감을 위해 바람직할 수 있다. 그리고, 제 1 금속층(131)과 제 2 금속층(132) 및 제 3 금속층(133)은 동일한 식각액에 대한 식각율이 상이해야 한다. 이에 대한 상세한 설명은 이후의 도면을 참조하여 상세히 설명하기로 한다.
한편, 제 1 도전패드(130a)는 반도체다이(120)와 전기적으로 연결되기 위해 제 1 도전패드(130a)의 제 2 금속층(135) 상면이 반도체다이(120)의 제 2 면(120c)과 접합된다. 이때, 반도체다이(120)의 제 2 면(120c)과 제 2 금속층(135)의 상면 사이에는 접합을 위한 솔더층(137)이 형성될 수 있으며, 이로써 본 발명을 한정하는 것은 아니다.
아울러, 반도체다이(120)의 제 1 면(120a)에는 상술한 바와 같이 본드패드(121)가 형성되며, 이 본드패드(121)는 도전와이어(140)에 의해 제 2 도전패드(130b) 및 제 3 도전패드(130c)의 제 2 금속층(132b, 132c)와 전기적으로 연결된 다.
그리고, 제 1 내지 제 3 도전패드(130)의 제 3 금속층(133)의 하면은 인캡슐란트(110)의 외부로 노출되며, 노출된 제 3 금속층(133)의 하면에는 솔더(150) 또는 솔더의 다른 형태인 랜드(미도시)가 부착될 수 있다.
도 3a 및 도 3b는 도전패드의 형태를 설명하기 위한 예시도이다.
도 1a 내지 도 3b에 도시된 도전패드(130)의 구조는 예시적으로 제시된 도면이며, 이로써 본 발명을 한정하는 것은 아니다. 도 1a 내지 도 3b에 도시된 도전패드(130)의 구조는 식각율의 차이에 따라 형성되는 구조이며, 대표적인 형태를 도 3a 및 도 3b에 도시하였다. 도전패드(130)는 도 3a와 같이 측면(134b)이 오목한 형태의 장구형 도전패드(230a)와 도 3b와 같은 항아리형 도전패드(230b)로 구분될 수 있다.
이러한, 장구형 도전패드(230a)와 항아리형 도저패드(230b)는 동일한 식각액에 대해 다른 식각 반응도를 가지는 금속으로 제 1 내지 제 3 금속층(131, 132, 133)을 형성함으로써 용이하게 구현하는 것이 가능하다. 예시적으로, 도 3a 및 도 3b에서는 제 2 금속층(132)과 제 3 금속층(133)은 동일한 식각 반응도를 가지는 금속 예를들어, 동일한 금속을 사용한 것으로 가정하여 도시하였다.
이와 같이 제 2 금속층(132) 및 제 3 금속층(133)이 같은 식각 반응도를 가지고, 제 1 금속층(131)만 다른 식각 반응도를 가지는 경우, 식각액에 동일한 시간 동안 노출시켜도 제 1 금속층(131)은 다른 금속층(132, 133)과는 식각되는 비율이 틀려지게 된다. 도 3a의 경우, 제 1 금속층(131)이 제 2 및 제 3 금속층(132, 133)에 비해 식각 반응도가 높은 경우이고, 도 3b는 제 1 금속층(131)이 제 2 및 제 3 금속층(132, 133)에 비해 식각 반응도가 낮은 경우의 예를 도시한 것이다. 도 3a의 경우, 동일한 시간 같은 식각액에 노출이 되더라도 식각 반응도가 높은 제 1 금속층(131)이 제 2 및 제 3 금속층(132, 133)에 비해 더 식각되어 측면(134a)이 오목한 형태의 도전패드(230a)가 형성된다. 반면에, 도 3b의 경우 제 1 금속층(131)이 식각 반응도가 제일 낮기 때문에 제 2 및 제 3 금속층(132, 133)이 더 식각되어 측면(134b)이 볼록한 형태의 도전패드(230b)가 형성된다.
도전패드(230a, 230b)의 오목하거나 볼록한 측면(134a, 134b) 구조는 인캡슐레이션 이후에 인캡슐란트(110)에 걸림쇠 역할을 하게 되어 반도체 패키지의 완성 후에도 도전패드(230a, 230b)가 인캡슐란트(110)로부터 이탈되는 것을 방지할 수 있게 된다. 이러한 3층 구조의 도전패드(230a, 230b) 외에도 2층 또는 4층 이상의 다층구조를 가지는 도전패드를 형성하는 것도 가능하다. 이러한, 2층 구조의 경우는 제 1 금속층(131)과 제 2 금속층(132)을 이용하거나, 제 1 금속층(131)과 제 3 금속층(133)을 이용하는 방법으로 용이하게 구현될 수 있다.
한편, 4층 이상의 구조는 도전패드(230a, 230b)의 구조가 복잡해지고, 식각공정시 원하는 정확한 형태를 얻기 위해서는 일정한 두께를 유지해야 하기 때문에 반도체 패키지가 두꺼워질 우려가 있으므로, 적절한 선택을 통해 최적의 도전패드를 구현하는 것이 바람직하다.
도 4 내지 도 10은 도 1a 내지 도 3a에 도시된 반도체 패키지의 제조과정을 설명하기 위한 공정도이다. 도 4 내지 도 10은 개략적인 공정을 설명하기 위한 도 면으로, 클린공정과 같이 일부 공정이 생략되었으며, 생략된 공정이 불필요한 것이 아니며, 제시된 도면에 의해 본 발명을 한정하는 것은 아니다.
우선, 도 4에서와 같이 패키징 공정을 수행하기 위한 서브스트레이트(490) 및 도전패드모재(460)를 준비한다. 도 4 내지 도 10에서는 도전패드모재(460) 및 이를 이용하여 형성되는 도전패드(430)가 3층 구조를 가지는 경우의 예를 도시하였으나, 이로써 본 발명을 한정하는 것은 아니다.
이 서브스트레이트(490)의 제 1 면(491)에는 도전패드모재(460)를 서브스트레이트(490)에 부착 및 고정하기 위한 접착층(495)이 형성된다. 여기서, 접착층(495)은 후술할 식각공정에 이용되는 식각액과 반응하지 않는 물질을 이용하는 것이 패키징 공정을 단순화하고, 도전패드의 형성을 용이하게 하는데 바람직하다.
여기서, 서브스트레이트(490)는 반도체 패키지 공정을 보다 용이하게 수행하고, 다수의 반도체를 동시에 패키징하기 위해 사용된다. 이 서브스트레이트(490)는 반도체 패키징이 완료되면 박리되어 제거되지만, 공정 중에는 반도체 패키지 과정 중의 재료를 지지하는 역할을 수행한다. 이러한 역할을 위해, 서브스트레이트(490)는 도전패드모재(460)를 지지할 수 있을 정도의 필름이나 금속박판을 이용하게 된다. 특히, 본 발명에서는 반도체 패키지의 제조 후 쉽게 제거가 가능하도록 접착층(495)을 사용하게 되며, 이로인해 공정의 종단에서 서브스트레이트(490)의 제거가 용이해진다. 또한, 접착층(495)의 사용으로 인해, 서브스트레이트(490)와 도전패드모재(460)를 포함한 패키징 재료의 고정이 용이하여 종래보다 얇은 서브스트레이트(490)를 이용하는 것이 가능해진다. 이로인해, 종래의 서브스트레이 트(490)와 같이 고가의 금속판을 사용하지 않고도 공정의 진행이 가능해지며, 서브스트레이트(490)의 제거를 위한 식각공정을 생략하는 것이 가능해진다. 이 서브스트레이트(490)의 재료로 이용 가능한 것은 PET(Poly Ethylene Telephtalate)와 같은 합성수지나 이의 등가화합물 또는 알루미늄, 스테인레스 스틸 및 이의 등가 금속으로 제조되는 금속플레이트가 있으며, 이로써 본 발명을 한정하는 것은 아니다.
더불어, 도전패드(430)의 형성을 위해 반드시 도금과정을 이용해야 하는 것이 아니기 때문에 도전패드(430) 또는 도전패드모재(460)의 형성을 위해 다양한 공정을 적용하는 것이 가능해진다.
예를 들어, 제 3 금속층모재(463)을 접착층에 접착 후 도금, 인쇄, 압착이나 이의 등가공정을 이용하여 제 1 금속층모재(461) 및 제 2 금속층모재(462)를 순차적으로 형성하여 도전패드모재(460)를 형성할 수 있다. 또한, 제 1 내지 제 3 금속층모재(461, 462, 463)에 다른 금속층모재를 합착, 증착, 도금 또는 이의 등가공정에 의해 형성한 후 서브스트레이트(490)를 접착할 수도 있으며, 이로써 본 발명을 한정하는 것은 아니다.
도 4와 같이 접착층(495)이 형성된 서브스트레이트(490)와 도전패드모재(460)가 준비되면, 도전패드모재(460)를 서브스트레이트(490)의 접착층(495) 상에 부착한다.
이와같이, 서브스트레이트(490)의 제 1 면(491) 상에 도전패드모재(460)가 부착되면, 도 5와 같이 제 2 금속층모재(462) 상에 패턴(480)이 형성된다. 이 패턴(480)은 도전패드모재(460)를 식각하여 도전패드(430)를 형성하기 위한 것으로, 도전패드(430)의 형태를 결정짓는다. 이러한 패턴(480)은 포토레지스트 공정, 인쇄공정 또는 이의 등가공정을 이용하여 쉽게 형성할 수 있으며, 이로써 본 발명을 한정하는 것은 아니다.
패턴(480)이 형성되면, 식가액에 의해 식각공정을 진행하여 도 6과 같이 도전패드(430)를 형성한다. 여기서, 도 5 내지 도 10에서는 설명의 편의를 위해 4개체의 도전패드(460)를 도시하였으나, 실제 공정에서는 이보다 많은 수의 도전패드(460)가 형성될 수 있으며, 이로써 본 발명을 한정하는 것은 아니다.
그리고, 식각공정에서 사용되는 식각액에 대해 제 1 내지 제 3 금속층(461, 462, 463)은 다른 식각반응도를 가지는 것이 바람직하다. 물론, 다층의 금속층 각각에 대해 다른 식각 반응도를 가지도록 하는 방법을 이용할 수도 있지만, 공정의 복잡도가 상승하고, 정교한 공정을 필요로하여 공정 비용의 상승을 초래할 수 있으므로, 반도체 패키지에 따라 적절한 공정의 선택이 필요하다. 이 때문에, 본 발명에서는 제 2 금속층(462)과 제 3 금속층(463)은 동일한 금속을 이용하여 식각 반응도를 통일하고, 제 1 금속층(461)만을 다른 식각 반응도를 가지는 금속을 이용하여 형성한 예를 제시하였다.
이미 상술한 바와 같이, 도전패드(360)의 형태는 장구형 도전패드와 항아리형 도전패드의 두 가지를 대표적인 형태로 꼽을 수 있다. 장구형 도전패드는 제 1 금속층모재(461)가 다른 금속층모재(462, 463)에 비해 높을 경우 형성되는 형태이고, 항아리형 도전패드는 장구형 도전패드와 반대의 경우에 형성되는 형태이다.
또한, 각 금속층모재(461, 462, 463)가 각각 다른 식각반응도를 가지는 경 우, 장구형 도전패드를 형성하게 되면, 제 1 내지 제 3 금속층모재(461, 462, 463)는 제 1 금속층모재(461), 제 3 금속층모재(463) 및 제 2 금속층(462)의 순으로 식각반응도가 높은 금속을 이용하는 것이 바람직하다. 이는 제 3 금속층(463)이 제 2 금속층(462)에 비해 식각액에 노출되는 시간이 짧기 때문이며, 이 경우 제 2 금속층(462)와 제 3 금속층(463)의 식각반응도가 동일하면, 제 3 금속층(463)이 제 1 금속층(462)에 비해 적게 식각되어 원하는 도전패드의 형태를 정확히 구현하기 어려울 수 있다.
장구형 도전패드를 형성하는 경우, 식각공정이 진행되면 도전패드모재 중 패턴(480)에 의해 가려지지 않은 부분이 식각액에 노출되어 식각이 진행된다. 제 2 금속층모재(462)로부터 식각이 진행되고, 이어서 제 1 금속층모재(461) 및 제 3 금속층모재(463) 순으로 순차적으로 식각이 진행된다. 이때, 제 1 금속층모재(461)가 제 2 및 제 3 금속층모재(462, 463)에 비해 식각액에 대한 반응도가 높기 때문에 동일한 시간동안 노출되어도 더 많이 식각된다. 특히, 제 1 금속층모재(461)가 제 2 및 제 3 금속층모재(462, 463)와 접합된 부분보다, 그렇지 않은 부분 즉, 제 1 금속층의 측면(431b) 중앙부분이 더 많이 식각된다. 이 때문에, 도전패드모재(460)의 식각 후에 장구형의 도전패드(430)가 형성된다.
도전패드(430)가 형성되면, 도 7과 같이 제 1 도전패드(430a)의 제 2 금속층(432) 상에 반도체다이(420)가 부착된다. 반도체다이(420) 부착 공정 이전에 반도체다이(420)와 제 1 도전패드(430a)의 사이에 솔더층이 형성되는 공정이 진행되며, 이 솔더층(437)에 의해 반도체다이(420)와 제 1 도전패드(430a)는 전기적으로 연결된다. 그리고, 반도체다이(420)의 본드패드(421)와 제 2 도전패드(430b)의 제 2 금속층(432b)를 전기적으로 연결하기 위한 도전와이어(440)가 형성된다. 여기서, 도 7에서는 두 쌍의 반도체다이(420) 및 제 1 및 제 2 도전패드(430a, 430b)를 도시하였지만, 실제 공정에서는 이보다 많은 수의 반도체다이와 도전패드가 동일 서브스트레이트(490) 상에 형성될 수 있다.
반도체다이(420)가 실장되면, 도 8과 같이 인캡슐란트(410)를 이용하여 인캡슐레이션이 진행된다. 도 8은 다수의 반도체 패키지를 한 번에 인캡슐레이션한 형태를 도시한 것이다.
이때, 제 1 도전패드(430a) 및 제 2 도전패드(430b)의 제 3 금속층(433)의 하면(434a, 434b)은 접착층에 부착되어 있기 때문에, 앤캡슐란트(410)에 의해 봉지되지 않게 된다.
인캡슐레이션이 진행되면, 도 9와 같이 서브스트레이트(490) 및 접착층(495)를 제거하는 과정을 진행한다. 이때도 도전패드모재(460)의 형성과 마찬가지로 다양한 공정을 이용하는 것이 가능하다. 즉, 상술한 바와 같이 얇은 금속판을 서브스트레이트(490)로 이용하는 경우, 식각 또는 스트립 공정을 통해 금속판을 제거할 수 있게 된다. 식각을 이용하는 경우에도 제 3 금속층(433)의 하면(434a, 434b)의 손상이 없이 서브스트레이트(490)을 제거할 수 있다. 왜냐하면, 서브스트레이트(490)와 제 3 금속층(433)의 사이에 식각액과 반응하지 않는 접착층(495)이 존재하며, 이 접착층(495)이 식각액에 대한 보호층의 역할을 수행하기 때문이다. 또한, 접착층(495)은 접착층(495)을 녹일 수 있는 용매를 이용하여 용이하게 제거할 수 있다.
식각공정을 이용하지 않는 경우라 하더라도, 서브스트레이트(490)의 두께가 종래보다 얇거나 종래와는 다른 재질을 이용하기 때문에, 서브스트레이트(490)의 박리가 용이해진다.
서브스트레이트(490) 및 접착층(495)을 제거하면, 도 10과 같이 송이 공정을 통해 개별 반도체 패키지로 분리하는 공정을 수행한다. 상술한 바와 같이, 반도체 패키지 공정은 공정의 효율을 증가시키기 위해 하나의 서브스트레이트(490) 상에 다수의 반도체 패키지를 일체형으로 형성하게 되고, 서브스트레이트(490)의 제거 전까지 이 일체형 반도체 패키지를 유지하게 된다.
이러한 반도체 패키지를 상품화하기 위해서는 개별 반도체 패키지로 분리해야 하며, 절단 공정을 통해 도 10과 같이 개별 반도체 패키지로 구분하게 된다. 그리고, 제 1 및 제 2 도전패드(430a, 430b)의 제 3 금속층(433)의 하면(434a, 434b)에 솔더볼 또는 랜드(451)를 부착하여 상품으로 완성하게 된다.
여기서, 솔더볼 또는 랜드(451)의 부착은 소잉 공정 이전에 수행되어도 무방하며, 서브스트레이트(490)의 제거 또한 소잉 공정 이후에 수행되어도 상관없으며, 이로써 본 발명을 한정하는 것은 아니다.
상술한 바와 같이 본 발명에 따른 반도체 패키지와 이의 제조방법은 박형 서브스트레이트에 의해 패키징 공정을 수행하도록 하여 패키징 공정 후 제거가 용이 하며, 서브스트레이트의 제거시에도 도전패드의 손상을 최소화하는 것이 가능하다.
또한, 본 발명에 따른 반도체 패키지와 이의 제조방법은 중앙부가 오목하거나, 볼록하게 형성되고, 다층으로 구성되는 도전패드를 제공하여, 도전패드가 인캡슐란트에 의해 견고히 고정되도록 함과 아울러, 도전패드의 이탈로 인한 패키지 부량을 최소화하는 것이 가능하다.
이상에서 설명한 것은 본 발명의 기술적 사상을 설명하기 위한 하나의 실시예에 불과한 것으로서, 본 발명의 기술적 범위는 상술한 실시예에 의해 한정되는 것이 아니고, 본 발명의 특허청구범위에 기재된 청구항에 의해 한정되어야 할 것이다. 또한, 본 발명이 본 발명의 기술분야에서 통상의 지식을 가진 자가 할 수 있는 다양한 변형 및 균등한 타 실시예를 포괄할 수 있음을 이해해야 할 것이다.

Claims (16)

  1. 제 1 면과 이의 반대면인 제 2 면을 갖는 반도체다이;
    상기 반도체다이의 상기 제 1 면과 전기적으로 연결되는 제 1 도전패드;
    상기 제 1 도전패드와 이격되는 적어도 하나의 제 2 도전패드;
    상기 반도체 다이의 상기 제 2 면과 상기 제 2 도전패드 각각을 전기적으로 연결하는 적어도 하나의 도전와이어; 및
    상기 반도체다이, 상기 제1도전패드, 상기 제 2 도전패드 및 상기 도전와이어를 봉지하는 인캡슐란트를 포함하고,
    상기 제 1 및 제 2 도전패드는 각각 제 1 금속층을 중심으로 상, 하면에 제 2 금속층 및 제 3 금속층이 형성되며, 상기 각각의 제 1 금속층은 측면이 오목 및 볼록한 형상 중 선택된 어느 하나의 형상으로 형성되고,
    상기 제 1 금속층은,
    상기 제 2 금속층 및 상기 제 3 금속층에 비해 동일한 식각액에 대한 반응도가 높은 금속인 것을 특징으로 하는 반도체패키지.
  2. 제 1 항에 있어서,
    상기 반도체 다이의 상기 제 1 면은, 상기 제 1 도전패드의 상기 제 2 금속층에 솔더에 의해 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 도전패드는 제 3 금속층이 상기 인캡슐란트의 외측으로 노출된 것을 특징으로 하는 반도체 패키지.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 금속층은,
    상기 제 2 금속층 및 상기 제 3 금속층에 비해 동일한 식각액에 대한 반응도가 낮은 금속인 것을 특징으로 하는 반도체패키지.
  6. 제 1 항에 있어서,
    상기 제 1 금속층과 상기 제 3 금속층은 동일한 금속인 것을 특징으로 하는 반도체패키지.
  7. 제 3 항에 있어서,
    상기 제 3 금속층은,
    상기 인캡슐란트의 외부로 노출된 면에 솔더볼 및 랜드 중 선택된 어느 하나가 부착되는 것을 특징으로 하는 반도체패키지.
  8. 서브스트레이트를 준비하는 단계;
    상기 서브스트레이트 상에 접착층을 형성하는 단계;
    제 1 및 제 2 금속층을 포함하여 적어도 2층의 금속층으로 구성되는 도전패드모재를 상기 접착층 상에 부착하는 단계;
    상기 도전패드모재를 패터닝하여 도전패드를 형성하는 단계;
    상기 도전패드와 전기적으로 연결되도록 반도체다이를 실장하는 단계;
    상기 도전패드 및 상기 반도체다이를 인캡슐레이션하는 단계; 및
    상기 접착층 및 상기 서브스트레이트를 제거하는 단계;를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제 8 항에 있어서,
    상기 서브스트레이트는,
    금속 박판 및 합성수지 필름 중 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제 8 항에 있어서,
    상기 도전패드모재는,
    상기 제 1 금속층을 사이에 두고 상기 제 2 금속층과 대면하도록 상기 제 2 금속층에 접합되는 제 3 금속층을 더 포함하여 구성되는 것을 특징으로 하는 반도 체 패키지의 제조방법.
  11. 제 10 항에 있어서,
    상기 도전패드 형성단계는,
    상기 도전패드모재 상에 패턴을 형성하는 단계, 및
    상기 패턴이 형성된 상기 도전패드모재를 식각액에 의해 식각하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 금속층은,
    상기 식각액에 의해 상기 제 2 금속층보다 더 식각되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  13. 제 11 항에 있어서,
    상기 제 1 금속층은,
    상기 식각액에 의해 상기 제 2 금속층보다 덜 식각되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  14. 제 11 항에 있어서,
    상기 제 3 금속층은 상기 제 2 금속층과 동일한 금속인 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 제 8 항에 있어서,
    상기 반도체다이 실장단계는,
    상기 반도체다이와 상기 제 2 금속층을 도전와이어에 의해 연결하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제 10 항에 있어서,
    상기 서브스트레이트 및 상기 접착층이 제거된 상기 제 3 금속층에 솔더볼 및 랜드 중 선택된 어느 하나를 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020060120707A 2006-12-01 2006-12-01 반도체 패키지 및 이의 제조방법 KR100817030B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060120707A KR100817030B1 (ko) 2006-12-01 2006-12-01 반도체 패키지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060120707A KR100817030B1 (ko) 2006-12-01 2006-12-01 반도체 패키지 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR100817030B1 true KR100817030B1 (ko) 2008-03-26

Family

ID=39411775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120707A KR100817030B1 (ko) 2006-12-01 2006-12-01 반도체 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100817030B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311216A (zh) * 2013-05-20 2013-09-18 江苏长电科技股份有限公司 新型高密度多层线路芯片倒装封装结构及制作方法
WO2016207220A1 (de) * 2015-06-22 2016-12-29 Osram Opto Semiconductors Gmbh Herstellung elektronischer bauelemente
CN112652544A (zh) * 2020-12-22 2021-04-13 长电科技（滁州）有限公司 一种封装结构及其成型方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250884A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004119726A (ja) 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250884A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004119726A (ja) 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311216A (zh) * 2013-05-20 2013-09-18 江苏长电科技股份有限公司 新型高密度多层线路芯片倒装封装结构及制作方法
CN103311216B (zh) * 2013-05-20 2016-02-24 江苏长电科技股份有限公司 高密度多层线路芯片倒装封装结构及制作方法
WO2016207220A1 (de) * 2015-06-22 2016-12-29 Osram Opto Semiconductors Gmbh Herstellung elektronischer bauelemente
CN112652544A (zh) * 2020-12-22 2021-04-13 长电科技（滁州）有限公司 一种封装结构及其成型方法

Similar Documents

Publication Publication Date Title
US5661088A (en) Electronic component and method of packaging
US6294100B1 (en) Exposed die leadless plastic chip carrier
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US8154110B2 (en) Double-faced electrode package and its manufacturing method
US6876074B2 (en) Stack package using flexible double wiring substrate
US6781243B1 (en) Leadless leadframe package substitute and stack package
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US6835598B2 (en) Stacked semiconductor module and method of manufacturing the same
JP5441313B2 (ja) ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US7932587B2 (en) Singulated semiconductor package
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20020089053A1 (en) Package having array of metal pegs linked by printed circuit lines
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US20110221059A1 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
US7648902B2 (en) Manufacturing method of redistribution circuit structure
US20040127011A1 (en) [method of assembling passive component]
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
KR100817030B1 (ko) 반도체 패키지 및 이의 제조방법
US7138707B1 (en) Semiconductor package including leads and conductive posts for providing increased functionality
US9806006B2 (en) Etch isolation LPCC/QFN strip
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
US8269321B2 (en) Low cost lead frame package and method for forming same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200210

Year of fee payment: 13