TW201535543A - 半導體封裝件之製造方法 - Google Patents

半導體封裝件之製造方法 Download PDF

Info

Publication number
TW201535543A
TW201535543A TW103145234A TW103145234A TW201535543A TW 201535543 A TW201535543 A TW 201535543A TW 103145234 A TW103145234 A TW 103145234A TW 103145234 A TW103145234 A TW 103145234A TW 201535543 A TW201535543 A TW 201535543A
Authority
TW
Taiwan
Prior art keywords
resin sheet
thermosetting resin
wafer
semiconductor wafer
semiconductor
Prior art date
Application number
TW103145234A
Other languages
English (en)
Inventor
Kosuke Morita
Tsuyoshi Ishizaka
Jun Ishii
Goji Shiga
Chie Iino
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201535543A publication Critical patent/TW201535543A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明係提供一種可以熱硬化性樹脂片材良好地填入凹凸的半導體封裝件之製造方法。本發明半導體封裝件之製造方法，包含將積層體加壓，形成密封體的步驟，前述密封體具有半導體晶片及包覆前述半導體晶片之熱硬化性樹脂片材；前述積層體具有：具支撐板、積層於前述支撐板上之暫時固定材及暫時固定於前述暫時固定材上之半導體晶片的晶片暫時固定體、配置於前述晶片暫時固定體上之熱硬化性樹脂片材、及90℃之拉伸儲存彈性模數為200MPa以下並配置於前述熱硬化性樹脂片材上的分離板。

Description

半導體封裝件之製造方法 技術領域
本發明係有關於一種半導體封裝件之製造方法。
背景技術
以往，以密封樹脂密封已固定於暫時固定材等上之半導體晶片的方法，作為半導體封裝件之製造方法係眾所周知。如此之密封樹脂例如，熱硬化性樹脂片材係眾所周知(參照例如，專利文獻1)。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2006-19714號公報
發明概要
因熱硬化性樹脂片材未能填入暫時固定材及暫時固定材上之半導體晶片所形成的凹凸，而產生空隙。空隙將使半導體封裝件之信賴性下降。
本發明之目的係為解決前述課題，而提供一種可 以熱硬化性樹脂片材良好地填入凹凸的半導體封裝件之製造方法。
第1本發明係一種半導體封裝件之製造方法，包含將積層體加壓，形成密封體的步驟，前述密封體具有半導體晶片及包覆前述半導體晶片之熱硬化性樹脂片材；前述積層體具有：具支撐板、積層於前述支撐板上之暫時固定材及暫時固定於前述暫時固定材上之半導體晶片的晶片暫時固定體、配置於前述晶片暫時固定體上之熱硬化性樹脂片材、及90℃之拉伸儲存彈性模數為200MPa以下並配置於前述熱硬化性樹脂片材上的分離板。
第1本發明中，使用以熱硬化性樹脂片材被覆半導體晶片時之一般溫度附近的90℃中拉伸儲存彈性模數低的分離板。因此，可隨著因凹凸變形之熱硬化性樹脂片材使分離板變形，可良好地填入凹凸。
第1本發明中，透過分離板對熱硬化性樹脂片材等施加壓力。藉此，於以平行平板方式進行熱壓時，可防止熱硬化性樹脂片材附著於沖壓機。
形成前述密封體之步驟中，以於加熱下加壓前述積層體為佳。藉此，可輕易地形成密封體。
形成前述密封體之步驟中，以於70℃~100℃下加壓前述積層體為佳。如此，可輕易地使分離板隨著熱硬化性樹脂片材之變形產生變形。
第2本發明係一種半導體封裝件之製造方法，包 含將積層結構體加壓，形成密封結構體的步驟，前述密封結構體具有半導體晶圓、安裝於前述半導體晶圓上之半導體晶片及包覆前述半導體晶片之熱硬化性樹脂片材；前述積層結構體具有：具半導體晶圓及安裝於前述半導體晶圓上之半導體晶片的晶片安裝晶圓、配置於前述晶片安裝晶圓上之熱硬化性樹脂片材、及90℃之拉伸儲存彈性模數為200MPa以下並配置於前述熱硬化性樹脂片材上的分離板。
第3本發明係一種半導體封裝件之製造方法，包含將積層物加壓，形成密封物的步驟，前述密封物具有基板、安裝於前述基板上之半導體晶片及包覆前述半導體晶片之前述熱硬化性樹脂片材；前述積層物具有：具基板及安裝於前述基板上之半導體晶片的晶片安裝基板、配置於前述晶片安裝基板上之熱硬化性樹脂片材、及90℃之拉伸儲存彈性模數為200MPa以下並配置於前述熱硬化性樹脂片材上的分離板。
利用第1、第2及第3本發明之半導體封裝件之製造方法，因可隨著熱硬化性樹脂片材之變形使分離板變形，故可藉由熱硬化性樹脂片材良好地填入凹凸。
1‧‧‧積層體
11‧‧‧晶片暫時固定體
12‧‧‧熱硬化性樹脂片材
13‧‧‧分離板
41‧‧‧下側加熱板
42‧‧‧上側加熱板
11a‧‧‧支撐板
11b‧‧‧暫時固定材
14‧‧‧半導體晶片
14a‧‧‧電極墊
51‧‧‧密封體
52‧‧‧硬化體
61‧‧‧緩衝塗膜
62‧‧‧光罩
63‧‧‧抗電鍍塗料
64‧‧‧電鍍圖案
65‧‧‧重接線
66‧‧‧保護膜
67‧‧‧電極
68‧‧‧凸塊
69‧‧‧重接線層
53‧‧‧重接線體
54‧‧‧半導體封裝件
2‧‧‧積層結構體
14b,83‧‧‧凸塊
21‧‧‧晶片安裝晶圓
21a‧‧‧半導體晶圓
21b‧‧‧電極
21c‧‧‧貫通電極
15‧‧‧底膠填充材
71‧‧‧密封結構體
72‧‧‧硬化結構體
73‧‧‧研磨面
81‧‧‧重接線層
82‧‧‧重接線
74‧‧‧重接線結構體
75‧‧‧半導體封裝件
3‧‧‧積層物
101‧‧‧基台
102‧‧‧壓力汽缸下盤
103‧‧‧滑行移動台
104‧‧‧滑動汽缸
105‧‧‧下加熱板
106‧‧‧下盤構件
107‧‧‧基板載台
108‧‧‧支柱
109‧‧‧壓力汽缸上盤
110‧‧‧中間移動構件
111‧‧‧上加熱板
112‧‧‧上框構件
113‧‧‧內側框體
113a‧‧‧框狀壓部
113b‧‧‧桿
114‧‧‧壓力汽缸
115‧‧‧汽缸桿
116‧‧‧真空．加壓口
117‧‧‧平板
31a‧‧‧基板
31‧‧‧晶片安裝基板
13a‧‧‧中央部
13b‧‧‧周邊部
36‧‧‧密封物
S‧‧‧制動器
圖1係概略顯示將積層體配置於下側加熱板與上側加熱板之間之狀態的截面圖。
圖2係概略顯示以平行平板方式熱壓積層體之形態的截面圖。
圖3係概略顯示自以熱壓所得之密封體剝離分離板後之形態的截面圖。
圖4係剝離暫時固定材後密封體的概略截面圖。
圖5係概略顯示研磨硬化體之樹脂部分後之形態的截面圖。
圖6係概略顯示於硬化體形成有緩衝塗膜之形態的截面圖。
圖7係概略顯示於緩衝塗膜上配置有光罩之狀態下，於緩衝塗膜形成開口之形態的截面圖。
圖8係概略顯示去除光罩除去後之形態的截面圖。
圖9係概略顯示於晶種層上形成有抗電鍍塗料之形態的截面圖。
圖10係概略顯示於晶種層上形成有電鍍圖案之形態的截面圖。
圖11係概略顯示完成重接線後之形態的截面圖。
圖12係概略顯示於重接線上形成有保護膜之形態的截面圖。
圖13係概略顯示於保護膜形成有開口之形態的截面圖。
圖14係概略顯示於重接線上形成有電極之形態的截面圖。
圖15係概略顯示於電極上形成有凸塊之形態的截面圖。
圖16係顯示將重接線體個片化後所得之半導體封裝件 的概略截面圖。
圖17係概略顯示將積層結構體配置下側加熱板與上側加熱板之間之狀態的截面圖。
圖18係概略顯示以平行平板方式熱壓積層結構體之形態的截面圖。
圖19係概略顯示自以熱壓所得之密封結構體剝離分離板後之形態的截面圖。
圖20係概略顯示研磨硬化結構體之晶圓面相反側之面後之形態的截面圖。
圖21係概略顯示研磨晶圓面形成有研磨面之形態的截面圖。
圖22係於研磨面上形成重接線層所得之重接線結構體的概略截面圖。
圖23係將重接線結構體個片化後所得之半導體封裝件的概略截面圖。
圖24係顯示實施形態3之製造方法中使用之真空加熱接合裝置之一例的概略截面圖。
圖25係概略顯示將積層物配置於基板載台上之形態的截面圖。
圖26係概略顯示形成有經上加熱板、上框構件及下盤構件氣密地包圍之艙室之形態的截面圖。
圖27係概略顯示藉以分離板包覆晶片安裝基板及熱硬化性樹脂片材，形成有可收納晶片安裝基板及熱硬化性樹脂片材之密閉空間之形態的截面圖。
圖28係概略顯示利用密閉空間內外之壓力差形成有密封物之形態的截面圖。
圖29係概略顯示將密封物平坦化之形態的截面圖。
用以實施發明之形態
以下，以實施形態詳細地說明本發明，但本發明並未受限僅為該等實施形態。
[實施形態1]
實施形態1之方法可製造Fan-out(扇出)型晶圓級封裝(WLP)。
如圖1所示，積層體1具有晶片暫時固定體11、配置於晶片暫時固定體11上之熱硬化性樹脂片材12及配置於熱硬化性樹脂片材12上之分離板13。積層體1配置於下側加熱板41與上側加熱板42之間。
晶片暫時固定體11具有支撐板11a、積層於支撐板11a上之暫時固定材11b、暫時固定於暫時固定材11b上之半導體晶片14。
並未特別限定支撐板11a之材料，可為例如：SUS等金屬材料、聚醯亞胺、聚醯胺-醯亞胺、聚醚醚酮、聚醚碸等塑膠材料等。
並未特別限定暫時固定材11b，但由可輕易剝離之理由來看，通常使用熱發泡性黏著劑等熱剝離性黏著劑等。
半導體晶片14具有形成有電極墊14a之電路形成 面。晶片暫時固定體11中，半導體晶片14之電路形成面呈與暫時固定材11b接觸的狀態。
將於之後詳述熱硬化性樹脂片材12。
分離板13之90℃拉伸儲存彈性模數係200MPa以下，以小於200MPa為佳，較佳者是150MPa以下。因於200MPa以下時可良好地填入凹凸。並未特別限定分離板13之90℃拉伸儲存彈性模數的下限。分離板13之90℃拉伸儲存彈性模數係例如，1MPa以上。為1MPa以上時因容易切斷加工，故實用性優異。
另外，可以實施例中記載之方法測定90℃拉伸儲存彈性模數。
分離板13可使用聚乙烯、聚丙烯、乙烯丙烯共聚物等聚烯烴系薄膜等。
並未特別限定分離板13之厚度，以35μm以上為佳，較佳者是50μm以上。又，分離板13之厚度，以200μm以下為佳，較佳者是100μm以下。為200μm以下時，可輕易地使分離板13隨著熱硬化性樹脂片材12之變形產生變形。
如圖2所示，使用下側加熱板41及上側加熱板42以平行平板方式熱壓積層體1，形成密封體51。
熱壓之溫度以70℃以上為佳，較佳者是80℃以上，更佳者為85℃以上。為70℃以上時，可使熱硬化性樹脂片材12熔融、流動，可良好地填入凹凸。熱壓之溫度以100℃以下為佳，較佳者是95℃以下。為100℃以下時，可抑制成形物之翹起。
熱壓積層體1之壓力以0.1MPa以上為佳，較佳者是0.5MPa以上，更佳者為1MPa以上。又，熱壓積層體1之壓力以10MPa以下為佳，較佳者是8MPa以下。為10MPa以下時，可不對半導體晶片14造成大損傷地進行密封。
熱壓之時間以0.3分鐘以上為佳，較佳者是0.5分鐘以上。又，熱壓之時間以10分鐘以下為佳，較佳者是5分鐘以下。
熱壓以於減壓環境氣體下進行為佳。藉於減壓環境氣體下進行熱壓，可減少空隙，而良好地填入凹凸。減壓條件方面，壓力係例如，0.1~5kPa，以0.1~100Pa為佳。
熱壓積層體1所得之密封體51具有半導體晶片14及包覆半導體晶片14之熱硬化性樹脂片材12。密封體51與暫時固定材11b及分離板13相接。
如圖3所示，自密封體51剝離分離板13。
接著，加熱密封體51使熱硬化性樹脂片材12硬化，形成硬化體52。
加熱溫度以100℃以上為佳，較佳者是120℃以上。另一方面，加熱溫度之上限，以200℃以下為佳，較佳者是180℃以下。加熱時間以10分鐘以上為佳，較佳者是30分鐘以上。另一方面，加熱時間之上限，以180分鐘以下為佳，較佳者是120分鐘以下。加熱密封體51時，以加壓為佳，壓力以0.1MPa以上為佳，較佳者是0.5MPa以上。另一方面，上限以10MPa以下為佳，較佳者是5MPa以下。
如圖4所示，加熱暫時固定材11b使暫時固定材 11b之黏著力下降後，自硬化體52剝離暫時固定材11b。藉此，露出電極墊14a。
如圖5所示，研磨硬化體52與暫時固定材11b相接之面的相反側之面。研磨方法，可舉使用高速旋轉之磨石的研磨法等為例。
如圖6所示，於硬化體52與暫時固定材11b相接之面上形成緩衝塗膜61。緩衝塗膜61可使用感光性之聚醯亞胺、感光性之聚苯并唑(PBO)等。
如圖7所示，藉於緩衝塗膜61上配置有光罩62之狀態下，曝光，顯影、蝕刻，於緩衝塗膜61形成開口，使電極墊14a露出。
接著，如圖8所示，去除光罩62。
然後，於緩衝塗膜61及電極墊14a上形成晶種層。
如圖9所示，於晶種層上形成抗電鍍塗料63。
如圖10所示，以電鍍銅等電鍍法，於晶種層上形成電鍍圖案64。
如圖11所示，去除抗電鍍塗料63後，蝕刻晶種層完成重接線65。
如圖12所示，於重接線65上形成保護膜66。保護膜66可使用感光性之聚醯亞胺、感光性之聚苯并唑(PBO)等。
如圖13所示，於保護膜66形成開口，使位於保護膜66下方之重接線65露出。藉此，於硬化體52上完成包含重接線65之重接線層69，得到具有硬化體52、及形成於硬 化體52上之重接線層69的重接線體53。
如圖14所示，於已露出之重接線65上形成電極(UBM：Under Bump Metal，凸塊下金屬)67。
如圖15所示，於電極67上形成凸塊68。凸塊68透過電極67及重接線65與電極墊14a電連接。
如圖16所示，個片化(切割)重接線體53後得到半導體封裝件54。
藉由以上，可得於晶片區域外側拉出有配線的半導體封裝件54。
(熱硬化性樹脂片材12)
說明熱硬化性樹脂片材12。
熱硬化性樹脂片材12之90℃黏度以100000Pa．s以下為佳，較佳者是50000Pa．s以下，更佳者為40000Pa．s以下。為100000Pa．s以下時，可良好地填入凹凸。並未特別限定熱硬化性樹脂片材12之90℃黏度的下限。熱硬化性樹脂片材12之90℃黏度係例如，100Pa．s以上，以500Pa．s以上為佳，較佳者是1000Pa．s以上。為100Pa．s以上時，可抑制除氣等空隙產生。
另外，可以實施例記載之方法測定90℃的黏度。
熱硬化性樹脂片材12係熱硬化性。熱硬化性樹脂片材12以包含環氧樹脂、酚樹脂等熱硬化性樹脂為佳。
並未特別限定環氧樹脂。可舉例如：三苯甲烷型環氧樹脂、甲酚酚醛型環氧樹脂、聯苯型環氧樹脂、改質雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、 改質雙酚F型環氧樹脂、雙環戊二烯型環氧樹脂、苯酚酚醛清漆型環氧樹脂、苯氧基樹脂等各種環氧樹脂。該等環氧樹脂可單獨使用，亦可併用2種以上。
由確保環氧樹脂之反應性的觀點來看，以環氧當量150~250、軟化點或熔點為50~130℃之常溫下為固形者為佳。其中，由信賴性之觀點來看，以三苯甲烷型環氧樹脂、甲酚酚醛型環氧樹脂、聯苯型環氧樹脂較佳。又，以雙酚F型環氧樹脂為佳。
酚樹脂只要為可與環氧樹脂之間產生硬化反應者即可，並未特別限定。可使用例如：苯酚酚醛清漆樹脂、酚芳烷基樹脂、聯苯芳烷基樹脂、雙環戊二烯型酚樹脂、甲酚酚醛樹脂、酚醛樹脂等。該等酚樹脂可單獨使用，亦可併用2種以上。
由與環氧樹脂之反應性的觀點來看，酚樹脂以使用羥基當量為70~250、軟化點為50~110℃者為佳。由硬化反應性高之觀點來看，以使用苯酚酚醛清漆樹脂為佳。又，由信賴性之觀點來看，以使用如酚芳烷基樹脂或聯苯芳烷基樹脂之低吸濕性者為佳。
熱硬化性樹脂片材12中環氧樹脂及酚樹脂之合計含量以5重量%以上為佳。為5重量%以上時，可良好地得到對半導體晶片14等之接著力。熱硬化性樹脂片材12中環氧樹脂及酚樹脂之合計含量，以40重量%以下為佳，以20重量%以下較佳。為40重量%以下時可抑制吸濕性為低。
由硬化反應性之觀點來看，環氧樹脂與酚樹脂之 混合比例，以混合成相對於環氧樹脂中之環氧基1當量，酚樹脂中羥基之合計為0.7~1.5當量為佳，較佳者是0.9~1.2當量。
熱硬化性樹脂片材12以包含硬化促進劑為佳。
硬化促進劑只要是可使環氧樹脂與酚樹脂之硬化進行者即可，並未特別限定，可舉例如：2-甲基咪唑(商品名，2MZ)、2-十一基咪唑(商品名，C11-Z)、2-十七基咪唑(商品名，C17Z)、1,2-二甲基咪唑(商品名，1.2DMZ)、2-乙基-4-甲基咪唑(商品名，2E4MZ)、2-苯基咪唑(商品名，2PZ)、2-苯基-4-甲基咪唑(商品名，2P4MZ)、1-苯甲基-2-甲基咪唑(商品名，1B2MZ)、1-苯甲基-2-苯基咪唑(商品名，1B2PZ)、1-氰乙基-2-甲基咪唑(商品名，2MZ-CN)、1-氰乙基-2-十一基咪唑(商品名，C11Z-CN)、1-氰乙基-2-苯基咪唑鎓偏苯三甲酸酯(商品名，2PZCNS-PW)、2,4-二氰-6-[2’-甲基咪唑基-(1’)]-乙基-s-三(商品名，2MZ-A)、2,4-二氰-6-[2’-十一基咪唑基-(1’)]-乙基-s-三(商品名，C11Z-A)、2,4-二氰-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-s-三(商品名，2E4MZ-A)、2,4-二氰-6-[2’-甲基咪唑基-(1’)]-乙基-s-三異三聚氰酸加成物(商品名，2MA-OK)、2-苯基-4,5-二羥甲基咪唑(商品名，2PHZ-PW)、2-苯基-4-甲基-5-羥甲基咪唑(商品名，2P4MHZ-PW)等咪唑系硬化促進劑(均為四國化成工業(股)製)。
其中，由可抑制捏和溫度下之硬化反應的理由來看，以咪唑系硬化促進劑為佳，以2-苯基-4,5-二羥甲基咪 唑、2,4-二氰-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-s-三較佳，以2-苯基-4,5-二羥甲基咪唑更佳。
硬化促進劑之含量，相對於環氧樹脂及酚樹脂之合計100重量份，以0.2重量份以上為佳，較佳者是0.5重量份以上，更佳者為0.8重量份以上。硬化促進劑之含量，相對於環氧樹脂及酚樹脂之合計100重量份，以5重量份以下為佳，較佳者是2重量份以下。
熱硬化性樹脂片材12以包含熱可塑性樹脂(彈性體)為佳。
熱可塑性樹脂，可舉例如：天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱可塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸樹脂、PET或PBT等飽和聚酯樹脂、聚醯胺-醯亞胺樹脂、氟樹脂、苯乙烯-異丁烯-苯乙烯三嵌段共聚物、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚物(MBS樹脂)等。該等熱可塑性樹脂可單獨使用、或併用2種以上。
熱硬化性樹脂片材12中熱可塑性樹脂之含量以1重量%以上為佳。為1重量%以上時，可賦與柔軟性、可撓性。熱硬化性樹脂片材12中熱可塑性樹脂之含量，以30重量%以下為佳，較佳者是10重量%以下，更佳者為5重量%以下。為30重量%以下時，可良好地得到半導體晶片14等之接著力。
熱硬化性樹脂片材12以包含無機填充材為佳。藉由混合無機填充材，可減少熱膨脹係數α。
無機填充材，可舉例如：石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼等。其中，由可良好地降低熱膨脹係數之理由來看，以二氧化矽、氧化鋁為佳，以二氧化矽較佳。由流動性優異之理由來看，二氧化矽以熔融二氧化矽為佳，並以球狀熔融二氧化矽較佳。
無機填充材之平均粒子徑，以1μm以上為佳。為1μm以上時，容易得到熱硬化性樹脂片材12之可撓性、柔軟性。無機填充材之平均粒子徑，以50μm以下為佳，較佳者是30μm以下。為50μm以下時，可輕易高填充率化無機填充材。
另外，平均粒子徑可藉由例如，使用任意自母集團抽出之試樣，並使用雷射繞射散射式粒度分布測定裝置測定後得出。
無機填充材以經矽烷耦合劑處理(前處理)者為佳。藉此，可提升與樹脂的濕潤性，可提高無機填充材之分散性。
矽烷耦合劑係於分子中具有可水解性基及有機官能基之化合物。
可水解性基可舉甲氧基、乙氧基等碳數1~6之烷氧基、乙醯氧基、2-甲氧乙氧基等為例。其中，由可輕易去除因水解產生之醇等揮發成分的理由來看，以甲氧基為 佳。
有機官能基，可舉例如：乙烯基、環氧基、苯乙烯基、甲基丙烯基、丙烯酸基、胺基、脲基、巰基、硫基、異氰酸酯基等。其中，由容易與環氧樹脂、酚樹脂反應之理由來看，以環氧基為佳。
矽烷耦合劑，可舉例如：乙烯三甲氧矽烷、乙烯三乙氧矽烷等含乙烯基之矽烷耦合劑；2-(3,4-環氧環己基)乙基三甲氧矽烷、3-環氧丙氧基丙基甲基二甲氧矽烷、3-環氧丙氧基丙基三甲氧矽烷、3-環氧丙氧基丙基甲基二乙氧矽烷、3-環氧丙氧基丙基三乙氧矽烷等含環氧基之矽烷耦合劑；p-苯乙烯三甲氧矽烷等含苯乙烯基之矽烷耦合劑；3-甲基丙烯醯氧丙基甲基二甲氧矽烷、3-甲基丙烯醯氧丙基三甲氧矽烷、3-甲基丙烯醯氧丙基甲基二乙氧矽烷、3-甲基丙烯醯氧丙基三乙氧矽烷等含甲基丙烯基之矽烷耦合劑；3-烯丙氧丙基三甲氧矽烷等含丙烯酸基之矽烷耦合劑；N-2-(胺基乙基)-3-胺基丙基甲基二甲氧矽烷、N-2-(胺基乙基)-3-胺基丙基三甲氧矽烷、3-胺基丙基三甲氧矽烷、3-胺基丙基三乙氧矽烷、3-三乙氧矽基-N-(1,3-二甲基-亞丁基)丙基胺、N-苯基-3-胺基丙基三甲氧矽烷、N-(乙烯苯甲基)-2-胺基乙基-3-胺基丙基三甲氧矽烷等含胺基之矽烷耦合劑；3-脲基丙基三乙氧矽烷等含脲基之矽烷耦合劑；3-巰基丙基甲基二甲氧矽烷、3-巰基丙基三甲氧矽烷等含巰基之矽烷耦合劑；四硫化雙(三乙氧矽基丙基)等含硫基之矽烷耦合劑；3-異氰酸酯基丙基三乙氧矽烷等含異氰酸酯基 之矽烷耦合劑等。
並未特別限定利用矽烷耦合劑處理無機填充材之方法，可舉於溶劑中混合無機填充材與矽烷耦合劑之濕式法、於氣相中處理無機填充材與矽烷耦合劑之乾式法等。
並未特別限定矽烷耦合劑之處理量，但相對於未處理之無機填充材100重量份，以處理矽烷耦合劑0.1~1重量份為佳。
熱硬化性樹脂片材12中無機填充材之含量，以20體積%以上為佳，較佳者是70體積%以上，更佳者為74體積%以上。另一方面，無機填充材之含量，以90體積%以下為佳，較佳者是85體積%以下。為90體積%以下時，可得良好之凹凸追隨性。
無機填充材之含量亦可以「重量%」為單位進行說明。具代表性之二氧化矽的含量，係以「重量%」為單為進行說明。
二氧化矽通常係比重2.2g/cm3，故二氧化矽之含量(重量%)的較佳範圍係例如以下所述。
即，熱硬化性樹脂片材12中二氧化矽之含量，以81重量%以上為佳，以84重量%以上較佳。熱硬化性樹脂片材12中二氧化矽之含量，以94重量%以下為佳，以91重量%以下較佳。
氧化鋁通常係比重3.9g/cm3，故氧化鋁之含量(重量%)的較佳範圍係例如以下所述。
即，熱硬化性樹脂片材12中氧化鋁之含量，以88重量 %以上為佳，以90重量%以上較佳。熱硬化性樹脂片材12中氧化鋁之含量，以97重量%以下為佳，以95重量%以下較佳。
熱硬化性樹脂片材12除了前述成分以外，亦可適當地含有一般使用於密封樹脂之製造的混合劑，例如，難燃劑成分、顏料、矽烷耦合劑等。
難燃劑成分可使用例如：氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合化金屬氫氧化物等各種金屬氫氧化物；磷氮烯化合物等。其中，由難燃性、硬化後之強度優異等理由來看，以磷氮烯化合物為佳。
並未特別限定顏料，可舉碳黑等為例。
並未特別限定熱硬化性樹脂片材12之製造方法，但以將捏和前述各成分(例如，環氧樹脂、酚樹脂、無機填充材及硬化促進劑等)後所得之捏和物塑性加工成片材狀之方法為佳。藉此，可高度填充無機填充材，並設計成低熱膨脹係數。
具體而言，藉由混合輥、加壓式捏合機、擠壓機等眾所周知的捏和機熔融捏和環氧樹脂、酚樹脂、無機填充材及硬化促進劑等來調製捏和物，並將所得之捏和物塑性加工成片材狀。捏和條件方面，溫度之上限係以140℃以下為佳，以130℃以下較佳。溫度之下限係以上述各成分之軟化點以上為佳，例如30℃以上，以50℃以上為佳。捏和之時間以1~30分鐘為佳。又，捏和以於減壓條件下(減壓環境氣體下)進行為佳，減壓條件下之壓力係例如， 1×10-4~0.1kg/cm2。
熔融捏和後之捏和物以不經冷卻而直接於高溫狀態下進行塑性加工為佳。並未特別限制塑性加工方法，可舉例如：平板壓合法、T型模具擠壓法、螺紋擠壓法、輥軋延法、輥捏和法、充氣擠壓法、共擠壓法、壓光成形法等。塑性加工溫度以上述各成分之軟化點以上為佳，考量到環氧樹脂之熱硬化性及成形性，係例如40~150℃，以50~140℃為佳，更佳者為70~120℃。
亦以塗布方式製造熱硬化性樹脂片材12為佳。例如，製作含有前述各成分之接著劑組成物溶液，將接著劑組成物溶液塗布於基材分離板上形成具預定厚度的塗布膜後，使塗布膜乾燥，即可製造熱硬化性樹脂片材12。
並未特別限定接著劑組成物溶液中使用之溶劑，但以可均勻地溶解、捏和或分散前述各成分之有機溶劑為佳。可舉例如：二甲基甲醯胺、二甲基乙醯胺、N-甲基吡咯啶酮、丙酮、甲基乙基酮、環己酮等酮系溶劑、甲苯、二甲苯等。
基材分離板可使用表面塗布有聚對苯二甲酸乙二酯(PET)、聚乙烯、聚丙烯、或氟系剝離劑、長鏈烷基丙烯酸酯系剝離劑等剝離劑之塑膠薄膜或紙等。接著劑組成物溶液之塗布方法可舉輥塗布、網板塗布、凹板塗布等為例。又，並未特別限定塗布膜之乾燥條件，可以例如，乾燥溫度70~160℃、乾燥時間1~5分鐘進行。
並未特別限定熱硬化性樹脂片材12之厚度，但以 100μm以上為佳，較佳者是150μm以上。又，熱硬化性樹脂片材12之厚度，以2000μm以下為佳，較佳者是1000μm以下。為前述範圍內時，可良好地密封半導體晶片14。
如以上，實施形態1之半導體封裝件54的製造方法包含：將積層體1加壓，形成具有半導體晶片14及包覆半導體晶片14之熱硬化性樹脂片材12之密封體51的步驟；前述積層體1具有：具支撐板11a、積層於支撐板11a上之暫時固定材11b及暫時固定於暫時固定材11b上之半導體晶片14的晶片暫時固定體11、配置於晶片暫時固定體11上之熱硬化性樹脂片材12、及90℃之拉伸儲存彈性模數為200MPa以下並配置於熱硬化性樹脂片材12上之分離板13。
實施形態1之方法更包含例如，自密封體51剝離分離板13的步驟。
實施形態1之方法更包含例如，加熱密封體51，形成硬化有熱硬化性樹脂片材12之硬化體52的步驟。
實施形態1之方法更包含例如，自硬化體52剝離暫時固定材11b的步驟。
實施形態1之方法更包含例如，於硬化體52與暫時固定材11b相接之面上形成重接線層69，形成重接線體53的步驟。
實施形態1之方法更包含例如，將重接線體53個片化，得到半導體封裝件54的步驟。
實施形態1之方法係使用90℃之拉伸儲存彈性模數低的分離板13。因此，可隨著熱硬化性樹脂片材12之變 形使分離板13變形，故可良好地填入凹凸。
又，實施形態1之方法中，以平行平板方式透過分離板13對熱硬化性樹脂片材12等施加壓力。藉此，可防止熱硬化性樹脂片材12附著於下側加熱板41、上側加熱板42等。
[實施形態2]
如圖17所示，積層結構體2具有晶片安裝晶圓21、配置於晶片安裝晶圓21上之熱硬化性樹脂片材12及配置於熱硬化性樹脂片材12上之分離板13。積層結構體2則配置於下側加熱板41與上側加熱板42之間。
晶片安裝晶圓21具有半導體晶圓21a及經倒裝晶片安裝(倒裝晶片接合)於半導體晶圓21a上之半導體晶片14。
半導體晶片14具有電路形成面(活性面)。於半導體晶片14之電路形成面上配置有凸塊14b。
半導體晶圓21a具有電路形成面。半導體晶圓21a之電路形成面包含電極21b。又，半導體晶圓21a具有朝半導體晶圓21a厚度方向延伸之貫通電極21c。貫通電極21c與電極21b電連接。
半導體晶片14與半導體晶圓21a透過凸塊14b與電極21b電連接。又，於半導體晶片14與半導體晶圓21a之間填充有底膠填充材15。
圖18所示，使用下側加熱板41及上側加熱板42以平行平板方式熱壓積層結構體2，形成密封結構體71。較 佳之熱壓條件係與實施形態1中說明之熱壓條件相同。又，熱壓以於減壓環境氣體下進行為佳。較佳之減壓條件係與實施形態1中說明之減壓條件相同。
熱壓積層結構體2所得之密封結構體71具有半導體晶圓21a、倒裝晶片安裝於半導體晶圓21a上之半導體晶片14、及包覆半導體晶片14之熱硬化性樹脂片材12。又，密封結構體71具有配置有半導體晶圓21a之面(晶圓面)及與晶圓面之相反側的面(相反面)。相反面係與分離板13相接。
如圖19所示，自密封結構體71剝離分離板13。
接著，加熱密封結構體71使熱硬化性樹脂片材12硬化，形成硬化結構體72。較佳之加熱條件係與實施形態1中說明之加熱條件相同。
如圖20所示，研磨硬化結構體72之相反面。
如圖21所示，研磨硬化結構體72之晶圓面，使貫通電極21c露出。換言之，於研磨晶圓面後所得之研磨面73上，貫通電極21c露出。
如圖22所示，利用半加成法等，於研磨面73上形成重接線層81後，形成重接線結構體74。重接線層81具有重接線82。接著，於重接線層81上形成凸塊83。凸塊83透過重接線82、電極21b及貫通電極21c，與半導體晶片14之凸塊14b電連接。
如圖23所示，將重接線結構體74個片化(切割)，得到半導體封裝件75。
(變形例1)
實施形態2中，關於晶片安裝晶圓21，係於半導體晶片14與半導體晶圓21a之間填充有底膠填充材15，但變形例1中，半導體晶片14與半導體晶圓21a之間並未填充底膠填充材15。
如以上，實施形態2之半導體封裝件75的製造方法包含：將積層結構體2加壓，形成具有半導體晶圓21a、安裝於半導體晶圓21a上之半導體晶片14及包覆半導體晶片14之熱硬化性樹脂片材12之密封結構體71的步驟；前述積層結構體2具有：具半導體晶圓21a及安裝於半導體晶圓21a上之半導體晶片14的晶片安裝晶圓21、配置於晶片安裝晶圓21上之熱硬化性樹脂片材12、及90℃之拉伸儲存彈性模數為200MPa以下並配置於熱硬化性樹脂片材12上的分離板13。
實施形態2之方法更包含例如，自密封結構體71剝離分離板13的步驟。
實施形態2之方法更包含例如，加熱密封結構體71，形成硬化有熱硬化性樹脂片材12之硬化結構體72的步驟。
實施形態2之方法更包含例如，研磨硬化結構體72之配置有半導體晶圓21a的面，形成研磨面73的步驟。
實施形態2之方法更包含例如，於研磨面73上形成重接線層81，形成重接線結構體74的步驟。
實施形態2之方法更包含例如，將重接線結構體74個片化，得到半導體封裝件75的步驟。
實施形態2之方法係使用90℃之拉伸儲存彈性模 數低的分離板13。因此，可隨著熱硬化性樹脂片材12之變形使分離板13變形，故可良好地填入凹凸。
又，實施形態2之方法中，以平行平板方式透過分離板13對熱硬化性樹脂片材12等施加壓力。藉此，可防止熱硬化性樹脂片材12附著於下側加熱板41、上側加熱板42等。
[實施形態3]
實施形態3之方法係使用日本專利特開2013-52424號公報記載之真空加熱接合裝置(真空熱加壓裝置)等，製造半導體封裝件。
首先，說明真空加熱接合裝置。
(真空加熱接合裝置)
如圖24所示，真空熱加壓裝置中，於基台101上配置有壓力汽缸下盤102，壓力汽缸下盤102上則配置有滑行移動台103(藉由滑動汽缸104可於真空熱加壓裝置內外移動)。於滑行移動台103上方絕熱地配置有下加熱板105，於下加熱板105上面配置有下盤構件106，而下盤構件106上面則設置有基板載台107。
於壓力汽缸下盤102上垂直配置複數支柱108，並於支柱108之上端部固定有壓力汽缸上盤109。支柱108亦可直接垂直設置於基台101上。於壓力汽缸上盤109之下方透過支柱108配置有中間移動構件(中間構件)110，於中間移動構件110之下方隔著絕熱板固定有上加熱板111，上加熱板111下面之外周部則氣密地固定有上框構件112並朝 下方延伸。又，於上加熱板111之下面、上框構件112之內側，固定有內側框體113。上加熱板111主要之機能係加熱分離板13及使熱硬化性樹脂片材12軟化，下加熱板105主要之機能係預熱用加熱基板31a。又，於上加熱板111之下面、內側框體113之內側，固定有平板117。
內側框體113具有下端部之框狀壓部113a與自其朝上方延伸之桿113b，桿113b之周圍配置有彈簧，桿113b絕熱地固定於上加熱板111之下面。框狀壓部113a藉由彈簧被賦與往桿113b之下方的能，而可朝上方移動，緩衝框狀壓部113a抵接至基板載台107時的衝撞。內側框體113之下端部的框狀壓部113a與基板載台107之間，可氣密地保持分離板13。
於壓力汽缸上盤109之上面配置有壓力汽缸114，壓力汽缸114之汽缸桿115穿過壓力汽缸上盤109、固定於中間移動構件110的上面，藉由壓力汽缸114，中間移動構件110、上加熱板111及上框構件112可上下一體地移動。於圖1中，S係限制因壓力汽缸114使中間移動構件110、上加熱板111及上框構件112朝下方移動的制動器，S下降後將與加壓汽缸114本體上面之制動板抵接。壓力汽缸114可使用油壓汽缸、空壓汽缸、伺服汽缸等。
壓力汽缸114使上框構件112自抬起狀態下降，上框構件112之下端部於設在下盤構件106外周部端部的階梯部氣密地滑動，之後暫時使壓力汽缸114停止，於該狀態下利用上加熱板111、上框構件112及下盤構件106形成 真空隔壁，於內部界定真空室。另，於上框構件112設置用以將真空室抽真空、加壓的真空．加壓口116。
於真空室開啟的狀態下，利用滑動汽缸104可將滑行移動台103、下加熱板105及下盤構件106一體地拉出至外部。於將該等拉出之狀態下，可於基板載台107上配置積層物3等。
接著，說明密封方法。
如圖25所示，積層物3具有晶片安裝基板31、配置於晶片安裝基板31上之熱硬化性樹脂片材12、及配置於熱硬化性樹脂片材12上之分離板13。積層物3係配置於基板載台107上。
晶片安裝基板31具有基板31a、倒裝晶片安裝於基板31a上之半導體晶片14。半導體晶片14與基板31a透過凸塊14b電連接。
分離板13具有配置於熱硬化性樹脂片材12上之中央部13a及位於較中央部13a外側之周邊部13b。分離板13之外形尺寸係可包覆晶片安裝基板31及熱硬化性樹脂片材12的大小。
熱硬化性樹脂片材12之外形尺寸係可密封半導體晶片14的大小。具體而言，熱硬化性樹脂片材12之外形尺寸係於基板載台107上面與內側框構件13a下面之間氣密地保持有分離板13之外周部時，熱硬化性樹脂片材12不會被夾在基板載台107上面與內側框構件13a下面之間的大小，且係密封半導體晶片14所需之大小。
(艙室形成步驟)
如圖26所示，藉由壓力汽缸114使上加熱板111及上框構件112下降，再使上框構件112之下端部於下盤構件106外緣部的階梯氣密地滑動，形成經上加熱板111、上框構件112及下盤構件106氣密地包圍的艙室。於形成艙室後，停止上加熱板111及上框構件112的下降。
(抽真空步驟)
接著，進行抽真空，使艙室內為減壓狀態(例如，500Pa以下)。
抽真空後，加熱積層物3，使熱硬化性樹脂片材12及分離板13軟化。加熱積層物3之方法，有例如：升溫上加熱板111及下加熱板105之方法、升溫上加熱板111之方法、升溫下加熱板105之方法等。較佳之加熱溫度係與實施形態1中說明之熱壓溫度相同。
於圖26顯示分離板13之外周部與基板載台107面相接的狀態。
(密閉空間形成步驟)
如圖27所示，使內側框體113下降，並於內側框體113下端部之下面壓附分離板13之外周部，以分離板13包覆晶片安裝基板31及熱硬化性樹脂片材12。藉此，形成收納晶片安裝基板31及熱硬化性樹脂片材12之密閉空間。密閉空間係利用分離板13所密閉。另，使真空室內為減壓狀態後為形成密閉空間，密閉空間之內部及外部係減壓狀態。
(密封步驟)
如圖28所示，透過真空．加壓口116將氣體導入至艙室內，使密閉空間外部之壓力較密閉空間內部高。藉由密閉空間內外之壓力差，以熱硬化性樹脂片材12包覆半導體晶片14，形成密封物36。密封物36具有基板31a、安裝於基板31a上之半導體晶片14及包覆半導體晶片14之熱硬化性樹脂片材12。又，密封物36具有配置有熱硬化性樹脂片材12之面。配置有熱硬化性樹脂片材12之面係與分離板13相接。
氣體並未特別限定，可舉空氣、氮等為例。又，氣體壓力並未特別限定，但以大氣壓以上為佳。藉由導入氣體，可將密閉空間外部之壓力提高至大氣壓以上。
如圖29所示，導入氣體後，使平板117下降，透過分離板13加壓密封物36，使密封物36平坦化。藉此，可均一化密封物36之厚度。加壓之壓力以0.5~20kgf/cm2為佳。
之後，自密封物36除去分離板13。
接著，加熱密封物36使熱硬化性樹脂片材12硬化，形成硬化物。較佳之加熱條件係與實施形態1中說明之加熱條件相同。
將硬化物個片化(切割)後，得到半導體封裝件。
(變形例1)
實施形態3於抽真空後加熱積層物3，但變形例1係於抽真空前、抽真空中加熱。
(變形例2)
實施形態3中關於晶片安裝基板31，於半導體晶片14與 基板31a之間並未填充底膠填充材，但變形例2中於半導體晶片14與基板31a之間則填充有底膠填充材。
(變形例3)
實施形態3中係以平板117使密封物36平坦化，但變形例3中並未以平板117使密封物36平坦化。
如以上，實施形態3之半導體封裝件之製造方法，包含：將積層物3加壓，形成具有基板31a、安裝於基板31a上之半導體晶片14及包覆半導體晶片14之熱硬化性樹脂片材12之密封物36的步驟；前述積層物3具有：具基板31a及安裝於基板31a上之半導體晶片14的晶片安裝基板31、配置於晶片安裝基板31上之熱硬化性樹脂片材12、及90℃之拉伸儲存彈性模數為200MPa以下並配置於熱硬化性樹脂片材12上的分離板13。
形成密封物36之步驟包含例如，以分離板13(具有配置於熱硬化性樹脂片材12上之中央部13a及位於較中央部13a外側之周邊部13b)包覆晶片安裝基板31及配置於晶片安裝基板31上之熱硬化性樹脂片材12，收納晶片安裝基板31及熱硬化性樹脂片材12，形成藉由分離板13密閉之密閉空間的步驟、及將密閉空間外部之環境氣體壓力提升至較密閉空間內部高，形成密封物36的步驟。
實施形態3之方法更包含例如，自密封物36剝離分離板13的步驟。
實施形態3之方法更包含例如，加熱密封物36，形成硬化有熱硬化性樹脂片材12之硬化物的步驟。
實施形態3之方法更包含例如，將硬化物個片化，得到半導體封裝件的步驟。
實施形態3之方法係使用90℃之拉伸儲存彈性模數低的分離板13。因此，可隨著熱硬化性樹脂片材12之變形使分離板13變形，可良好地填入凹凸。
實施形態3之方法中，因使用分離板13，可有效地利用密閉空間內外之壓力差。藉此，將可輕易地以熱硬化性樹脂片材12填充基板31a及熱硬化性樹脂片材12之間的空間。
[實施例]
以下，詳細地舉例說明本發明之較佳實施例。但，只要未特別限定記載本實施例所記載之材料或混合量等的話，則本發明範圍並未受限於該等旨趣。
[分離板]
說明分離板。
分離板A：三井化學社製之X-88BMT4
分離板B：大倉工業社製之ODZ5
分離板C：三菱聚酯薄膜社製之DIAFOIL MRA-50
關於分離板進行以下評價。於表1顯示結果。
(90℃之拉伸儲存彈性模數)
自分離板切出條狀之樣本(長30mm×寬5mm)。對該樣本使用動態黏彈性測定裝置(Rheometric Scientific社製之RSAIII)，於拉伸測定模式下以夾頭間距離23mm、升溫速度10℃/分，測定25℃~150℃之拉伸儲存彈性模數。由測定 結果求出90℃之拉伸儲存彈性模數。
[樹脂片材]
說明樹脂片材A、樹脂片材B。
(用以製作樹脂片材A使用之成分)
說明用以製作樹脂片材A使用之成分。
環氧樹脂：新日鐵化學(股)製之YSLV-80XY(雙酚F型環氧樹脂、環氧當量200g/eq．軟化點80℃)
酚樹脂：明和化成社製之MEH-7851-SS(具聯苯芳烷基骨架之苯酚酚醛清漆樹脂、羥基當量203g/eq．軟化點67℃)
硬化促進劑：四國化成工業社製之2PHZ-PW(2-苯基-4,5-二羥甲基咪唑)
彈性體：Kaneka社製之SIBSTAR 072T(苯乙烯-異丁烯-苯乙烯三嵌段共聚物)
無機填充材：電氣化學工業社製之FB-9454(球狀熔融二氧化矽粉末、平均粒子徑20μm)
矽烷耦合劑：信越化學社製之KBM-403(3-環氧丙氧基丙基三甲氧矽烷)
碳黑：三菱化學社製之#20
(樹脂片材A之製作)
依據表2記載之混合比，使用混合機混合各成分，再利用2軸捏和機以120℃熔融捏和2分鐘，然後自T型模具擠壓，來製作厚度500μm之樹脂片材A。
(用以製作樹脂片材B使用之成分)
說明用以製作樹脂片材B使用之成分。
環氧樹脂：東都化成(股)製之KI-3000(鄰甲酚酚醛型環氧樹脂、環氧當量200g/eq)
環氧樹脂：三菱化學(股)製之EPIKOTE828(雙酚A型環氧樹脂、環氧當量200g/eq)
酚樹脂：明和化成社製之MEH-7851-SS(具聯苯芳烷基骨架之苯酚酚醛清漆樹脂、羥基當量203g/eq．軟化點67℃)
硬化促進劑：四國化成工業社製之2PHZ-PW(2-苯基-4,5-二羥甲基咪唑)
無機填充材：電氣化學工業社製之FB-9454(球狀熔融二氧化矽粉末、平均粒子徑20μm)
碳黑：三菱化學社製之#20
(樹脂片材B之製作)
依據表2記載之混合比，於容器中混合環氧樹脂、酚樹脂、甲基乙基酮(MEK)及無機填充材，並使固形分濃度為95%，再使用自轉公轉混合機(股份公司THINKY製)以800rpm攪拌5分鐘。之後，添加硬化促進劑及碳黑，接著添加MEK使固形分濃度為90%，再以800rpm攪拌3分鐘，得到塗布液。將塗布液塗布於經矽脫模處理之聚對苯二甲酸乙 二酯薄膜(厚度50μm)上，藉以120℃、使塗布液乾燥3分鐘，作成厚度100μm之片材。以輥積層片材並以90℃貼合，藉此得到厚度500μm的樹脂片材B。
對樹脂片材A、樹脂片材B進行以下之評價。於表2顯示結果。
(90℃之黏度)
自樹脂片材A、樹脂片材B挖出直徑20mm×厚度1.0mm大小之圓形樣本，使用黏彈性測定裝置ARES(TA Instrument社製)，以10℃/分升溫、0.1Hz、應變20%的條件測定60℃~150℃之黏度，並測定90℃下的值。
(硬化體之製作)
於300mm×400mm×厚度1.4mm之玻璃板(TEMPAX玻璃)上積層暫時固定黏著片材(日東電工社製之No.3195V)。接著，於暫時固定黏著片材上以9mm為間隔，配置複數6mm×6mm×厚度200μm之半導體元件。接著，於半導體元件上配置樹脂片材。然後，於樹脂片材上配置分離板，得到積層體。使用高精度真空加壓裝置(MIKADO TECHNOS社製)於90℃、2.5MPa下以平行平板方式壓合積層體，形成附有暫時固定黏著片材的密封體。
以150℃將附有暫時固定黏著片材的密封體加熱1小時，使密封體之樹脂部分硬化，得到附有暫時固定黏著片材的硬化體。為使暫時固定黏著片材之黏著力下降，以185℃將附有暫時固定黏著片材的硬化體加熱5分鐘，將暫時固 定黏著片材自硬化體剝離。
[評價]
對硬化體進行以下評價。於表3顯示結果。
(填充性)
觀察硬化體與暫時固定黏著片材相接之面(觀察面)，算出觀察面之全面積與空隙所占的面積。以下式算出空隙所占之面積的比例。空隙所占之面積的比例小於1%時判定為○(良好)，為1%以上時判定為×(不良)。
空隙所占之面積比例(%)=(空隙所占之面積)/(觀察面之全面積)×100
1‧‧‧積層體
11‧‧‧晶片暫時固定體
11a‧‧‧支撐板
11b‧‧‧暫時固定材
12‧‧‧熱硬化性樹脂片材
13‧‧‧分離板
14‧‧‧半導體晶片
14a‧‧‧電極墊
41‧‧‧下側加熱板
42‧‧‧上側加熱板

Claims (9)

  1. 一種半導體封裝件之製造方法，包含將積層體加壓，形成具有半導體晶片及包覆前述半導體晶片之熱硬化性樹脂片材之密封體的步驟；前述積層體具有：具支撐板、積層於前述支撐板上之暫時固定材及暫時固定於前述暫時固定材上之半導體晶片的晶片暫時固定體；配置於前述晶片暫時固定體上之熱硬化性樹脂片材；及90℃之拉伸儲存彈性模數為200MPa以下並配置於前述熱硬化性樹脂片材上的分離板。
  2. 如請求項1之半導體封裝件之製造方法，其中於形成前述密封體之步驟中，係於加熱下加壓前述積層體。
  3. 如請求項1之半導體封裝件之製造方法，其中於形成前述密封體之步驟中，係於70℃~100℃下加壓前述積層體。
  4. 如請求項1之半導體封裝件之製造方法，其更包含自前述密封體剝離前述分離板的步驟。
  5. 如請求項1之半導體封裝件之製造方法，其更包含：加熱前述密封體，形成硬化有前述熱硬化性樹脂片材之硬化體的步驟；及自前述硬化體剝離前述暫時固定材的步驟。
  6. 如請求項5之半導體封裝件之製造方法，其更包含於前 述硬化體與前述暫時固定材相接之面上形成重接線層後，形成重接線體的步驟。
  7. 如請求項6之半導體封裝件之製造方法，其更包含將前述重接線體個片化後得到半導體封裝件的步驟。
  8. 一種半導體封裝件之製造方法，包含將積層結構體加壓，形成密封結構體的步驟，前述密封結構體具有半導體晶圓、安裝於前述半導體晶圓上之半導體晶片及包覆前述半導體晶片之熱硬化性樹脂片材；前述積層結構體具有：具半導體晶圓及安裝於前述半導體晶圓上之半導體晶片的晶片安裝晶圓；配置於前述晶片安裝晶圓上之熱硬化性樹脂片材；及90℃之拉伸儲存彈性模數為200MPa以下並配置於前述熱硬化性樹脂片材上的分離板。
  9. 一種半導體封裝件之製造方法，包含將積層物加壓，形成密封物的步驟，前述密封物具有基板、安裝於前述基板上之半導體晶片及包覆前述半導體晶片之前述熱硬化性樹脂片材；前述積層物具有：具基板及安裝於前述基板上之半導體晶片的晶片安裝基板；配置於前述晶片安裝基板上之熱硬化性樹脂片材；及90℃之拉伸儲存彈性模數為200MPa以下並配置於 前述熱硬化性樹脂片材上的分離板。
TW103145234A 2013-12-26 2014-12-24 半導體封裝件之製造方法 TW201535543A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270095A JP2015126124A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
TW201535543A true TW201535543A (zh) 2015-09-16

Family

ID=53478687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145234A TW201535543A (zh) 2013-12-26 2014-12-24 半導體封裝件之製造方法

Country Status (4)

Country Link
US (1) US20170033076A1 (zh)
JP (1) JP2015126124A (zh)
TW (1) TW201535543A (zh)
WO (1) WO2015098833A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516011B2 (ja) * 2015-07-24 2019-05-22 日本電気株式会社 無線機
JP6763391B2 (ja) * 2015-09-02 2020-09-30 日立化成株式会社 樹脂組成物、硬化物、封止用フィルム及び封止構造体
JP5978380B1 (ja) * 2015-12-25 2016-08-24 太陽インキ製造株式会社 半導体用封止材
JP6199451B2 (ja) * 2016-07-22 2017-09-20 太陽インキ製造株式会社 半導体用封止材
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
JP7095978B2 (ja) * 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
KR102273782B1 (ko) * 2018-03-13 2021-07-06 삼성에스디아이 주식회사 배터리 셀의 리크 검사 장치 및 리크 검사 방법
JP7158184B2 (ja) * 2018-06-28 2022-10-21 日東電工株式会社 封止用シートおよび電子素子装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027223A1 (ja) * 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
JP5153536B2 (ja) * 2008-09-17 2013-02-27 Ｔｏｗａ株式会社 半導体チップの圧縮成形用金型
JP2012227443A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
KR102019656B1 (ko) * 2012-01-30 2019-09-09 에이지씨 가부시키가이샤 이형 필름 및 이것을 사용한 반도체 디바이스의 제조 방법
JP2013232580A (ja) * 2012-05-01 2013-11-14 Dow Corning Toray Co Ltd 熱硬化性フィルム状シリコーン封止材

Also Published As

Publication number Publication date
US20170033076A1 (en) 2017-02-02
JP2015126124A (ja) 2015-07-06
WO2015098833A1 (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
TW201535543A (zh) 半導體封裝件之製造方法
US9659883B2 (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
TW201532151A (zh) 半導體封裝之製造方法
JP6259608B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2015216229A (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
US20170125373A1 (en) Method for producing semiconductor package
TW201621000A (zh) 樹脂組合物、半導體裝置之製造方法及半導體裝置
KR20160101962A (ko) 반도체 장치의 제조 방법 및 열경화성 수지 시트
WO2014162951A1 (ja) 半導体装置の製造方法
WO2014203830A1 (ja) 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート
TW201513277A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
KR20160102214A (ko) 반도체 장치의 제조 방법
TW201508018A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
JP2015216230A (ja) 半導体装置の製造方法
JP2015220400A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2015220401A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
TW201618959A (zh) 附分隔件之密封用片材、及半導體裝置之製造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TW202307063A (zh) 熱硬化性樹脂組成物、熱硬化性片材、及半導體晶片包覆部件
TW202032674A (zh) 半導體裝置的製造方法、膜狀接著劑、接著膜及切晶-黏晶一體型膜