KR20100135161A - 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치 - Google Patents

방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치 Download PDF

Info

Publication number
KR20100135161A
KR20100135161A KR1020090126579A KR20090126579A KR20100135161A KR 20100135161 A KR20100135161 A KR 20100135161A KR 1020090126579 A KR1020090126579 A KR 1020090126579A KR 20090126579 A KR20090126579 A KR 20090126579A KR 20100135161 A KR20100135161 A KR 20100135161A
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor device
layer
device package
forming
Prior art date
Application number
KR1020090126579A
Other languages
English (en)
Other versions
KR101214292B1 (ko
Inventor
김준일
김성진
Original Assignee
주식회사 동부하이텍
김성진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍, 김성진 filed Critical 주식회사 동부하이텍
Priority to US12/813,229 priority Critical patent/US8508056B2/en
Priority to DE102010023695A priority patent/DE102010023695A1/de
Priority to CN2010102074459A priority patent/CN101924082A/zh
Publication of KR20100135161A publication Critical patent/KR20100135161A/ko
Application granted granted Critical
Publication of KR101214292B1 publication Critical patent/KR101214292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

실시예는 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치에 관한 것이다.
실시예에 따른 방열 반도체소자 패키지는 필름 상에 형성된 전극패턴; 상기 전극 패턴 상에 실장된 반도체소자; 및 상기 반도체소자 상에 형성된 제1 방열층;을 포함하며, 상기 제1 방열층은, 접착제와 방열도료가 혼합되어 도포된 것일 수 있다.
패키지, 방열

Description

방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치{Heat Releasing Semiconductor Package, Method for manufacturing the same and Display Apparatus including the same}
실시예는 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치에 관한 것이다.
디스플레이장치용 드라이브 아이씨(IC)에서 발생하는 열을 외부로 신속히 전달하여 장비의 열적 손실을 방지하기 위한 방안이 필요하다. 여기서 디스플레이장치라 함은 액정표시장치(LCD: Liquid Crystal Display), PDP(Plasma Display Panel) 및 OLED(Organic Light-Emitting Diode) 등을 포함할 수 있다.
통상의 액정표시장치(Liquid Crystal Display)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. 이러한, 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비젼(Television)이나 랩탑(Lap-Top)형 퍼스널 컴퓨터(Personal Computer) 등의 표시기로서 상품화되고 있다.
한편, 데이터 드라이버와 게이트 드라이버는 다수개의 집적회로로 집적화된다. 집적화된 데이터 구동 IC와 게이트 구동 IC 각각은 테이프 캐리어 패키지(Tape Carrier Package;이하, TCP라 함) 상에 실장 되어 탭(TAB; Tape Automated Bonding) 방식으로 액정패널에 접속되거나, COG(Chip On Glass) 방식으로 액정패널 상에 실장 된다. 게이트 구동 IC와 데이터 구동 IC를 합하여 드라이브 IC라 한다.
특히, 고해상도의 디스플레이의 등장과 원가 절감을 위한 고집적도의 IC가 등장함으로써 집적회로의 발열문제는 더 심각하게 대두하고 있다. 이러한 발열문제는 회로의 안정성에 영향을 미칠 뿐만 아니라 연성의 베이스필름의 내열온도를 위협할 수도 있다.
종래기술에 의하면 드라이브(Drive) IC의 발열 저감 테이프 부착 방식으로, 추가 공정 및 부자재 비용이 들어가는 단점이 있다.
또한, 종래기술은 방열을 목적으로 알루미늄(Al) 등과 같은 박막 금속 방열시트를 부착하고 있으나, 피사체의 표면에 요철이 있는 곳에 적용 불가하며, 방열시트의 박막 구현에 한계가 있고 제작이 어려움이 있다.
또한, 종래기술에 의하면 방열시트를 부착할 경우, 별도 라미네이팅 장비 구성이 필요하며, 방열시트 또한 피사체의 요구에 맞춰 제작, 공급이 필요해짐에 따른 제품 IC등에 맞춰 개별적으로 방열시트 제작이 필요한 문제가 있다.
또한, 종래기술에 의하면 방열시트는 통상 몇 개 정도의 층구조로 되어 있는데 자체의 단가가 높아 최종 제품의 비용상승을 초래하였다.
실시예는 열에 의한 회로의 안정성에 대한 영향으로부터 반도체소자 패키지를 보호할 수 있는 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치를 제공하고자 한다.
또한, 실시예는 제품 단가를 낮출 수 있으며, 드라이브 IC의 배치형태에 관계없이 편리하게 적용할 수 있는 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치를 제공하고자 한다.
또한, 실시예는 제품 표면에 요철이 있는 곳에도 쉽게 적용할 수 있는 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치를 제공하고자 한다.
실시예에 따른 방열 반도체소자 패키지는 필름 상에 형성된 전극패턴; 상기 전극 패턴 상에 실장된 반도체소자; 및 상기 반도체소자 상에 형성된 제1 방열층;을 포함하며, 상기 제1 방열층은, 접착제와 방열도료가 혼합되어 도포된 것일 수 있다.
또한, 실시예에 따른 방열 반도체소자 패키지는 필름 상에 형성된 전극패턴; 상기 전극 패턴 상에 실장된 반도체소자; 및 상기 필름 아래에 형성된 제2 방열층;를 포함하며, 상기 제2 방열층은, 접착제와 방열도료가 혼합되어 도포된 것일 수 있다.
또한, 실시예에 따른 방열 반도체소자 패키지의 제조방법은 필름 상에 전극패턴을 형성하는 단계; 상기 전극 패턴 상에 반도체소자를 실장하는 단계; 및 상기 반도체소자 상에 제1 방열층을 형성하는 단계;를 포함하며, 상기 제1 방열층을 형성하는 단계는, 상기 반도체소자 상에 도포되어 형성될 수 있다.
또한, 실시예에 따른 방열 반도체소자 패키지의 제조방법은 필름 상에 전극패턴을 형성하는 단계; 상기 전극 패턴 상에 반도체소자를 실장하는 단계; 및 상기 필름 아래에 제2 방열층을 형성하는 단계;를 포함하고, 상기 제2 방열층을 형성하는 단계는, 접착제와 방열도료를 혼합하여 도포할 수 있다.
또한, 실시예에 따른 방열 반도체소자 패키지를 포함하는 디스플레이장치는 디스플레이 패널; 및 상기 디스플레이 패널과 전기적으로 연결된 방열 반도체소자 패키지;를 포함할 수 있다.
실시예에 따른 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치에 의하면, 기존의 방열시트 또는 테이프로 부착시킬 수 없었던 곳까지도 방열수단을 부가할 수 있어 방열효과를 향상시킬 수 있게 된다.
또한, 실시예에 의하면 공정을 단순화시킴으로써 제조단가를 낮출 수 있으며, 방열도료의 분사량, 분사시간 등을 조절함으로써 방열층의 두께를 임의로 조절할 수 있어 불필요한 재료의 낭비를 없앨 수 있게 된다.
또한, 실시예는 기존의 패키지 장비에 노즐분사를 위한 장비를 개입시키는 것으로 설비가 구성될 수 있으므로 설비추가에 따른 비용의 소모가 크지 않으면서도 방열수단을 효과적으로 부가하여 방열효과를 향상시킬 수 있다.
이하, 실시예에 따른 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치를 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
(실시예)
도 1a는 제1 실시예에 따른 방열 반도체소자 패키지의 단면도이며, 도 1b는 제2 실시예에 따른 방열 반도체소자 패키지의 단면도이다.
실시예에 따른 방열 반도체소자 패키지는 필름(10) 상에 형성된 전극 패턴(20)과, 상기 전극 패턴(20) 상에 실장된 반도체소자(50) 및 상기 반도체소자(50) 상에 형성된 제1 방열층(90)을 포함할 수 있다.
실시예는 엘씨디(LCD, Liquid Crystal Display), 피디피(PDP, Plasma Display Panel) 및 오엘이디(OLED, Organic Light-Emitting Diode), LED(Light-Emitting Diode), RFID 등과 같은 반도체소자가 채용되는 디스플레이장치 패널 본체의 가장자리에 설치되는 티씨피(TCP, Tape Carrier Package) 또는 씨오에프(COF, Chip On Film)에 탑재되는 드라이브 아이씨(Drive IC) 등의 방열에 사용될 수 있 다.
실시예는 상기 티씨피 또는 씨오에프에 사용되는 필름(10), 예를 들어 에프피씨비(FPCB, Flexible Printed Circuit Board)의 전부 또는 일부 표면에 액상의 방열도료를 도포한 후 경화함으로써 방열층을 형성할 수 있다.
실시예에서 상기 제1 방열층(90)은 비전도성 방열층일 수 있다. 예를 들어, 상기 제1 방열층(90)은 접착제와 방열도료가 혼합되어 도포된 후 경화됨으로써 접착제가 비전도성이므로 방열도료의 전도성 여부에 불구하고 제1 방열층(90)은 비전도성 방열층일 수 있다.
실시예에서 방열도료는 반도체 조립 시 사용되는 방열용 도포 약액을 칭할 수 있다. 실시예에서 방열도료는 예를 들어 세라믹, 실리콘 등과 같은 유,무기성 코팅제와 같은 절연성 물질이거나 각종 금속 페이스트(Paste), CNT(카본나노튜브), 흑연(Graphite) 등과 같은 전도성 물질이거나 기타 화합물 도포형 도료 등을 포함할 수 있다.
실시예는 도 1b와 같이 상기 반도체소자(50) 상에 형성된 제1 접착층(30)을 더 포함하여 접착기능 및 절연기능을 강화할 수 있다. 도 1a 및 도 1b에서 미설명된 도면 부호는 이하 제조방법에서 설명한다.
또한, 실시예는 도 1b와 같이 제1 방열층(90)위에 절연 기능 강화를 위해 추가로 절연 도료 도포를 행하여 제1 절연층(71)을 형성할 수 있으며, 이때 사용될 도료는 복사, 방사 능력이 우수한 제품을 적용할 수 있다. 이러한 제1 절연층(71)은 도 1a의 제1 방열층(90) 상에도 형성될 수도 있다.
실시예에 따른 방열 반도체소자 패키지를 포함하는 디스플레이장치는 엘씨디(LCD), 피디피(PDP) 및 오엘이디(OLED), LED, RFID 등과 같은 반도체소자가 채용되는 디스플레이장치(미도시)일 수 있으며, 미래에 개발될 유사한 형태의 디스플레이장치를 포함하는 개념이다.
실시예에 따른 방열 반도체소자 패키지에 의하면, 기존의 방열시트 또는 테이프 부착시킬 수 없었던 곳까지도 방열수단을 부가할 수 있어 방열효과를 향상시킬 수 있게 된다.
또한, 실시예에 의하면 공정을 단순화시킴으로써 제조단가를 낮출 수 있으며, 방열도료의 분사량, 분사시간 등을 조절함으로써 방열층의 두께를 임의로 조절할 수 있어 불필요한 재료의 낭비를 없앨 수 있게 된다.
또한, 실시예는 기존의 패키지 장비에 노즐분사를 위한 장비를 개입시키는 것으로 설비가 구성될 수 있으므로 설비추가에 따른 비용의 소모가 크지 않게 된다.
또한, 실시예에 의하면 발열하는 발광소자 상에 방열층이 형성됨으로써 발열 저감효과가 더욱 증대될 수 있다.
이하, 도 2a 내지 도 2c를 참조하여 실시예에 따른 방열 반도체소자 패키지의 제조방법을 설명한다.
실시예의 설명에 있어서, 반도체소자(50) 하나에 대해 방열층을 형성하는 것에 대해 도시하고 설명하고 있으나 이에 한정되는 것이 아니며 소정의 거리를 두고 배열된 복수의 반도체소자에 대해 복수의 노즐을 이용하여 방열층을 도포하는 공정 도 가능하다.
우선, 도 2a와 같이 필름(10) 상에 전극 패턴(20)을 형성한다. 상기 필름(10)은 FPCB(Flexible Printed Circuit Board))일 수 있으나 이에 한정되는 것은 아니다. 상기 필름(10) 하측에는 지지용 필름(미도시)이 더 형성될 수 있다.
상기 전극 패턴(20)은 상기 필름(10)의 일측과 타측에 대향 되도록 복수로 형성될 수 있으며, 각각 입력패드, 출력패드 기능을 할 수 있다. 입력패드는 PCB 기판(미도시)과 전기적으로 연결되고, 출력패드는 디스플레이 패널과 전기적으로 연결될 수 있다.
이후, 상기 전극 패턴(20) 상에 보호층(40)을 형성할 수 있다. 예를 들어, 절연층으로 보호층(40)을 형성할 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 전극 패턴(20) 상에 반도체소자(50)를 실장한다. 예를 들어, 반도체소자의 단자(52)와 상기 전극 패턴(20)이 각각 접촉하도록 반도체소자(50)를 실장할 수 있다.
이후, 반도체소자(50)와 필름(10) 공극이 큰 경우 방열도료를 도포하기 이전에 필링(filling) 작업에 의해 필러(filler)(13)를 형성할 수 있다. 한편, 이후 공정에서 제1 접착층(30) 공정이 진행되는 경우, 제1 접착층(30)이 필러(13)의 기능을 함께 수행할 수도 있으며, 별도의 필링작업이 접착층 형성단계 이전 또는 이후에 시행될 수 있다.
다음으로, 도 2b와 같이 티씨피 또는 씨오에프에 사용되는 필름(10) 전부 또는 일부 표면에 비전도성 액상의 접착제를 도포함으로써 제1 접착층(30)을 형성할 수 있다. 상기 접착제는 유무기 화합물일 수 있으나 이에 한정되는 것은 아니다.
실시예는 제1 접착층(30)을 형성하여 접착기능 및 절연기능을 강화할 수 있다.
상기 제1 접착층(30)은 반도체소자(50)을 완전히 덮을 정도의 면적으로 도포 되며, 두께는 1 ~ 100㎛의 범위가 일수 있으나 이에 한정되는 것은 아니다. 접착제는 제1 분사노즐(210)에 의해 고르게 도포 될 수 있다.
한편, 이러한 제1 접착층(30) 형성공정은 필수적인 공정이 아니며, 제1 방열층(90)이 비전도성 방열기능에 접착기능을 접목할 수 있는 경우 제1 접착층(30) 형성 공정은 생략될 수 있다.
상기 제1 접착층(30)은 상기 제1 방열층(90)이 필름(10) 표면에 견고하게 부착되도록 하기 위한 보조수단이며, 만약 제1 방열층(90)이 전도성을 가지는 경우에는 필수적인 수단이 될 수 있다.
상기 제1 접착층(30)은 제1 방열층(90)의 목적물의 표면에 완벽하게 도포될 필요가 있다. 제1 접착층(30)의 도포가 완전히 이루어지지 않은 상태에서 제1 방열층(90)이 가해지거나 제1 접착층(30)과 제1 방열층(90)이 도포되는 구역이 일치하지 않게 될 경우에는 제1 방열층(90)이 직접 드라이브IC 또는 입출력 단자에 도포될 위험이 있으며, 만약 제1 방열층(90)이 전도성이 있는 경우라면 단락의 위험이 발생할 수 있다.
실시예는 제1 접착층(30)의 도포여부를 작업자의 시각으로 확인할 수 있도록 접착제에 색소 또는 형광물질을 부가할 수 있다. 사용될 수 있는 색상으로는 FPCB 및 방열도료와 명확히 구분될 수 있는 것이 선택될 수 있다.
다음으로, 도 2c와 같이 상기 제1 접착층(30) 또는 상기 반도체소자(50) 상에 제1 방열층(90)을 형성한다.
상기 제1 방열층(90)을 형성하는 단계는 상기 제1 접착층(30) 또는 상기 반도체소자(50) 상에 접착제와 방열도료가 함께 도포되어 형성될 수 있다.
예를 들어, 상기 제1 접착층(30)의 상면 전부 또는 일부에 액상의 접착제와 방열도료가 혼합된 상태로 도포한 후 경화함으로써 제1 방열층(90)이 형성될 수 있다.
경화방식은 열경화, UV경화, 상온경화 등이 이용될 수 있다. 예를 들어, 경화공정은 도료 성분에 맞게 UV광원 및 열경화용 Oven을 사용하여 경화 등을 행할 수 있다. 예를 들어, UV광원은 Lamp방식과 LED방식 등을 사용할 수 있으나 이에 한정되는 것은 아니다.
실시예에서 방열도료는 반도체 조립 시 사용되는 방열용 도포 약액을 칭할 수 있다. 실시예에서 방열도료는 예를 들어 세라믹, 실리콘 등과 같은 유,무기성 코팅제와 같은 절연성 물질이거나 각종 금속 페이스트(Paste), CNT(카본나노튜브), 흑연(Graphite) 등과 같은 전도성 물질이거나 기타 화합물 도포형 도료 등을 포함할 수 있다.
방열도료는 제2 분사노즐(220)에 의해 고르게 분사 도포될 수 있다. 제1 방열층(90)의 두께는 약 1 ~ 100㎛의 범위 내에서 필요에 따라 조정될 수 있으나 이에 한정되는 것은 아니며 필요시 두께는 더 높일 수 있다.
실시예에서 상기 제1 방열층(90)은 전도성 또는 비전도성 방열층일 수 있다. 예를 들어, 상기 제1 방열층(90)은 접착제와 방열도료가 혼합되어 도포된 후 경화되어 형성될 수 있으며, 접착제가 비전도성이므로 방열도료의 전도성 여부에 불구하고 제1 방열층(90)은 비전도성 방열층으로 될 수 있다. 이에 따라 제1 접착층(30)은 필수적인 구성은 아닐 수 있다.
제1 방열층(90)을 형성하기 위한 접착제(바인더)는 상기 제1 접착층(30)과 마찬가지로 유무기 화합물의 수지를 사용할 수 있으나 이에 한정되는 것은 아니다.
도 4는 실시예에 따른 방열 반도체소자 패키지의 제조방법에서 방열도료 도포용 분사노즐의 분사형태를 예시하는 사시도이다.
도 4와 같이 제1 분사노즐(210), 제2 분사노즐(220)은 필름(10) 상부 또는 하부에 설치된 상태에서 이동수단에 의해 종횡으로 이동하면서 접착제와 방열도료를 분사할 수 있다. 목적물에 방열도료를 도포할 면적과 위치를 사전에 입력함으로써 이동수단으로 하여금 제1,2분사노즐(210,220)의 움직임을 제어하도록 할 수 있다.
제1,2분사노즐(210, 220)은 도 4에 도시된 바와 같이 기본적으로 X축 및 Y축을 기준으로 2차원 평면상에서 자세하게 기동할 수 있으며, 때에 따라서 θ축을 기준으로 회전기동도 가능하게 할 수 있다.
또한 Z축방향을 따라 상하기동도 가능하게 할 수 있다. 제1,2분사노즐(210, 220)에서 분사되는 접착제 또는 방열도료(L)는 도시된 것처럼 부채꼴 형태로 확산되면서 분사되도록 할 수 있다. 필름(10)의 위치확인을 위한 이미지센서, 예를 들 어 CCD 카메라를 채용하여 위치 정밀도를 향상시킬 수 있다.
실시예에 의하면 TCP/COF 제조장비를 자동화할 수 있다.
또한, 실시예에 의하면 TCP/COF 공정라인의 중간에 접착제 및 방열도료 분사장치를 개입시킴으로써 간단하게 드라이브 IC의 방열문제를 해결하게끔 해결할 수 있다.
실시예에 의하면 위치 검지로 필요로 하는 위치에 원하는 두께,폭, 모양 등을 미세한 사이즈로 분사장치(Spray)를 사용하여 스크린 방식, 잉크젯(Ink-Jet) 방식 등으로 도포를 진행할 수 있다.
또한, 실시예에 의하면 미세한 분사 가능한 스프레이(Spray)를 이용하여 폭 넓음 면적을 한번에 도포가능한 장점이 있다.
또한, 실시예에 의하면 피사체인 PCB 기판이나 필름(Film), 반도체소자 등의 표면과 직접 닿지 않고 선택된 높이에서 스프레이(Spray)로 방열 도료를 분사하는 방식으로 진행됨으로써 불량 발생위험 감소 및 제품에 대미지가 적은 장점이 있다.
또한, 실시예에 의하면 표면에 요철이 있는 제품에도 고르게 도포가 가능한 장점이 있다.
또한, 실시예에 의하면 정압 펌프에 방열 도료 등의 온도 관리가 가능한 열전소자 시스템 구현이 가능하며 스프레이 노즐(Spray Nozzle)부에는 열원 장치를 내장하여 원하는 온도로 제어를 함으로써 방열 도료의 점도 관리하기 효율적으로 진행할 수도 있다.
또한, 실시예에 의하면 방열도료 도포로 인해 열의 방출 방법을 복사,전도, 대류 3가지 효과를 극대화하여 종래 방열시트를 능가하는 방열효과를 낼 수 있다.
실시예에 따른 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치에 의하면, 기존의 방열시트 또는 테이프 부착시킬 수 없었던 곳까지도 방열수단을 부가할 수 있어 방열효과를 향상시킬 수 있게 된다.
또한, 실시예에 의하면 공정을 단순화시킴으로써 제조단가를 낮출 수 있으며, 방열도료의 분사량, 분사시간 등을 조절함으로써 방열층의 두께를 임의로 조절할 수 있어 불필요한 재료의 낭비를 없앨 수 있게 된다.
또한, 실시예는 기존의 패키지 장비에 노즐분사를 위한 장비를 개입시키는 것으로 설비가 구성될 수 있으므로 설비추가에 따른 비용의 소모가 크지 않게 된다.
도 3a는 제3 실시예에 따른 방열 반도체소자 패키지의 단면도이다.
제3 실시예는 제1 실시예의 기본적인 기술적 특징을 채용할 수 있으며, 제3 실시예는 제1 실시예와 달리 필름(10) 아래에 제2 방열층(92)이 형성될 수 있다.
상기 제2 방열층(92)은 상기 제1 방열층(90)이 형성되는 공정과 마찬가지로 도포공정에 의해 형성될 수 있다.
또한, 접착기능 강화를 위해 제2 접착층(32)(도 3b 참조)이 형성된 후 제2 방열층(92)이 형성될 수 있다.
도 3b는 제4실시예에 따른 방열 반도체소자 패키지의 단면도이다.
제4 실시예는 제3 실시예의 기술적 특징을 채용할 수 있으며, 상기 필름(10) 상에 제1 방열층(90)을 형성함으로써 발열 기능을 극대화할 수 있다. 제4 실시예에서 제1 접착층(30)이 선택적으로 형성될 수 있다.
또한, 실시예는 도 3b와 같이 제2 방열층(92)위에 절연 기능 강화를 위해 추가로 절연 도료 도포를 행하여 제2 절연층(72)을 형성할 수 있으며, 이때 사용될 도료는 복사, 방사 능력이 우수한 제품을 적용할 수 있다.
또한, 실시예는 제1 방열층(90)위에 절연 기능 강화를 위해 제1 절연층(71)을 형성할 수 있다.
도 5는 제1 실시예 또는 제2 실시예에 따른 방열 반도체소자 패키지의 평면 실사진이다.
도 5와 같이 필름 상에 반도체소자(50)가 실장되고, 상기 반도체소자(50) 상에 제1 방열층(90)이 형성된 모습을 볼 수 있다.
도 6은 제3 실시예 또는 제4 실시예에 따른 방열 반도체소자 패키지의 저면 실사진이다.
도 6과 같이 필름(10) 아래에 제2 방열층(92)이 형성된 모습을 볼 수 있다.
도 7은 제3 실시예 또는 제4 실시예에 따른 방열 반도체소자 패키지의 단면 실사진으로서, 제1 방열층(90)에 대한 단면사진은 도 7의 제2 방열츠(90)에 대한 단면사진과 같거나 유사할 수 있다.
도 7에 의하면, 필름(10) 아래에 제2 방열층(92)이 형성되고, 필름(10) 상의 전극패턴(20) 상에 반도체소자(30)가 형성된 모습을 볼 수 있고, 특히 접착제와 방열도료가 혼합되어 도포된 후 경화된 방열층의 단면을 볼 수 있다.
실시예에 따른 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치에 의하면, 기존의 방열시트 또는 테이프로 부착시킬 수 없었던 곳까지도 방열수단을 부가할 수 있어 방열효과를 향상시킬 수 있게 된다.
또한, 실시예에 의하면 공정을 단순화시킴으로써 제조단가를 낮출 수 있으며, 방열도료의 분사량, 분사시간 등을 조절함으로써 방열층의 두께를 임의로 조절할 수 있어 불필요한 재료의 낭비를 없앨 수 있게 된다.
또한, 실시예는 기존의 패키지 장비에 노즐분사를 위한 장비를 개입시키는 것으로 설비가 구성될 수 있으므로 설비추가에 따른 비용의 소모가 크지 않으면서도 방열수단을 효과적으로 부가하여 방열효과를 향상시킬 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1a는 제1 실시예에 따른 방열 반도체소자 패키지의 단면도.
도 1b는 제2 실시예에 따른 방열 반도체소자 패키지의 단면도.
도 2a 내지 도 2c는 실시예에 따른 방열 반도체소자 패키지의 제조방법의 공정도.
도 3a는 제3 실시예에 따른 방열 반도체소자 패키지의 단면도.
도 3b는 제4실시예에 따른 방열 반도체소자 패키지의 단면도.
도 4는 실시예에 따른 방열 반도체소자 패키지의 제조방법에서 방열도료 도포용 분사노즐의 분사형태를 예시하는 사시도.
도 5는 제1 실시예 또는 제2 실시예에 따른 방열 반도체소자 패키지의 평면 실사진.
도 6은 제3 실시예 또는 제4 실시예에 따른 방열 반도체소자 패키지의 저면 실사진.
도 7은 제3 실시예 또는 제4 실시예에 따른 방열 반도체소자 패키지의 단면 실사진.

Claims (31)

  1. 필름 상에 형성된 전극패턴;
    상기 전극 패턴 상에 실장된 반도체소자; 및
    상기 반도체소자 상에 형성된 제1 방열층;을 포함하며,
    상기 제1 방열층은, 접착제와 방열도료가 혼합되어 도포된 방열 반도체소자 패키지.
  2. 제1 항에 있어서,
    상기 제1 방열층은 비전도성 방열층인 방열 반도체소자 패키지.
  3. 제1 항에 있어서,
    상기 반도체소자 상에 형성된 제1 접착층을 더 포함하고, 상기 제1 접착층 상에 제1 방열층이 형성된 방열 반도체소자 패키지.
  4. 제1 항에 있어서,
    상기 방열도료는 비전도성 물질 또는 전도성 물질인 방열 반도체소자 패키지.
  5. 제4 항에 있어서,
    상기 방열도료가 비전도성 물질인 경우,
    상기 방열도료는 유기성 코팅제, 무기성 코팅제 또는 화합물 도포형 도료 중 어느 하나 이상인 방열 반도체소자 패키지.
  6. 제4 항에 있어서,
    상기 방열도료가 전도성 물질인 경우,
    금속 페이스트(Paste), 카본나노튜브(CNT), 흑연(Graphite) 중 어느 하나 이상인 방열 반도체소자 패키지.
  7. 제1 항에 있어서,
    상기 제1 방열층 상에 형성된 제1 절연층을 더 포함하는 방열 반도체소자 패키지.
  8. 필름 상에 형성된 전극패턴;
    상기 전극 패턴 상에 실장된 반도체소자; 및
    상기 필름 아래에 형성된 제2 방열층;를 포함하며,
    상기 제2 방열층은, 접착제와 방열도료가 혼합되어 도포된 방열 반도체소자 패키지.
  9. 제8 항에 있어서,
    상기 반도체소자 상에 형성된 제1 방열층을 더 포함하는 방열 반도체소자 패키지.
  10. 제9 항에 있어서,
    상기 제1 방열층은 접착제와 방열도료가 혼합되어 도포된 방열 반도체소자 패키지.
  11. 제10 항에 있어서,
    상기 방열도료는 비전도성 물질 또는 전도성 물질인 방열 반도체소자 패키지.
  12. 제11 항에 있어서,
    상기 방열도료가 비전도성 물질인 경우,
    상기 방열도료는 유기성 코팅제, 무기성 코팅제 또는 화합물 도포형 도료 중 어느 하나 이상인 방열 반도체소자 패키지.
  13. 제11 항에 있어서,
    상기 방열도료가 전도성 물질인 경우,
    금속 페이스트(Paste), 카본나노튜브(CNT), 흑연(Graphite) 중 어느 하나 이상인 방열 반도체소자 패키지.
  14. 제8 항에 있어서,
    상기 제1 방열층 상에 형성된 제1 절연층을 더 포함하는 방열 반도체소자 패키지.
  15. 제8 항에 있어서,
    상기 반도체소자 상에 형성된 제1 접착층을 더 포함하고, 상기 제1 접착층 상에 상기 제1 방열층이 형성된 방열 반도체소자 패키지.
  16. 필름 상에 전극패턴을 형성하는 단계;
    상기 전극 패턴 상에 반도체소자를 실장하는 단계; 및
    상기 반도체소자 상에 제1 방열층을 형성하는 단계;를 포함하며,
    상기 제1 방열층을 형성하는 단계는, 상기 반도체소자 상에 도포되어 형성되는 방열 반도체소자 패키지의 제조방법.
  17. 제16 항에 있어서,
    상기 제1 방열층을 형성하는 단계는,
    접착제와 방열도료를 혼합하여 도포하는 방열 반도체소자 패키지의 제조방법.
  18. 제16 항에 있어서,
    상기 제1 방열층은 비전도성 방열층인 방열 반도체소자 패키지의 제조방법.
  19. 제16 항에 있어서,
    상기 반도체소자 상에 제1 접착층을 형성하는 단계를 더 포함하고, 상기 제1 접착층 상에 제1 방열층을 형성하는 방열 반도체소자 패키지의 제조방법.
  20. 제19 항에 있어서,
    상기 방열도료는 비전도성 물질 또는 전도성 물질인 방열 반도체소자 패키지의 제조방법.
  21. 제16 항에 있어서,
    상기 제1 방열층 상에 제1 절연층을 형성하는 단계를 더 포함하는 방열 반도체소자 패키지의 제조방법.
  22. 필름 상에 전극패턴을 형성하는 단계;
    상기 전극 패턴 상에 반도체소자를 실장하는 단계; 및
    상기 필름 아래에 제2 방열층을 형성하는 단계;를 포함하고,
    상기 제2 방열층을 형성하는 단계는, 접착제와 방열도료를 혼합하여 도포하는 방열 반도체소자 패키지의 제조방법.
  23. 제22 항에 있어서,
    상기 반도체소자 상에 제1 방열층을 형성하는 단계를 더 포함하는 방열 반도체소자 패키지의 제조방법.
  24. 제23 항에 있어서,
    상기 제1 방열층은 비전도성 방열층인 방열 반도체소자 패키지의 제조방법.
  25. 제23 항에 있어서,
    상기 제1 방열층을 형성하는 단계는,
    접착제와 방열도료를 혼합하여 도포하는 방열 반도체소자 패키지의 제조방법.
  26. 제22 항에 있어서,
    상기 반도체소자 상에 제1 접착층을 형성하는 단계를 더 포함하고, 상기 제1 접착층 상에 제1 방열층을 형성하는 방열 반도체소자 패키지의 제조방법.
  27. 제25 항에 있어서,
    상기 방열도료는 비전도성 물질 또는 전도성 물질인 방열 반도체소자 패키지의 제조방법.
  28. 제22 항에 있어서,
    상기 제1 방열층 상에 제1 절연층을 형성하는 단계를 더 포함하는 방열 반도체소자 패키지의 제조방법.
  29. 제16항에 있어서,
    상기 반도체 소자는 소정의 거리를 두고 배열된 복수의 반도체소자이며,
    복수의 반도체소자에 대해 상기 제1 방열층 형성공정을 동시에 진행하는 방열 반도체소자 패키지의 제조방법.
  30. 제22항에 있어서,
    상기 반도체 소자는 소정의 거리를 두고 배열된 복수의 반도체소자이며,
    복수의 반도체소자에 대해 상기 제2 방열층 형성공정을 동시에 진행하는 방열 반도체소자 패키지의 제조방법.
  31. 디스플레이 패널; 및
    상기 디스플레이 패널과 전기적으로 연결된 방열 반도체소자 패키지;를 포함하며,
    상기 방열 반도체소자 패키지는 상기 1항 내지 15 항 중 어느 하나의 방열 반도체소자 패키지인 디스플레이장치.
KR1020090126579A 2009-06-16 2009-12-18 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치 KR101214292B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/813,229 US8508056B2 (en) 2009-06-16 2010-06-10 Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
DE102010023695A DE102010023695A1 (de) 2009-06-16 2010-06-14 Wärme abgebendes Halbleitergehäuse
CN2010102074459A CN101924082A (zh) 2009-06-16 2010-06-17 热释放半导体封装

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090053190 2009-06-16
KR1020090053190 2009-06-16

Publications (2)

Publication Number Publication Date
KR20100135161A true KR20100135161A (ko) 2010-12-24
KR101214292B1 KR101214292B1 (ko) 2012-12-20

Family

ID=43509765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126579A KR101214292B1 (ko) 2009-06-16 2009-12-18 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치

Country Status (1)

Country Link
KR (1) KR101214292B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015076457A1 (ko) * 2013-11-21 2015-05-28 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
KR101537451B1 (ko) * 2013-11-21 2015-07-16 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015125999A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015125998A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 반도체 패키지 및 그 제조 방법
WO2015170792A1 (ko) * 2014-05-09 2015-11-12 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
WO2015170800A1 (ko) * 2014-05-09 2015-11-12 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR20160000543A (ko) * 2014-06-24 2016-01-05 매그나칩 반도체 유한회사 방열 반도체 칩 패키지 및 그 제조 방법
US9406583B2 (en) 2013-11-21 2016-08-02 Dongbu Hitek Co., Ltd. COF type semiconductor package and method of manufacturing the same
KR20190020637A (ko) * 2017-08-21 2019-03-04 김학모 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
JP2022105251A (ja) * 2020-12-31 2022-07-13 ▲き▼邦科技股▲分▼有限公司 半導体放熱パッケージ構造

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101550406B1 (ko) 2013-12-18 2015-09-08 한국생산기술연구원 방열 접착제 제조방법
KR102308384B1 (ko) 2015-01-06 2021-10-01 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법
KR101670392B1 (ko) 2015-03-17 2016-10-31 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771890B1 (ko) * 2006-07-20 2007-11-01 삼성전자주식회사 씨오에프(ｃｏｆ)형 반도체 패키지
US20090091021A1 (en) 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406583B2 (en) 2013-11-21 2016-08-02 Dongbu Hitek Co., Ltd. COF type semiconductor package and method of manufacturing the same
KR101537451B1 (ko) * 2013-11-21 2015-07-16 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015076457A1 (ko) * 2013-11-21 2015-05-28 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015125999A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015125998A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 반도체 패키지 및 그 제조 방법
WO2015170792A1 (ko) * 2014-05-09 2015-11-12 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
WO2015170800A1 (ko) * 2014-05-09 2015-11-12 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR20150128212A (ko) * 2014-05-09 2015-11-18 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR20150128213A (ko) * 2014-05-09 2015-11-18 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR20160000543A (ko) * 2014-06-24 2016-01-05 매그나칩 반도체 유한회사 방열 반도체 칩 패키지 및 그 제조 방법
US10340156B2 (en) 2014-06-24 2019-07-02 Magnachip Semiconductor, Ltd. Heat releasing semiconductor chip package and method for manufacturing the same
US11289345B2 (en) 2014-06-24 2022-03-29 Magnachip Semiconductor, Ltd. Heat releasing semiconductor chip package and method for manufacturing the same
KR20190020637A (ko) * 2017-08-21 2019-03-04 김학모 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
KR20190020636A (ko) * 2017-08-21 2019-03-04 김학모 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
US11355687B2 (en) 2017-08-21 2022-06-07 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package having improved heat dissipation and electromagnetic wave shielding functions
US11437556B2 (en) 2017-08-21 2022-09-06 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package allowing improved visibility and workability
JP2022105251A (ja) * 2020-12-31 2022-07-13 ▲き▼邦科技股▲分▼有限公司 半導体放熱パッケージ構造

Also Published As

Publication number Publication date
KR101214292B1 (ko) 2012-12-20

Similar Documents

Publication Publication Date Title
KR101214292B1 (ko) 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
US8508056B2 (en) Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
US10181507B2 (en) Display tile structure and tiled display
US7394194B2 (en) Tiled display
TWI541955B (zh) Cof型半導體封裝及其製造方法
US10642098B2 (en) Illumination device and display device
EP2309312B1 (en) Light module
US10772207B2 (en) Flexible semiconductor package and method for fabricating the same
CN1575102A (zh) 薄膜图形形成方法及器件制造方法、光电装置及电子设备
CN1323420C (zh) 表面处理方法、表面处理装置、表面处理基板及光电装置
TW200424985A (en) Circuit board, mounting structure of ball grid array, electro-optic device and electronic apparatus
KR20210140886A (ko) 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
US9406583B2 (en) COF type semiconductor package and method of manufacturing the same
US7032309B2 (en) Method for reinforcing the connection of flat cable member and method for manufacturing image display unit
US20230246143A1 (en) Display module and manufacturing method therefor
TWI684265B (zh) Ｌｅｄ構裝模組及ｌｅｄ顯示裝置
KR101537451B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR102542344B1 (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 그 제조 방법
TWI711193B (zh) Ｌｅｄ元件用基板、ｌｅｄ構裝模組、及使用該等而得之ｌｅｄ顯示裝置
CN109546011B (zh) 膜层的制作方法、显示基板及其制作方法与设备
CN1584673A (zh) 电子部件安装体的制造方法
CN114822291B (zh) 显示面板及显示装置
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR101164958B1 (ko) 백라이트 유닛용 브라켓 일체형 방열 인쇄회로기판 및 이에 사용되는 메탈 마스크
CN111596479B (zh) 一种显示面板及其制造方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 8