KR100579540B1 - 전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법 - Google Patents

전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법 Download PDF

Info

Publication number
KR100579540B1
KR100579540B1 KR1020040065309A KR20040065309A KR100579540B1 KR 100579540 B1 KR100579540 B1 KR 100579540B1 KR 1020040065309 A KR1020040065309 A KR 1020040065309A KR 20040065309 A KR20040065309 A KR 20040065309A KR 100579540 B1 KR100579540 B1 KR 100579540B1
Authority
KR
South Korea
Prior art keywords
electronic component
thermoplastic resin
resin layer
conductor
manufacturing
Prior art date
Application number
KR1020040065309A
Other languages
English (en)
Other versions
KR20050020675A (ko
Inventor
사이토아츠시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050020675A publication Critical patent/KR20050020675A/ko
Application granted granted Critical
Publication of KR100579540B1 publication Critical patent/KR100579540B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

전자 부품 실장체를 용이하며 또한 저비용으로 높은 전기적 신뢰성을 갖고 효율적으로 제조할 수 있는 방법을 제공한다.
전자 부품 실장체의 제조 방법은, 범프 전극(11, 12)을 구비하는 복수의 전자 부품(10)을, 열가소성 수지층(13)에 범프 전극(11, 12)이 열가소성 수지층(13) 내에 매설되도록 장착하는 공정과, 열가소성 수지층(13)의 전자 부품(10)이 실장된 면과는 반대 측의 표면에, 범프 전극(11, 12)으로 도전 접속되는 도전체(15, 16)를 형성하는 공정과, 열가소성 수지층(13)을 전자 부품(10)마다 분할하는 공정을 더 포함한다.
신뢰성, 범프 전극, 열가소성 수지층.

Description

전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조 방법{METHOD OF MANUFACTURING ELECTRONIC DEVICE AND METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE}
도 1의 (a) 내지 도 1의 (c)는, 본 발명을 적용한 제 1 실시예에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 2의 (a) 내지 도 2의 (c)는, 본 발명을 적용한 제 2 실시예에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 3의 (a) 내지 도 3의 (d)는, 본 발명을 적용한 제 2 실시예의 변형례에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 4의 (a) 내지 도 4의 (c)는, 본 발명을 적용한 제 3 실시예에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 5의 (a) 내지 도 5의 (d)는, 본 발명을 적용한 제 4 실시예에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 6은 본 발명을 적용한 제 2 실시예에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 7은 본 발명을 적용한 제 5 실시예에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 8의 (a) 내지 도 8의 (c)는 본 발명을 적용한 제 5 실시예에 따른 전자 부품 실장체의 제조 방법을 설명하기 위한 도면.
도 9는 본 발명을 적용한 제 6 실시예의 전기 광학 장치의 실장 구조를 설명하기 위한 도면.
도 10은 본 발명을 적용한 제 7 실시예의 전기 광학 장치의 실장 구조를 설명하기 위한 도면.
도 11은 본 발명을 적용한 제 8 실시예의 전기 광학 장치의 실장 구조를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10…전자 부품
10A…전자 구조 영역
11, 12…범프 전극
13…열가소성 수지층
14…도체층
15, 16…도전체
10P…전자 부품 실장체
13B…열가소성 수지 분할층
100…전기 광학 장치
110…전기 광학 패널
120…회로 기판
본 발명은 전자 부품 실장체의 제조 방법, 전기 광학 장치의 제조 방법에 관한 것이다.
일반적으로, 각종의 전자 기기에서는, 반도체 IC 등의 전자 부품이 회로 기판 등에 실장되어 전자 회로의 일부를 구성하고 있다. 전자 부품을 회로 기판 등에 실장하는 방법에는 여러 가지가 있다. 예를 들면, 가장 일반적인 것으로는, 전자 부품의 범프 전극을 회로 기판 위의 도전 패드에 접합한 상태로 하고, 이 상태로 언더필 수지를 전자 부품과 회로 기판 사이에 충전하여 밀봉한다고 하는 실장 방법이 알려져 있다.
또, 액정 표시 장치 등에서 많이 이용되고 있는 실장 방법으로서, 전자 부품을 이방성 도전막(ACF: Anisotropic Conductive Film)을 통하여 실장하는 방법이 있다. 이 방법에서는, 열경화성 수지 중에 미세한 도전성 입자를 분산시켜 이루어지는 ACF를 통하여, 전자 부품을 가압 가열 헤드로 가열하면서 회로 기판이나 액정 패널을 구성하는 유리 기판 위에 눌러 가압함으로써, 전자 부품의 범프 전극과, 기판 위의 단자가 도전성 입자를 통하여 도전 접속되고, 이 상태로 열경화성 수지가 경화함으로써 그 도전 접속 상태가 유지된다.
또, 열가소성 수지로 이루어지는 기재의 한쪽 면에 도전 패드를 형성하여 이루어지는 회로 기판을 준비하고, 이 회로 기판에서의 도전 패드의 형성면과는 반대 측의 표면에, 범프 전극을 구비한 IC 칩을 가열하면서 누름으로써, 범프 전극이 회로 기판의 열가소성 수지 내에 삽입되고, 그 선단(先端)이 회로 기판의 내부로부터 도전 패드에 도전 접속된 상태로 고정한다고 하는, 전자 부품 실장체를 구성하는 방법이 알려져 있다(예를 들면, 이하의 일본국 특개 2003-124259호 공보 참조).
예를 들면, 언더필 수지를 전자 부품과 회로 기판 사이에 충전하는 방법으로는, 언더필 수지의 주입에 품이 드는 경우가 있었다.
또한, ACF를 이용한 실장 방법에서는, 단자 사이 피치가 작아지면 도전성 입자를 작게 할 필요가 있기 때문에 ACF가 고가로 되는 일이 있었다.
또한, 일본국 특개 2003-124259호 공보에 기재된 방법에서는, IC 칩의 범프 전극과 회로 기판의 도전 패드의 위치 맞춤이 까다롭게 되는 경우가 있었다.
본 발명의 목적은, 전자 부품 실장체를 용이하며 또한 저비용으로 높은 전기적 신뢰성을 갖고 효율적으로 제조할 수 있는 방법을 제공하는 데 있다.
(1) 본 발명의 실시예에 따른 전자 부품 실장체의 제조 방법은,
범프 전극을 구비하는 복수의 전자 부품을, 열가소성 수지층에, 상기 범프 전극이 상기 열가소성 수지층 내에 매립 설치되도록 장착하는 공정과,
상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에, 상기 범프 전극에 도전 접속되는 도전체를 형성하는 공정과,
상기 열가소성 수지층을 상기 전자 부품마다 분할하는 공정을 갖는 것을 특 징으로 한다. 본 발명에 의하면, 복수의 전자 부품을 일체의 열가소성 수지층에 장착함으로써, 도전체의 형성을 일괄하여 행할 수 있기 때문에, 효율적으로 제조를 행할 수 있어 제조 비용을 저감시킬 수 있다. 또한, 본 발명에서의 전자 부품으로서는, 반도체 IC 칩, 세라믹 전자 부품(세라믹 콘덴서 등) 등을 들 수 있다.
(2) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 전자 부품을 장착하는 공정에서는, 상기 전자 부품 또는 상기 열가소성 수지층을 가열해도 좋다. 전자 부품 또는 열가소성 수지층을 가열함으로써 범프 전극에 접한 열가소성 수지의 적어도 일부를 연화 또는 용융시킬 수 있기 때문에, 범프 전극을 열가소성 수지의 내부에 용이하며 또한 확실하게 매립 설치할 수 있다.
(3) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 전자 부품을 장착하는 공정에서는, 상기 범프 전극이 상기 열가소성 수지층을 관통하여, 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 노출되도록 상기 전자 부품을 장착해도 좋다. 이것에 의하면, 부품 장착 공정에서 범프 전극이 열가소성 수지층의 표면에 노출되어 있기 때문에, 도전체 형성 공정에서의 도전체의 얼라이먼트 작업이 용이하게 되는 동시에, 도전체를 용이하며 또한 확실하게 범프 전극과 도전 접속시킬 수 있다.
(4) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 전자 부품을 장착하는 공정에서는, 상기 범프 전극이 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 미리 배치된 도체층과 도전 접촉하도록 상기 전자 부품을 장착하고,
상기 도전체를 형성하는 공정에서는, 상기 도체층을 패터닝하여 상기 도전체를 형성해도 좋다. 이것에 의하면, 부품 장착 공정에서는 열가소성 수지층의 표면 위에 전면적으로, 혹은 범프 전극보다도 큰 범위로 도체층을 형성해 둠으로써, 범프 전극을 도체층에 확실히 도전 접촉시킬 수 있는 동시에, 도체층 형성 공정에서는, 도체층을 패터닝하여 원하는 형상 혹은 패턴으로 도전체를 형성할 수 있기 때문에, 열가소성 수지층의 표면에 미리 패터닝 완료 도전체를 형성해 두는 경우와 비교하면, 부품 장착 공정에서의 얼라이먼트 작업이 용이하게 된다.
(5) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 전자 부품을 장착하는 공정 전에, 상기 열가소성 수지층에 관통 구멍을 형성하는 공정과, 상기 관통 구멍 내에 도전 재료를 배치하는 공정을 갖고,
상기 전자 부품을 장착하는 공정에서는, 상기 범프 전극을 상기 관통 구멍에 삽입해서 상기 도전 재료에 도전 접속시켜도 좋다. 이것에 의하면, 관통 구멍을 형성하는 공정에 의해 열가소성 수지층에 관통 구멍을 설치하는 동시에 그 내부에 도전 재료를 배치함으로써, 범프 전극의 돌출 높이보다도 열가소성 수지층이 두꺼운 경우라도 도전 재료를 통하여 범프 전극과 도전체를 확실하게 도전 접속시킬 수 있기 때문에, 전자 부품 실장체의 구조상의 자유도를 높일 수 있는 동시에 전기적 신뢰성을 높일 수 있다. 특히, 열가소성 수지층의 반대 측에 도체층을 배치하고, 이 상태로 도체층에 도전 접속하도록 상기의 도전 재료를 관통 구멍의 내부에 배치하고, 전자 부품을 장착한 뒤에, 도체층을 패터닝하여 상기 도전체를 형성해도 좋 다.
(6) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 전자 부품을 장착하는 공정에서는, 몰드 성형(成形)에 의해 상기 복수의 전자 부품을 덮도록 열가소성 수지층을 성형해도 좋다. 몰드 성형에 의해서 열가소성 수지층을 형성함으로써, 열가소성 수지층의 형상을 고정밀도로 규정할 수 있다. 예를 들면, 범프 전극이 열가소성 수지층의 전자 부품과는 반대 측의 표면에 확실히 노출되도록 구성할 수 있다. 이 경우, 예를 들어 몰드의 내부에 전자 부품을 배치하는 인서트 성형법에 의해서 용이하게 열가소성 수지층을 성형할 수 있다. 몰드(型, mold) 성형으로서는, 사출 성형법, 블로우 성형법 등을 이용할 수 있다.
(7) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 전자 부품을 장착하는 공정에서는, 상기 복수의 전자 부품을 지지체에 유지된 상태로 상기 몰드 성형을 행해도 좋다. 이것에 의하면, 지지체에 의해 복수의 전자 부품이 일체화됨으로써 취급이 용이하게 되는 동시에, 전자 부품에 대하여 열가소성 수지층을 고정밀도에 성형하는 것이 가능하게 된다.
(8) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 지지체는 상기 범프 전극에 도전 접속된 도전 재료이며,
상기 도전체를 형성하는 공정에서는, 상기 지지체를 패터닝함으로써 상기 도전체를 형성해도 좋다. 이것에 의하면, 지지체를 제거할 필요가 없어지는 동시에, 지지체를 그대로 패터닝하는 것만으로 도전체를 형성할 수 있으므로, 공정수를 줄 일 수 있어 제조 비용을 삭감할 수 있다.
(9) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 도전체를 형성하는 공정에서는, 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 유동성 재료를 도포하고, 상기 유동성 재료를 경화시킴으로써 상기 도전체를 형성해도 좋다. 이것에 의하면, 얼라이먼트가 용이하게 되어 정확한 위치에 도전체를 형성할 수 있다. 여기서, 유동성 재료의 경화로서는, 유동성 재료의 특성에 따라서, 가열, 광조사(光照射), 건조, 소성(燒成), 화학 반응 등에 의한 경화 작용을 이용할 수 있다.
(10) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 도전체를 형성하는 공정에서는, 액상의 상기 유동성 재료를 액체방울로서 토출해도 좋다. 이에 따라서, 유동성 재료의 도포 위치 및 도포량의 정밀도를 높일 수 있다. 액체방울의 토출은, 예를 들어 압전체 방식 혹은 열기포 방식 등의 잉크젯 헤드를 이용하여 행할 수 있다.
(11) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 도전체를 형성하는 공정에서는, 페이스트상(狀)의 상기 유동성(流動性) 재료를 인쇄해도 좋다. 이에 따라, 저비용으로 효율적인 도전체를 형성할 수 있다. 인쇄 방법으로서는 스크린 인쇄를 들 수 있다.
(12) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 도전체를 형성하는 공정에서는, 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 패터닝된 개구(開口)를 갖는 레지스트층을 형성하는 공정을 포함하여,
상기 도전체를, 상기 열가소성 수지층에서 상기 개구로부터의 노출부에 형성해도 좋다. 이것에 의하면, 설계 대로 도전체를 형성할 수 있다.
(13) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 도전체를 형성하는 공정은, 도전성 미립자를 함유하는 용제(溶劑)를 토출하는 공정을 포함하고,
상기 레지스트층을, 상단면(上端面)이 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면보다도 상기 용제와의 친화성이 나쁘게 되도록 형성해도 좋다. 이것에 의하면, 효율적으로 도전체를 형성할 수 있다.
(14) 이 전자 부품 실장체의 제조 방법에 있어서,
상기 도전체를 형성한 뒤에, 상기 레지스트층을 제거하는 공정을 더 포함하고 있어도 좋다. 이것에 의하면, 신뢰성이 높은 전자 부품 실장체를 제조할 수 있다.
(15) 본 발명의 실시예에 따른 전기 광학 장치의 제조 방법은,
상기에 기재된 어느 방법인가에 의해 제조된 전자 부품 실장체를 열압착(熱壓着)에 의해 회로 기판 위에 실장하는 공정과,
상기 회로 기판을 전기 광학 패널에 실장하는 공정을 갖는 것을 특징으로 한다. 본 발명에서는, 전자 부품 실장체는 열압착에 의해 실장된다. 이에 따라, 열가소성 수지가 연화 혹은 용융함으로써, 용이하게 회로 기판 위에 실장할 수 있다. 특히, 회로 기판의 표면에 노출된 수지가 열가소성 수지이면, 회로 기판의 수지 기 재와 전자 부품 실장체의 열가소성 수지층이 용이하게 용융 정착함으로써, 극히 용이하게 실장할 수 있다. 여기서, 전자 부품으로서는, 전기 광학 장치를 구동하기 위한 구동 신호를 생성하는 회로를 내포하는 것이라도 좋다.
(16) 본 발명의 실시예에 따른 전기 광학 장치의 제조 방법은,
상기에 기재된 어느 방법인가에 의해 제조된 전자 부품 실장체를, 전기 광학 패널을 구성하는 기판 위에 열압착에 의해 실장하는 것을 특징으로 한다. 본 발명에서는, 전자 부품 실장체는 열압착에 의해 실장된다. 이에 따라, 열가소성 수지가 연화 또는 용융함으로써, 용이하게 전기 광학 패널의 기판 위에 실장할 수 있다. 전기 광학 패널을 구성하는 기판의 재료로서는 유리, 석영, 플라스틱, 세라믹 등을 들 수 있지만, 어느 재료라 하더라도 용이하게 실장할 수 있다. 여기서, 전자 부품으로서는, 전기 광학 장치를 구동하기 위한 구동 신호를 생성하는 회로를 내포하는 것이라도 좋다.
또한, 전자 부품 실장체는, 범프 전극을 구비한 전자 부품과, 이 전자 부품의 상기 범프 전극의 형성면 위에 형성된 열가소성 수지층과, 그 열가소성 수지층 위에 형성되고, 상기 범프 전극에 도전 접속된 도전체를 갖는다. 또한, 이 전자 부품 실장체를 전기 광학 장치에 이용해도 좋다. 보다 구체적으로는, 본 발명의 실시예에 따른 전기 광학 장치는, 전기 광학 패널과, 그 전기 광학 패널에 실장된 회로 기판을 갖고, 상기 본 발명의 실시예에 따른 전자 부품 실장체가 상기 회로 기판 위에 실장되어 있는 경우가 있다. 또한, 전기 광학 패널과, 그 전기 광학 패널을 구성하는 기판 위에 실장된 상기 본 발명의 실시예에 따른 전자 부품 실장체 를 갖는 경우도 있다. 후자의 경우에는, 전자 부품 실장체에 도전 접속된 회로 기판을 더 가져도 좋다. 여기서, 전자 부품으로서는, 전기 광학 장치를 구동하기 위한 구동 신호를 생성하는 회로를 내포하는 것이라도 좋다.
다음으로, 첨부 도면을 참조하여 본 발명에 따른 실시예에 대하여 설명한다. 또한, 이하의 설명에 있어서 참조하는 각 도면은 본 발명의 각 실시예의 구조를 모식적으로 나타내는 것이며, 그 형상이나 치수 비율은 실제의 형상이나 치수 비율을 그대로 표현한 것은 아니다.
[제 1 실시예]
먼저, 도 1의 (a) 내지 도 1의 (c)를 참조하여, 본 발명에 따른 제 1 실시예에 대하여 설명한다. 이 실시예에서는, 도 1의 (a)에 나타내는 바와 같이, 반도체 구조나 도체 패턴 등으로 구성된 전자 구조 영역(10A)을 구비한 복수의 전자 부품(10)이 준비된다. 이 전자 부품(10)은, 실리콘 단결정(單結晶)이나 화합물 반도체 단결정 등으로 구성되고, 상기 전자 구조 영역(10A)으로서 소정의 전자 회로 구조를 가지는 반도체 칩이라 하더라도 좋고, 혹은, 다수의 세라믹층과 그 사이에 배치된 도체층을 갖고, 상기 전자 구조 영역(10A)으로서 상기 도체층을 소정의 도체 패턴으로 구성하여 이루어지는 세라믹 적층체(세라믹 기판)라 하더라도 좋다. 전자 부품(10)은 예를 들어 반도체 칩이면 100∼800 μm 정도의 두께, 세라믹 적층체이면 1∼5 mm 정도의 두께로 형성된다.
전자 부품(10)의 실장면(10X)에는, 전자 구조 영역(10A)마다 범프 전극(돌기 전극)(11, 12)이 돌출 형성되어 있다. 여기서, 범프 전극(11, 12)의 수는 임의이 며, 1 개라도 좋고 3 개 이상이라도 좋지만, 도시한 예에서는 전자 구조 영역(10A)마다 2 개의 범프 전극이 설치되어 있다. 범프 전극(11, 12)은 도전체로 구성되어 있으면 되지만, 예를 들어 Cu, Ni, Au, Ag, Al 등의 금속으로 구성된다. 특히, 범프 전극의 구조로서는 Cu, Ni, Al 등의 금속층의 볼록부의 표면이 Au, Ag, Sn 등의 박막으로 피복되어 있어도 좋다. 범프 전극(11, 12)의 직경은 예를 들어 10∼30 μm 정도로 구성되고, 형성 피치는 30∼50 μm 정도이다. 돌출 높이는 10∼50 μm 정도이지만, 후술할 열가소성 수지층의 두께와 거의 같은 높이로 설정된다.
상기와 같이 구성된 전자 부품(10)은, 일체의 열가소성 수지층(13)에 장착된다. 이 열가소성 수지층(13)으로서는, 폴리에스테르 수지, 폴리아미드 수지, 방향족 폴리에스테르 수지, 방향족 폴리아미드 수지, 테트라 플루오르 에틸렌, 폴리이미드 수지 등의 열가소성 수지로 구성되어 있다. 본 실시예의 경우에는, 열가소성 수지층(13)의 두께는, 20∼50 μm, 전형적으로는 30 μm 정도로 형성되어 있다. 또한, 열가소성 수지층(13)은 상기 범프 전극 (11, 12)의 돌출 높이와 같거나, 혹은 상기 돌출 높이보다도 1∼10 μm 정도 두꺼운 두께를 갖고 있어도 좋다. 이 열가소성 수지층(13)의 한쪽의 표면 위에는 Cu, Al, Au 등의 금속 기타의 도전체로 구성된 도체층(14)이 형성되어 있다. 이 도체층(14)은 열가소성 수지층(13)의 표면 위에 탑재되어 있는 것만으로도 좋지만, 열가소성 수지층(13)의 표면 위에 고착(밀착)되고 있어도 좋다. 도체층(14)은, 예를 들어 1∼20 μm, 전형적으로는 10 μm 정도의 두께로 형성된다.
전자 부품(10)은, 열가소성 수지층(13)에 그 실장면(10X)을 향한 자세로 장 착된다(부품 장착 공정). 예를 들면, 열가소성 수지층(13) 및 도체층(14)을 전자 부품(10)의 실장면(10X) 위에 누르면서 적층해 간다. 이 때, 전자 부품(10) 또는 열가소성 수지층(13)을 가열하면서 적층해도 좋다. 예를 들면, 전자 부품(10)의 실장면(10X)의 반대 측의 표면에 가열 헤드 또는 가열 스테이지를 접촉시켜 전자 부품(10)을 가열하거나, 도체층(14)에 가열 헤드 또는 가열 스테이지를 접촉시켜 열가소성 수지층(13)을 가열하거나 한다. 또한, 열가소성 수지층(13) 및 도체층(14)을 롤러 등에 의해 전자 부품(10)에 눌러도 좋다. 이 경우에는, 롤러에 의해 열가소성 수지층(13)을 가열해도 좋다. 이 때의 가열 온도는, 열가소성 수지층(13)의 연화 온도 이상으로써, 범프 전극(11, 12)의 용융 온도나 전자 부품(10)의 내열 온도 미만이다. 통상은, 120 ℃∼350 ℃의 범위 내인 것이 바람직하다. 또한, 도 1의 (b)에서는, 과열 가압 헤드(2)에 의해서 전자 부품(10)을 하나하나 열가소성 수지층(13)에 장착해 가는 상태를 나타내고 있다.
상기와 같이 하여 전자 부품(10)이 열가소성 수지층(13)에 장착될 때에는, 범프 전극(11, 12)은 열가소성 수지층(13)의 내부에 삽입되고, 최종적으로 전자 부품(10)의 실장면(10X)이 열가소성 수지층(13)과 밀착했을 때에, 범프 전극(11, 12)이 열가소성 수지층(13)의 내부에 매립 설치된 상태가 된다. 또한, 이 부품 장착 공정이 완료했을 때에는, 도 1의 (b)에 나타내는 바와 같이, 범프 전극(11, 12)이 도체층(14)과 도전 접촉된 상태가 된다. 이 도전 접촉 상태는, 가열되어 연화 또는 용융된 열가소성 수지층(13)을 범프 전극(11, 12)이 분리하는데 필요한 응력(應力) 이상의 응력을 전자 부품(10)과 도체층(14) 사이에 가함으로써 실현된다. 또 한, 이 때 가열에 의해 범프 전극(11, 12)과 도체층(14)을 합금화해도 좋다. 이 경우의 가열 온도는 양자의 재질에도 따르지만 200∼400 ℃ 정도로 해도 좋다.
다음으로, 상기 도체층(14)에 대하여 패터닝처리를 실시함으로써, 도 1의 (c)에 나타내는 바와 같이, 범프 전극(11, 12)에 도전 접속된 도전체(15, 16)를 형성한다(도전체 형성 공정). 이 패터닝 처리로서는, 통상의 포토 리소그래피법 등을 이용하여 레지스트 등에서 마스터를 형성하고, 이 마스터를 이용해 도체층(14)에 에칭을 실시하는 방법을 들 수 있다. 도전체(15, 16)는, 단순한 도전 패드 등의 단자라 하더라도 좋고, 또 소정의 패턴에 형성되는 배선 패턴이라 하더라도 좋다.
마지막으로, 열가소성 수지층(13)을 도 1의 (c)의 일점쇄선으로 나타내는 바와 같이 전자 부품(10)마다 분할하고, 복수의 전자 부품 실장체(10P)를 형성한다(부품 분할 공정). 이 공정의 분할법으로서는, 다이싱법이나 레이저 절단법 등을 이용할 수 있다.
이 전자 부품 실장체(10P)는, 전자 구조 영역(10A)을 포함하는 전자 부품(10)과, 열가소성 수지 분할층(13B)과, 범프 전극(11, 12)에 도전 접속된 도전체(15, 16)를 갖는다. 전자 부품 실장체(10P)는, 도시하지 않은 가압 가열 헤드를 이용해 전자 부품(10)을 가열하면서 열가소성 수지 분할층(13B) 측을 회로 기판 등의 실장 대상에 누름으로써, 열가소성 수지 분할층(13B)을 연화 또는 용융시켜 상기 실장 대상으로 고착시키는 방법으로 간단하게 실장할 수 있다.
본 실시예에서는, 복수의 전자 부품(10)이 장착된 일체의 열가소성 수지층 (13)에 대하여 도전체(15, 16)의 형성을 일괄하여 행할 수 있기 때문에, 효율적으로 제조를 행할 수 있어 제조비용을 저감할 수 있다. 또한, 열가소성 수지층(13)의 분할 처리는 용이하게 행할 수 있기 때문에, 도전체(15, 16)의 형성 후에 있어서 열가소성 수지층(13)에 의해서 일체화된 복수의 전자 부품 실장체(10P)를 일체로 취급함으로써, 전자 부품 실장체(10P)의 수송, 보관, 공급 등의 취급이나 관리가 용이하게 된다. 예를 들면, 전자 부품 실장체(10P)를 수용하는 제조 라인에 대하여 열가소성 수지층(13)에 의해 일체화된 실장체를 그대로 공급하고, 수용 위치에서 열가소성 수지층(13)을 분할하면서 전자 부품 실장체(10P)의 수용을 한다고 할 수 있다.
또한, 본 실시예에서는, 열가소성 수지층(13)의 한쪽 면에 도체층(14)를 미리 형성해 두어, 전자 부품(10)을 열가소성 수지층(13)에 장착할 때에, 범프 전극(11, 12)이 상기 도체층(14)에 열가소성 수지층(13)의 내부로부터 도전 접촉할 수 있게 함으로써, 얼라이먼트 등을 실시하지 않아도 범프 전극(11, 12)을 확실히 도체층(14)을 도전 접촉시킬 수 있다. 이 경우, 도체층(14)은 열가소성 수지층(13)의 한쪽 면에 전면적으로 형성해 두어도 좋지만, 반드시 전면적으로 형성해 둘 필요는 없고, 예를 들어, 범프 전극(11, 12)의 형성 영역의 근방에 어느 정도의 범위로 확장되도록 섬 형상으로 구성하거나, 혹은 전자 구조 영역(10A)에 대응시켜 섬 형상으로 형성하거나 해도 상관없다. 어느 경우라도, 범프 전극(11, 12)과 평면적으로 겹치는 영역을 포함하여, 해당 영역의 주위의 넓은 범위를 커버하도록 도체층(14)을 형성해 둠으로써, 범프 전극(11, 12)과 도체층(14)의 도전 접촉을 확실히 발생하게 할 수 있다.
[제 2 실시예]
다음으로, 도 2의 (a) 내지 도 2의 (c) 및 도 6을 참조해 본 발명에 따른 제 2 실시예에 대하여 설명한다. 이 실시예에 있어서, 제 1 실시예와 같은 구성 요소에 대하여는 동일 부호를 붙여, 그들의 설명은 생략한다. 본 실시예에서는, 도 2의 (a)에 나타내는 바와 같이, 복수의 전자 부품(10)을 열가소성 수지층(13)에 대하여 제 1 실시예와 같은 방법으로 장착한다. 다만, 본 실시예에서는, 열가소성 수지층(13)의 표면에는 도체층이 형성되지 않고 있다. 이 부품 장착 공정에서는, 도 2의 (b)에 나타내는 바와 같이, 범프 전극(11, 12)의 선단이 열가소성 수지층(13)의 전자 부품(10)과는 반대 측의 표면에 노출되도록 구성된다.
그 후, 도 2의 (c)에 나타내는 바와 같이, 열가소성 수지층(13)의 표면 위에, 노출한 범프 전극(11, 12)에 도전 접속하도록 도전체(25, 26)를 형성한다. 이 도전체(25, 26)는, 상기 제 1 실시예와 같은 방법으로 형성된 것이라도 좋지만, 본 실시예에서는 열가소성 수지층(13)의 표면 위에 유동성 재료를 도포해서 경화시키는 것에 의해 도전체(25, 26)를 형성하고 있다. 본 실시예의 도전체 형성 공정에 있어서 이용되는 도전체(25, 26)의 형성 방법은, 도 6에 나타내는 토출 헤드(20)로부터 액체방울(S)을 토출하고, 열가소성 수지층(13)의 표면에 착탄시킴으로써 액상 재료를 도포한다.
토출 헤드(20)는, 잉크젯 프린터에 사용하는 것과 기본적으로 같은 구조를 갖는 것이다. 보다 구체적으로는, 토출 헤드(20)의 내부에는, 액상 재료를 수용하 는 수용실(21)과, 이 수용실(21)에 연통한 토출실(22)이 설치되어 있다. 수용실(21)에는 액상 재료의 공급 라인이 접속된다. 토출실(22)에는, 동작 가능하게 구성된 압전체로 구성된 압전 내벽부(22b)가 접하도록 설치되고, 또한 외부로 통하는 토출구(22a)가 형성되어 있다. 압전 내벽부(22b)는 구동 전압에 따라 변형하도록 구성되고, 압전 내벽부(22b)가 외측으로 휘어서 토출실(22)의 용적이 증대하면, 수용실(21)로부터 액상 재료가 토출실(22) 내로 유입되고, 압전 내벽부(22b)가 내측으로 휘어 토출실(22)의 용적이 감소하면, 토출구(22a)로부터 액상 재료의 액체방울(S)이 토출되도록 구성되어 있다.
액상 재료는, 예를 들어 도전성 입자를 용매 중으로 분산시킨 것이며, 액체방울(S)의 토출 수에 의해서 도포량을 정확하게 설정할 수 있다. 또한, 열가소성 수지층(13)과 토출 헤드(20)는 상대적으로 이동 가능하게 구성되어 있고, 이에 따라서 토출 헤드(20)로부터 토출되는 액체방울(S)의 착탄 위치를 제어할 수 있도록 구성되어 있다. 따라서, 액체방울(S)의 토출 수나 착탄 위치를 조정함으로써, 열가소성 수지층(13)의 표면 위의 임의의 위치에 임의의 형상으로 액상 재료(M)를 도포할 수 있다. 액상 재료(M)는, 건조나 소성에 의해서 경화하고, 도 2의 (c)에 나타내는 도전체(25, 26)가 된다.
상기의 도전체 형성 방법에서는, 패터닝 처리를 하지 않고 도전체(25, 26)를 정확하게 형성할 수 있다. 또한, 이 방법으로는, 노출한 범프 전극(11, 12)을 목표로 하여 도전체(25, 26)를 형성할 수 있기 때문에 얼라이먼트 작업이 용이하게 되는 이점이 있다.
상기의 도전체 형성 공정에서는, 유동성 재료로서 도전성 페이스트를 이용해, 이 도전성 페이스트를 인쇄법(예를 들면, 스크린 인쇄법)에 의해서 열가소성 수지층(13)의 표면 위에 인쇄하고, 그 후, 가열이나 정치 등에 의해 경화시키도록 해도 좋다. 이 방법에서는, 인쇄법에 의해서 염가이며 또한 효율적으로 도전체(25, 26)를 형성할 수 있다.
본 실시예에 의해 형성되는 전자 부품 실장체(10P')는 기본적으로 제 1 실시예의 전자 부품 실장체(10P)와 같은 구조를 갖고, 같은 효과를 나타낸다.
또한, 이 도전체 형성 공정에서는, 유동성 재료를 열가소성 수지층(13)의 표면 위에 선택적으로 도포하는 것이지만, 유동성 재료로서는, 상기의 액체나 페이스트재 뿐만 아니라, 분체(粉體) 등도 이용할 수 있다. 또한, 유동성 재료의 경화 방법으로서는, 재료 특성에 따라서, 용매를 휘발시키는 등의 건조 처리, 가열하여 용착 작용 또는 소결(燒結) 작용을 생기게 하는 소성 처리, 화학 반응에 의한 경화를 생기게 하는 처리 등의 각종 방법을 적용할 수 있다.
(변형례)
이하, 제 2 실시예의 변형례에 대하여 도면을 참조하여 설명한다. 도 3의 (a) 내지 도 3의 (d)는, 본 변형례에 대하여 설명하기 위한 도면이다. 본 변형례에서는, 도전체(25, 26)를 형성하는 공정은, 도 3의 (a)에 나타내는 바와 같이, 열가소성 수지층(13)의 전자 부품(10)과는 반대 측의 표면에, 패터닝된 개구(402)를 갖는 레지스트층(400)을 형성하는 공정을 포함한다. 레지스트층(400)을 형성하는 공정은 특히 한정되는 것이 아니고, 이미 공지가 되고 있는 몇 가지 방법으로 형성 해도 좋다. 예를 들면, 열경화성 수지층(13)의 표면에 전면에 레지스트층을 형성한 뒤에, 그 일부를 제거함으로써 개구(402)를 갖는 레지스트층(400)을 형성해도 좋다. 이 때, 예를 들어 노광(露光) 공정 및 현상(現像) 공정에 의해서, 레지스트층의 일부를 제거해도 좋다. 개구(402)는, 홈 형상으로 형성해도 좋다. 또한, 본 변형례에서는, 도전체(25, 26)를 열경화성 수지층(13)에서의 개구(402)로부터의 노출부(413)에 형성된다(도 3의 (c) 참조). 바꾸어 말하면, 도전체(25, 26)를 개구(402) 내에 형성해도 좋다. 이것에 의하면, 도전체(25, 26)를 개구(402)의 폭과 같은 폭이 되도록 형성할 수 있다. 즉, 개구(402)에 의해서, 도전체(25, 26)의 폭을 제한할 수 있다. 그 때문에, 도전체(25, 26)를 설계대로 형성하는 것이 가능해진다.
본 변형례에서는, 도 3의 (b)에 나타내는 바와 같이, 도전체(25, 26)를 도전성 미립자를 함유하는 용제(405)를 이용하여 형성해도 좋다. 자세하게는, 도전성 미립자를 함유하는 용제(405)를 선택적으로 토출하고, 도전체(25, 26)를 형성해도 좋다. 이에 따라, 효율적으로 도전체(25, 26)를 형성할 수 있다. 이 때, 도 3의 (b)에 나타내는 바와 같이, 용제(405)를 개구(402) 위에서 토출해도 좋다. 바꾸어 말하면, 용제(405)를 노출부(413) 위에 토출해도 좋다. 이에 따라, 도전체(25, 26)를 노출부(413) 위에 형성할 수 있다. 여기서, 도전성 미립자는 금이나 은 등을 산화시키기 어렵고, 전기 저항이 낮은 재료로 형성되어 있어도 좋다. 금 미립자를 포함하는 용제로서 신쿠 야금 주식회사(眞空冶金株式會社)의「퍼펙트 골드」를, 은 미립자를 포함하는 용제로서 같은 회사의「퍼펙트 실버」를 사용해도 좋다. 또, 미립자라 함은, 특히 크기를 한정한 것은 아니고, 분산매와 함께 토출할 수 있는 입자이다. 또한, 도전성 미립자는, 반응을 억제하기 위해서, 코팅재에 의해서 피복되어 있어도 좋다. 용제(405)는, 건조하기 어렵고 재용해성이 있는 것이라 하더라도 좋다. 도전성 미립자는, 용제(405) 중에 균일하게 분산하고 있어도 좋다. 도전체(25, 26)를 형성하는 공정은, 용제(405)를 토출하는 것을 포함해도 좋다. 도전성 미립자를 함유하는 용제(405)의 토출은, 잉크젯법이나 버블 제트(등록 상표)법 등에 의해서 행하여도 좋다. 혹은, 마스크 인쇄나 스크린 인쇄 혹은 디스펜서에 의해서, 용제(405)를 토출해도 좋다. 또한, 분산매를 휘발시키는 공정이나, 도전성 미립자를 보호하고 있는 코트재를 분해하는 공정 등을 거쳐, 도전 부재를 형성해도 좋다. 그리고, 이들의 공정에 의해서 혹은 이들의 공정을 반복함으로써, 도 3의 (c)에 나타내는 바와 같이 도전체(25, 26)를 형성해도 좋다.
또한, 본 변형례에서는 레지스트층(400)을, 상단면(404)이 열가소성 수지층(13)의 전자 부품(10)과는 반대 측의 표면보다도, 용제(405)와의 친화성이 나빠지도록 형성해도 좋다. 바꾸어 말하면, 레지스트층(400)을, 상단면(404)이 노출부(413)보다도, 용제(405)와의 친화성이 나쁘게 되도록 형성해도 좋다. 이것에 의하면, 용제(405)가 레지스트층(400)의 개구(402) 내에 비집고 들어가기 쉽게 되기 때문에, 개구(402)의 폭이 용제(405)의 액체방울의 직경보다도 작은 경우라도 도전체(25, 26)를 효율적으로 제조할 수 있다. 즉, 용제(405)의 액체방울의 직경보다도 폭의 좁은 도전체를, 효율적으로 제조할 수 있다. 예를 들어, 열가소성 수지층(13)을 구성하는 수지보다도, 용제(405)와의 친화성이 나쁜 재료를 이용해 서 레지 스트층(400)을 형성해도 좋다.
본 변형례에서는, 도 3의 (d)에 나타내는 바와 같이, 도전체(25, 26)를 형성한 뒤에, 레지스트층(400)을 제거하는 공정을 포함하고 있어도 좋다. 레지스트층(400)을 제거함으로써, 레지스트층(400) 위의 도전성 미립자를 제거할 수 있기 때문에, 도전체(25, 26)끼리의 전기적인 쇼트가 발생하기 어렵다, 신뢰성의 높은 전자 부품 실장체를 형성할 수 있다.
[제 3 실시예]
다음으로, 도 4의 (a) 내지 도 4의 (c)를 참조하여, 본 발명에 따른 제 3 실시예에 대하여 설명한다. 이 실시예에서도, 제 1 실시예 또는 제 2 실시예와 동일한 구성 요소에는 동일 부호를 붙여 그들의 설명은 생략한다.
본 실시예에서는, 도 4의 (a)에 나타내는 바와 같이 복수의 전자 부품(10)의 범프 전극(11, 12)을 금속박 등으로 구성되는 도체층(14) 위에 압착한다. 여기서, 전자 부품(10) 또는 도체층(14)을 가열함으로써 범프 전극(11, 12)과 도체층(14)을 합금화시켜도 좋다.
다음으로, 몰드 성형에 의해서 전자 부품(10)을 피복하도록 열가소성 수지층을 형성한다. 보다 구체적으로는, 도 4의 (b)에 일점 쇄선으로 나타내는 바와 같이, 전자 부품(10)과 도체층(14) 사이에 캐비티(C)가 구성되는 모양으로써, 금형(金型) 내에 복수의 전자 부품(10) 및 도체층(14)을 세트하고, 도시하지 않은 사출 성형기 등을 사용함으로써, 화살표로 나타내는 바와 같이 용융 수지를 캐비티(C) 내에 주입한다. 그 후, 금형 내부의 온도가 저하함으로써 주입된 수지가 경화하 고, 도 4의 (c)에 나타내는 열가소성 수지층(23)이 형성된다.
본 실시예에서는, 몰드 성형에 의해 열가소성 수지층(23)을 형성하기 위해, 몰드 형상에 의해서 열가소성 수지층(23)을 자유로운 형상으로 성형할 수 있다. 도시한 예에서는, 전자 부품(10)을 전부 감싸는 모양으로 열가소성 수지층(23)이 형성되어 있다. 다만, 본 발명에서는 열가소성 수지층(23)은, 범프 전극(11, 12)이 완전하게 감싸지도록 전자 부품(10)의 실장면(10X)과, 도체층(14)에서의 범프 전극(11, 12)이 도전 접촉하고 있는 면과의 사이에 열가소성 수지가 충전되도록 구성되면 좋다.
그 후, 제 1 실시예와 같은 방법으로써, 도 4의 (c)에 나타내는 바와 같이, 도체층(24)을 패터닝함으로써 범프 전극(11, 12)에 도전 접속된 도전체(15, 16)를 형성한다. 그 후, 제 1 실시예와 마찬가지 열가소성 수지층(23)을 분할함으로써, 전자 부품(10), 열가소성 분할층(23B) 및 도전체(15, 16)를 구비한 전자 부품 실장체(20P)를 분할 형성한다.
이 실시예에 있어서, 위에서 설명한 바와 같이 도체층(14)에 의해서 복수의 전자 부품(10)이 일체화되고, 이 상태로 몰드 성형에 의해 열가소성 수지층(23)이 성형되기 때문에, 취급이 용이하고 생산성을 향상시킬 수 있게 된다.
[제 4 실시예]
다음으로, 도 5의 (a) 내지 도 5의 (d)를 참조해 본 발명에 따른 제 4 실시예에 대하여 설명한다. 이 실시예에서는, 도 5의 (a)에 나타내는 바와 같이 전자 부품(10)의 범프 전극(11, 12)을 지지체(17)에 압착함으로써 복수의 전자 부품(10) 을 지지체에 의해서 일체화적으로 지지된다. 여기서, 지지체(17)는, 제 3 실시예의 도체층(14)과 마찬가지로 금속 등의 도체로 구성되어 있어도 좋고, 또한 도체 이외의 임의의 재료로 구성되어 있어도 좋다. 다만, 범프 전극(11, 12)에 대한 양호한 고착성을 갖고, 후술하는 바와 같이 후의 공정에서 제거하기 위해서는, 지지체(17)는 금속(금속 판 등)으로 구성되어 있어도 좋다.
다음으로, 도 5의 (b)에 나타내는 바와 같이 제 3 실시예와 같은 방법으로 열경화성 수지층(23)을 형성한다. 그 후, 도 5의 (c)에 나타내는 바와 같이, 지지체(17)를 에칭 등에 의해 제거한다. 그러한 후에, 제 2 실시예와 같은 방법에 의해, 도 5의 (d)에 나타내는 바와 같이, 열가소성 수지층(23)의 표면에 범프 전극(11, 12)으로 도전 접속된 도전체(25, 26)를 형성한다.
마지막으로, 열가소성 수지층(23)을 도 5의 (d)의 일점쇄선을 따라 분할함으로써, 전자 부품(10), 열가소성 수지 분할층(23B) 및 도전체(25, 26)를 구비한 전자 부품 실장체(20P')를 형성한다.
이 실시예에서는, 복수의 전자 부품(10)을 일체화하기 위한 지지체(17)를, 뒤에 형성하는 도전체(25, 26)와는 별도로 마련함으로써, 지지체(17)의 재질이나 형상의 제약이 적어져 자유롭게 선정할 수 있는 이점이 있다.
[제 5 실시예]
다음으로, 도 7 및 도 8의 (a) 내지 도 8의 (c)를 참조해 본 발명에 따른 제 5 실시예에 대하여 설명한다. 이 실시예에서는, 도 8의 (a)에 나타내는 열가소성 수지층(33)으로, 도 8의 (b)에 나타내는 바와 같이 관통 구멍(33a, 33b)을 형성하 는 것에 특징이 있다. 또한, 도 8의 (a)에 나타내는 바와 같이 전자 부품(30)의 범프 전극(31, 32)의 돌출 높이는, 열가소성 수지층(33)의 두께보다도 작고 설정되어 있다. 열가소성 수지층(33)의 한쪽 면에는 도체층(34)이 배치되어 있다. 이 도체층(34)은 열가소성 수지층(33)의 한쪽 면 위에 고착되어 있어도 좋다.
상기의 관통 구멍(33a, 33b)은, 도 7에 나타내는 바와 같이 레이저 발진기(35)로 생성되는 레이저광(35R)에 의해서 형성된다. 이 천공(穿孔) 방법은, 레이저 발진기(35)에서 발생한 레이저광(35R)을 열가소성 수지층(33)으로 조사함으로써 열가소성 수지가 용융하여 소실된다. 도시한 예에서는, 레이저 발진기(發振器)(35)에서 광섬유(36) 및 광학계(37)를 통하여 레이저광(35R)이 열가소성 수지층(33)에 조사된다. 관통 구멍(33a, 33b)은, 범프 전극 (31, 32)의 형성 간격에 맞추어 형성된다. 관통 구멍(33a, 33b)의 직경은, 예를 들어 10∼50 μm 정도이며, 범프 전극(31, 32)과 대략 같은 지름이라 하더라도 좋지만, 범프 전극보다도 작은 직경 혹은 큰 직경이라 하더라도 좋다. 이와 같이 형성된 관통 구멍(33a, 33b)에는 도체층(34)이 접하고 있다.
그 후, 관통 구멍(33a, 33b)의 내부에 도전 재료(N)를 배치한다(도 8의 (c) 참조). 이 도전 재료(N)으로서는, 예를 들어 Sn, In, Zn 등과 같은 저융점 금속의 분체를 가열 용융 시킨 것, 동(同) 금속의 기둥 형상체, 혹은 금속 페이스트 등과 같은 도전성 입자를 분산시킨 도전성의 유동 재료를 경화시킨 것 등을 이용할 수 있다. 이 도전 재료(N)는, 도체층(34)에 도전 접속된 상태가 되어 있다. 도체층(34)과 도전 재료(N)와는, 가열 처리 등에 의해 서로 합금 접합되어 있어도 좋다. 도전 재료(N)는 관통 구멍(33a, 33b)의 전체에 충전될 필요는 없고, 도체층(34)에 도전 접속되어 있으면, 도시한 것과 같이, 도체층(34)과는 반대 측의 열가소성 수지층(33)의 표면보다도 낮은 위치까지 머물고 있어도 좋다.
그 후, 도 8의 (c)에 나타내는 바와 같이, 전자 부품(30)을 열가소성 수지층(33)에 장착한다. 이 때, 범프 전극(31, 32)이 상기 관통 구멍(33a, 33b)에 합치하도록 전자 부품(30)을 열가소성 수지층(33)에 가압한다. 특히, 가열 가압 헤드(2)를 이용하여 전자 부품(30)을 가열하면서 범프 전극(31, 32)이 관통 구멍(33a, 33b)의 내부에 삽입되고, 도전 재료(N)에 도전접속되도록 한다. 특히, 가열에 의해, 범프 전극(31, 32)과 도전 재료(N)를 합금화시켜도 좋다.
그 후는, 제 1 실시예와 마찬가지로 도체층(34)을 패터닝하여 도전체를 형성하고, 다시 열가소성 수지층(33)을 전자 부품(30)마다 분할하고, 전자 부품 실장체를 형성한다.
본 실시예에서는, 열가소성 수지층(33)에 설치한 관통 구멍(33a, 33b) 안에 도전 재료(N)를 배치함으로써, 이 도전 재료(N)를 통하여 범프 전극(31, 32)과 도전체가 도전 접속되도록 구성하고 있으므로, 범프 전극(31, 32)의 돌출 높이와, 열가소성 수지층(33)의 두께 사이에 높은 자유도를 확보할 수 있다.
또한, 열가소성 수지층(33)에 관통 구멍(33a, 33b)을 형성하고, 이 관통 구멍(33a, 33b)에 범프 전극(31, 32)을 삽입하도록 하여 전자 부품(30)을 열가소성 수지층(33)으로 장착하고 나서, 관통 구멍(33a, 33b)의 반대 측으로부터 범프 전극(31, 32)에 도전 접속하도록 도전 재료(N)를 충전하고, 그 후 이 도전 재료(N)와 도전 접속하도록 도전체를 형성해도 좋다.
[제 6 실시예]
다음으로, 도 9를 참조하여 본 발명에 따른 전기 광학 장치를 나타내는 제 6실시예에 대하여 설명한다. 이 실시예에서는, 상기 각 실시예에서 제조한 전자 부품 실장체(10P)를 구비한 전기 광학 장치(100)를 구성해 둔다. 이하에서는 전자 부품 실장체(10P)를 사용하는 경우를 예에 잡아 설명하지만, 전자 부품 실장체(10P', 20P, 20P'), 혹은 제 5 실시예에 의해 형성된 전자 부품 실장체에 대하여도 마찬가지로 이용할 수 있다. 여기서, 전자 부품 실장체(10P)는, 그 전자 구조 영역에 전기 광학 장치를 구동하기 위한 구동 신호를 생성하는 회로를 내포하는 것(즉, 액정 구동용 IC 칩의 실장체)이라고 하더라도 좋다.
본 실시예의 전기 광학 장치(100)는, 액정 표시 장치이며, 전기 광학 패널(액정 패널)(110)과, 이것에 실장된 회로 기판(플렉시블 배선 기판)(120)을 구비하고 있다. 전기 광학 패널(110)은, 유리나 플라스틱 등으로 구성되는 1쌍의 기판(111과 112)을 실링재(113)에 의해서 접합하여 이루어지고, 양 기판(111과 112)의 사이에는 액정 등의 전기 광학 물질(114)이 밀봉되어 있다. 기판(111)의 내면 위에는, ITO 등의 투명 도전체로 구성된 투명 전극(11la)이 형성되고, 또한 배향막(11lb)이 덮고 있다. 또한, 기판(112)의 내면 위에는 상기와 같은 재료로 구성된 투명 전극(112a)이 형성되고, 그 위를 배향막(112b)이 피복하고 있다. 또한, 기판(111 및 112)의 외면상에는 편광판(115, 116)이 배치되어 있다.
한편, 회로 기판(120)은, 절연 기재(121)의 표면(도시한 하면) 위에 Cu 등으 로 구성되는 배선 패턴(121a)이 형성된다. 절연 기재(121)는 에폭시나 폴리이미드 등의 열경화성 수지, 또는 폴리에스테르, 폴리아미드, 방향족 폴리에스테르, 방향족 폴리아미드, 테트라 플루오르 에틸렌, 폴리이미드 등의 열가소성 수지로 구성된다. 배선 패턴(121a)은, 전기 광학 패널(110)에 대한 접속 단자부(121b) 등의 단자 부분을 제외한 보호막(122)에 의해 피복되어 있다. 접속 단자부(121b)는 이방성 도전막(117)을 통하여 기판(111)의 표면 위의 배선(111c)에 도전 접속되어 있다. 또한, 이 배선(111c)은, 상기 투명 전극(111a, 112a)에 도전 접속되고, 각 기판(111)의 기판 돌출부(기판(112)의 외형보다도 주위에 돌출된 부분)에 인출된 것이다.
절연 기재(121)의 배선 패턴(121a)이 형성되어 있는 표면과는 반대 측의 표면(도시된 상면)에는, 상기 배선 패턴(121a)에 도전 접속된 접속 패드 (123, 124, 125, 126)이 노출하고 있다. 그리고, 이들의 접속 패드에 각종의 전자 부품(127, 128)이 실장되어 있다. 접속 패드(123, 124)에는, 상술한 전자 부품 실장체(10P)가 실장되어 있다. 이 전자 부품 실장체(10P)는, 가압 가열 헤드 등에 의해 가열된 상태로 회로 기판(120)에 대하여 눌려 가압된다. 이에 따라서 열가소성 수지 분할층(13B)의 일부가 연화(軟化) 또는 용해하여 도전체(35, 36)와 접속 패드(123, 124)의 도전 접속 부분의 주위를 열가소성 수지 분할층(13B)이 덮고, 전자 부품 실장체(10P)와 절연 기재(121) 사이의 간극이 완전하게 밀폐된다. 이와 같이 하면, 언더필 수지의 주입 작업이 불필요해 지기 때문에 실장 작업이 용이하게 되고, 또한 보이드(void)의 발생을 억제할 수 있으므로 실장 구조의 전기적 신뢰성을 높일 수 있다.
특히, 본 실시예의 회로 기판의 절연 기재(121)는 열가소성 수지로 구성되어 있기 때문에, 전자 부품 실장체(10P)의 열가소성 수지 분할층(13B)과의 용착성이 양호한 것으로부터, 충분한 유지력 및 밀봉 성능을 구비한 실장 구조를 얻을 수 있다.
[제 7 실시예]
다음으로, 도 10을 참조해 본 발명에 따른 전기 광학 장치를 나타내는 제 7 실시예에 대하여 설명한다. 이 실시예의 전기 광학 장치(200)는, 상기 제 6실시예의 전기 광학 패널(110)과 같은 전기 광학 패널(210)과, 제 6 실시예의 회로 기판(120)과 거의 같은 회로 기판(220)을 구비하고 있다. 따라서, 각각 대응하는 구성 요소인 기판(211, 212), 투명 전극(21la, 212a), 배선(211c), 배향막(21lb, 212b), 실링재(213), 전기 광학 물질(214), 편광판(215, 216), 절연 기재(221), 배선 패턴(221a), 보호막(222), 접속 패드부(223, 225, 226), 전자 부품(227, 228)은 제 6 실시예와 같기 때문에 설명을 생략한다.
본 실시예에서는, 전기 광학 패널(310)의 배선(211c)과, 회로 기판 (220)의 접속 패드부(223)에 전자 부품 실장체(10P)가 실장되고, 그 결과 회로 기판(220)이 전자 부품 실장체(10P)를 통하여 전기 광학 패널(210)에 접속된 태양으로 되어 있다. 도시한 예에서는, 전자 부품 실장체(10P)는, 제 6실시예와 마찬가지로 직접 회로 기판(220) 위에 실장되어 있다. 한편, 전자 부품 실장체(10P)는 이방성 도전막(217)을 통하여 배선(211c)에 도전 접속되어 있다. 다만, 전자 부품 실장체 (10P)의 도전체(15)를 직접 배선(211c)에 도전 접속하도록 구성해도 좋다.
[제 8 실시예]
마지막으로, 도 11을 참조해 본 발명에 따른 다른 전기 광학 장치를 나타내는 제 8 실시예에 대하여 설명한다. 이 실시예의 전기 광학 장치(액정 표시 장치)(300)은, 전기 광학 패널(310)과, 이것에 실장된 회로 기판(320)을 가진다. 전기 광학 패널(310)은, 제 6실시예의 전기 광학 패널 (110)과 거의 같은 구조를 갖고, 기판(311, 312), 투명 전극(31la, 312a), 배향막(31lb, 312b), 배선(311c), 실링재(313), 액정 등의 전기 광학 물질(314), 편광판(315, 316)은 제 6 실시예에 설명한 것과 같기 때문에, 설명을 생략한다.
또한, 회로 기판(320)에 있어서도, 절연 기재(321), 배선 패턴(321a), 접속 단자부(321b), 보호막(322), 접속 패드부(323, 324, 325, 326), 전자 부품(327, 328, 329)은 제 6실시예로 설명한 것과 같기 때문에, 설명을 생략한다.
이 실시예에서는, 전기 광학 패널(310)을 구성하는 한쪽 기판(311)의 표면 위에 상기의 전자 부품 실장체(10P")가 직접 실장되어 있는 점에서 제 6 실시예와는 다르다. 또한, 전자 부품 실장체(10P")가 기판(311)에만 실장되어 있는 점으로써 제 7 실시예와도 다르다. 전자 부품 실장체(10P")는, 상기와 마찬가지로 기판(311)의 기판 돌출부에 인출되어 이루어지는 배선(311c)에 대하여 도전체(15, 16')를 도전 접속시킨 상태로 기판(311)에 직접 실장되어 있다. 기판(311)은 유리나 플라스틱 등으로 구성되지만, 본 실시예에서는, 전자 부품 실장체(10P")를 기판(311) 위에 배치하고, 가압 가열 상태로 함으로써 열가소성 수지 분할층(13B")이 연화 또는 용해함으로써 기판(311)에 대하여 밀착 고정된다.
또한, 이 실시예에서는, 회로 기판(320)이 전자 부품 실장체(10P")에 대하여 실장되고 있는 점에서도 상기 각 실시예와는 다르다. 또한, 전자 부품 실장체(10P")에서는, 열가소성 수지 분할층(13B)"의 표면 위에 노출된 도전체(16')에 도전 접속된 접속 패드부(16E)가 설치되어 있다. 이 접속 패드부(16E)에는 회로 기판(320)의 접속 단자부(321b)가 도전 접속하고 있다. 전자 부품 실장체(10P")는, 상기와 같이 열가소성 수지층(13)을 분할함으로써 형성되기 때문에, 도체 패턴 등을 자유롭게 설정할 수 있고, 도전체(16')나 접속 패드부(16E) 등도 설치할 수 있다.
본 실시예에서는, 전기 광학 패널(310)의 기판(311) 위에 전자 부품 실장체(10P")를 직접 실장하고, 이 전자 부품 실장체(10P")에 회로 기판(320)을 실장하고 있기 때문에, 전기 광학 패널(310)에 대한 실장이 1회로 끝난다고 하는 이점이 있다.
또한, 본 발명은 상술한 도시 예에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 각종 변경을 가할 수가 있는 것은 물론이다. 예를 들면, 상기 전기 광학 장치의 실시예에서는, 패시브 매트릭스형의 액정 표시 장치를 예시했지만, 본 발명은 도시한 예와 같은 패시브 매트릭스 형태의 액정 표시 장치만이 아니고, 액티브 매트릭스 형태의 액정 표시 장치(예를 들면 TFT(박막 트랜지스터)나 TFD(박막 다이오드)를 스위칭 소자로서 구비한 액정 표시 장치)에도 이와 같이 적용할 수 있다. 또한, 액정 표시 장치뿐만 아니라, 일렉트로루미네선스 장치, 유기 일렉트로루미네선스 장치, 플라즈마 디스플레이 장치, 전기영동 디스플레이 장치, 전자 방출 소자를 이용한 장치(Field Emission Display 및 Surface-Conduction Electron-Emitter Display 등) 등의 각종 전기 광학 장치에도 본 발명을 마찬가지로 적용할 수 있다.
또한, 본 발명은, 상술한 실시예로 한정되는 것은 아니고, 여러 가지의 변형이 가능하다. 예를 들면, 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이 아닌 부분을 치환한 구성을 포함한다. 또한, 본 발명은, 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
이상 본 발명에 따르면, 전자 부품 실장체를 용이하며 또한 저비용으로 높은 전기적 신뢰성을 갖고 효율적으로 제조할 수 있게 된다.

Claims (16)

  1. 범프 전극을 구비하는 복수의 전자 부품을, 열가소성 수지층에, 상기 범프 전극이 상기 열가소성 수지층 내에 매설되도록 장착하는 공정과,
    상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에, 상기 범프 전극에 도전 접속되는 도전체를 형성하는 공정과,
    상기 열가소성 수지층을 상기 전자 부품마다 분할하는 공정을 갖는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  2. 제 1 항에 있어서,
    상기 전자 부품을 장착하는 공정에서는, 상기 전자 부품 또는 상기 열가소성 수지층을 가열하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  3. 제 1 항에 있어서,
    상기 전자 부품을 장착하는 공정에서는, 상기 범프 전극이 상기 열가소성 수지층을 관통하여, 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 노출되도록 상기 전자 부품을 장착하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전자 부품을 장착하는 공정에서는, 상기 범프 전극이 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 미리 배치된 도체층과 도전 접촉하도록 상기 전자 부품을 장착하고,
    상기 도전체를 형성하는 공정에서는, 상기 도체층을 패터닝하여 상기 도전체를 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  5. 제 1 항에 있어서,
    상기 전자 부품을 장착하는 공정 전에, 상기 열가소성 수지층에 관통 구멍을 형성하는 공정과, 상기 관통 구멍 내에 도전 재료를 배치하는 공정을 갖고,
    상기 전자 부품을 장착하는 공정에서는, 상기 범프 전극을 상기 관통 구멍에 삽입하여 상기 도전 재료에 도전 접속시키는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  6. 제 1 항에 있어서,
    상기 전자 부품을 장착하는 공정에서는, 몰드(mold, 型) 성형에 의해 상기 복수의 전자 부품을 덮도록 열가소성 수지층을 성형하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  7. 제 6 항에 있어서,
    상기 전자 부품을 장착하는 공정에서는, 상기 복수의 전자 부품을 지지체에 유지된 상태로 상기 몰드 성형을 행하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  8. 제 7 항에 있어서,
    상기 지지체는 상기 범프 전극에 도전 접속된 도전 재료이며,
    상기 도전체를 형성하는 공정에서는, 상기 지지체를 패터닝함으로써 상기 도전체를 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  9. 제 1 항에 있어서,
    상기 도전체를 형성하는 공정에서는, 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 유동성 재료를 도포하고, 상기 유동성 재료를 경화시킴으로써 상기 도전체를 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  10. 제 9 항에 있어서,
    상기 도전체를 형성하는 공정에서는, 액상의 상기 유동성 재료를 액체방울로써 토출하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  11. 제 9 항에 있어서,
    상기 도전체를 형성하는 공정에서는, 페이스트상(狀)의 상기 유동성 재료를 인쇄하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  12. 제 1 항 내지 제 3 항, 제 5 항 내지 제 7 항, 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 도전체를 형성하는 공정은, 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면에 패터닝된 개구(開口)를 갖는 레지스트층을 형성하는 공정을 포함하고,
    상기 도전체를, 상기 열가소성 수지층에서 상기 개구로부터의 노출부에 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  13. 제 12 항에 있어서,
    상기 도전체를 형성하는 공정은, 도전성 미립자를 함유하는 용제를 토출하는 공정을 포함하고,
    상기 레지스트층을, 상단면(上端面)이 상기 열가소성 수지층의 상기 전자 부품이 실장된 면과는 반대 측의 표면보다도 상기 용제와의 친화성이 나빠지도록 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  14. 제 12 항에 있어서,
    상기 도전체를 형성한 뒤에, 상기 레지스트층을 제거하는 공정을 더 포함하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  15. 제 1 항 내지 제 3 항, 제 5 항 내지 제 11 항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 전자 부품 실장체를 열 압착에 의해 회로 기판 위에 실장하는 공정과,
    상기 회로 기판을 전기 광학 패널에 실장하는 공정을 갖는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  16. 제 1 항 내지 제 3 항, 제 5 항 내지 제 11 항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 전자 부품 실장체를 전기 광학 패널을 구성하는 기판 위에 열 압착에 의해 실장하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020040065309A 2003-08-21 2004-08-19 전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법 KR100579540B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00297652 2003-08-21
JP2003297652 2003-08-21
JPJP-P-2004-00069557 2004-03-11
JP2004069557A JP2005101507A (ja) 2003-08-21 2004-03-11 電子部品実装体の製造方法及び電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
KR20050020675A KR20050020675A (ko) 2005-03-04
KR100579540B1 true KR100579540B1 (ko) 2006-05-15

Family

ID=34380281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065309A KR100579540B1 (ko) 2003-08-21 2004-08-19 전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법

Country Status (4)

Country Link
US (1) US20050070046A1 (ko)
JP (1) JP2005101507A (ko)
KR (1) KR100579540B1 (ko)
CN (1) CN100374912C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059851A (ja) * 2005-08-26 2007-03-08 Toyota Industries Corp 半導体装置の製造方法
GB0705287D0 (en) 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
JP5255577B2 (ja) * 2010-01-13 2013-08-07 古河電気工業株式会社 基板および基板の製造方法
KR102031731B1 (ko) * 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
CN104900638B (zh) * 2015-05-27 2017-10-24 深圳市华星光电技术有限公司 发光元件组装结构
JP2017050360A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 導体接続構造及び実装基板
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP3378171B2 (ja) * 1997-06-02 2003-02-17 山一電機株式会社 半導体パッケージの製造方法
JP3417292B2 (ja) * 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001156088A (ja) * 1999-11-26 2001-06-08 Fujikura Ltd 半導体装置およびその製造方法
JP3732378B2 (ja) * 2000-03-03 2006-01-05 新光電気工業株式会社 半導体装置の製造方法
JP2001250887A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004087895A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法
JP2004087894A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法

Also Published As

Publication number Publication date
US20050070046A1 (en) 2005-03-31
CN1584673A (zh) 2005-02-23
KR20050020675A (ko) 2005-03-04
CN100374912C (zh) 2008-03-12
JP2005101507A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
EP1720389B1 (en) Method for forming pattern and a wired board
US5936847A (en) Low profile electronic circuit modules
CN107785690B (zh) 结合组件
US7993984B2 (en) Electronic device and manufacturing method
JPH0738502B2 (ja) 回路基板の接続方法
JP2006332615A (ja) パターン形成方法
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
US6822339B2 (en) Semiconductor device
KR100579540B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
US7845074B2 (en) Method for manufacturing electronic parts module
KR100651002B1 (ko) 전자 부품의 제조 방법, 전기 광학 장치의 제조 방법,전자 부품, 전기 광학 장치
JPH087065A (ja) Ｉｃカードの構築方法及びｉｃカード
US7841081B2 (en) Method for manufacturing electronic parts module
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
JP3672702B2 (ja) 部品実装方法
Gilleo Advances in packaging and assembly polymers
JPH1050761A (ja) テープキャリアパッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee