JPH087065A - Ｉｃカードの構築方法及びｉｃカード - Google Patents

Ｉｃカードの構築方法及びｉｃカード

Info

Publication number
JPH087065A
JPH087065A JP7172802A JP17280295A JPH087065A JP H087065 A JPH087065 A JP H087065A JP 7172802 A JP7172802 A JP 7172802A JP 17280295 A JP17280295 A JP 17280295A JP H087065 A JPH087065 A JP H087065A
Authority
JP
Japan
Prior art keywords
cavity
integrated circuit
card
metal contact
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7172802A
Other languages
English (en)
Inventor
Francois Launay
ルーネイ フランソワーズ
Jacques Venambre
ヴェナンブレ ジャクーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH087065A publication Critical patent/JPH087065A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【目的】 ＩＣカードの構築における処理工程数を削減
する。また、カード内への装着に関して商業的に広く利
用可能な集積回路、すなわち、接点に余剰金属厚を必要
としない集積回路の使用を可能にする。 【構成】 カード支持部材（１）には、集積回路（４）
を収容するように設計されるキャビティー（５）が設け
られている。このキャビティー（５）の底（７）には、
外部金属接点パッド（２）に電気的に接続される内部金
属接点パッド（９）が設けられている。前記内部パッド
（９）と、キャビティー（５）を有する表面（３）上に
配置される前記外部パッド（２）とは、キャビティー
（５）の壁（６）上の金属化層（８）により接続され
る。前記内部パッド（９）と前記回路（４）の金属パッ
ドとの間の電気的接続の確立は、正確な温度及び圧力の
下で、異方性導電接着剤（３６）を用いる接着による前
記回路のフリップチップ装着によりなされる。この後、
前記接着剤は重合される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路を収容するよ
うに設計されたキャビティーが設けられ、該キャビティ
ーの底には該集積回路の外部金属接点パッドに電気的に
接続される内部金属接点パッドが設けられている合成樹
脂材料のカード支持部材を有する電子カードの構築方法
に関する。これらの内部金属接点パッドは、前記キャビ
ティーの壁に沿う導電トラックにより該キャビティーを
有する前記支持部材表面上か、または前記キャビティー
の底を介する金属化された貫通孔により該キャビティー
を有する支持部材の表面とは反対の該部材の表面上の何
れかに配置される外部金属接点パッドに接続される。
【０００２】本発明はまたこの方法により得られる電子
カードにも関する。
【０００３】前記支持部材のキャビティー内に挿入され
る前記集積回路（チップ）は、電子メモリまたはこの単
一メモリよりも表面領域が大きいマイクロプロセッサで
あっても良い。
【０００４】
【従来の技術】電子チップカードを実現するために現在
使用されている方法は、本出願人によるヨーロッパ特許
公告公報EP0201952B1号に例えば記載されるように、一
般にエポキシガラス（epoxy glass）、ポリイミド（pol
yimide）、ポリエステル（polyester）で作られる支持
箔上に堆積されるプリント基板を使用する。同様に、成
形されているグリッドを使用することも知られている。
この支持箔またはグリッドの一方の面上にはカードの外
部金属製接点パッドが設けられ、他方の面は、箔または
グリッドを介して該外部金属製接点パッドに電気的に接
続される電子チップ用の支持部材として使用される。支
持箔の材料及びグリッドを成形するために使用される材
料は、前記外部接点と前記電子チップ用の内部結線とを
互いに電気的に絶縁するための絶縁材料である。
【０００５】上述のようなチップカードの組立は、以下
のような工程を有する。 １．箔またはグリッドの内面上に集積回路（チップ）を
接着する。 ２．チップ接点と外部金属製接点パッドとの電気的結線
を実現する。（導線により） ３．保護樹脂により、チップと結線とを保護する。 ４．支持箔またはグリッドから剥すために上述のように
形成された電子モジュールを切りとる。 ５．合成樹脂材（通常、PVC，ABSまたはポリカーボネイ
ト）のカード支持部材内にモジュールを挿入し且つ接着
する。この支持部材内には、収容空間が、集積回路を支
持する側でもって前記モジュールを収容するために予め
設けられている。このキャビティーは、成形、射出成
形、またはスポットフェーシング(spot-facing)により
実現しても良い。
【０００６】これら方法において、電子チップ及び結線
を保護樹脂により保護する操作は、しばしば精密さが要
求されるものである。なぜならば、この保護の厚さ、す
なわちカード支持部材のキャビティーの深さはわずか65
0μmであるため、このキャビティーへの保護樹脂の挿入
は精密に制御されなければならないためである。
【０００７】カードへの電子モジュールの挿入は、同様
に精密さが要求されるものでありかつ、カード読取り装
置の使用またはキャビティー内への前記モジュールの収
容における物理的問題を排除する目的で、上面及び側部
について非常に狭い許容範囲を必要とする。
【０００８】一方、電子モジュールの接着は、ねじれ及
び曲げ試験の要件を克服するために非常に有効なもので
なければならない。
【０００９】最後に、これら方法は、製造の最終コスト
に著しく影響する箔またはグリッドの使用を余儀なくさ
れる。
【００１０】これらの欠点を解消するために、かなり最
近の処理技術によると、冒頭に示されるように内部金属
接点パッドと外部金属接点パッドとを当該カード上に直
接固定することが知られている。このことは、キャビテ
ィー内において接着によりカード支持部材に接続される
集積回路に電子搬送モジュールを設ける中間工程を不必
要にしている。特に、国際特許出願第９２／１３３１９
号及び第９２／１３３２０号に、キャビティーの底の何
れかの側上に単一操作により金属化された貫通孔(throu
gh-hole)を介して通信を行う内部金属接点パッド及び外
部金属接点パッドが設けられ、この後、集積回路が該キ
ャビティーの底上に配置され且つ該内部金属接点パッド
に接続されることが開示されている。前記集積回路の接
続に関する使用可能な処理技術においては、既知のフリ
ップ−チップ装着がある。このフリップ−チップ装着に
おいては、集積回路の接点上に実現される余剰金属厚
が、前記内部金属接点パッドに対応する余剰金属厚を設
けるように、例えば半田付けまたは導電接着剤を用いる
接着により、正確に供給された電気機械的接続手段と相
互接続される。この既知の技術は、前記集積回路の接点
上に通常金またはすずメッキされた銅からなる余剰金属
厚を実現するように、該集積回路製造後、該集積回路を
伴う精密な追加操作を実行することが必要であるという
技術的な問題点を有している。
【００１１】
【発明の目的及び概要】本発明は、ＩＣカードの構築に
おける処理工程数を削減することを目的としている。
【００１２】他の目的としては、カード内における装着
に関して商業的に広く利用可能であるような集積回路、
すなわち、接点に上述したような余剰金属厚を必要とし
ない回路の使用を可能にすることにある。
【００１３】実際には、前記集積回路の金属パッドは余
剰厚を持たず、前記内部金属接点パッドと前記集積回路
の金属パッドとの間の電気的接続は該集積回路の特定の
フリップ−チップ装着処理により確立され、前記電気的
接続の確立のために前記キャビティーの底上に予め堆積
される異方性導電接着剤により圧力を加えて接着するこ
とにより実現され、この後、該異方性導電接着剤は重合
されることを特徴とする冒頭に記載されている構築方法
によりこれらの目的は実現され従来技術の欠点は解消さ
れる。
【００１４】前記接着処理の際に、異方性導電接着剤
は、前記接点を持つ集積回路の活性化表面に対してその
まま広がり、これは、該集積回路の表面上にアースを導
くと共に上述のような装着に関して接点を部分的に形成
すると理解される。この接着剤は、厚さが較正された予
め形付けられた箔の形状か、またはペーストの形状の何
れかの形状で設けられる。またこの接着剤は、前記接点
を持つ集積回路の表面上か、または好ましくは、前記キ
ャビティーの底上における前記内部金属接点パッドの端
部が該集積回路の接点の構成と（平面に対して）対照的
な構成が形成される場所における該内部金属接点パッド
上の何れかに、接着に先立ち堆積しても良い。異方性接
着剤を使用することは、プリント回路基盤上に素子を装
着することに関しては、特に液晶ディスプレイ内におけ
る導電トラックが設けられたフレキシブルガラスプリン
ト回路カードの接続に関しては本質的に既知であること
に注意されたい。
【００１５】本発明による構築方法の他の実施例は、前
記異方性導電接着剤は前記キャビティー内における前述
の素子に対するフリップ−チップ堆積の際に予め重合さ
れ、次いで当該方法が実行された後、前記キャビティー
は前記フリップ−チップ装着に対して使用される前記接
着剤と両立する保護樹脂により満たされ、この後前記樹
脂及び前記接着剤は同時に重合されることを特徴とす
る。
【００１６】この加工方法は、前記接着剤及び前記保護
樹脂に対する２回の連続する重合操作が最早必要なく、
当該構築の際においては１工程で実施することが可能で
ある。
【００１７】各内部金属接点パッド間、または該パッド
と不活性層を持つことができない前記集積回路の縁部と
の間における短絡のいかなる危険性も完全に排除するた
めに、当該カードの構築に関して、キャビティーに関し
ては射出成形技術により実現され、他方では成形により
前述の内部金属接点パッドに提供される場所の前記キャ
ビティーの底に実現しても良い余剰厚を有するカード支
持部材を使用することは有利である。
【００１８】依然、技術的な問題点が前記集積回路の接
点と前記カードの接点との間の相互接続において生じる
かもしれない。すなわち、前記集積回路は非常に小さ
く、１乃至数ｍｍ2 程度であるため、内部金属接点パッ
ド間の距離を非常に小さくすることを回避することを望
むならば、該集積回路の高位置決め精度が必要である。
他方では、正確な位置決めは、２つの相互に面している
接点領域を覆う異方性接着層により容易になされない。
【００１９】前記キャビティー内における集積回路の位
置決めを容易にするために、前記カード支持部材は、該
キャビティーの底上に配置され、該集積回路のフリップ
−チップ構築の際に該集積回路の縁を所望の位置に案内
することにより接続されるべき該集積回路の接点の正確
な位置決めを可能にする案内突部を有することが可能で
ある。
【００２０】
【実施例】図１及び図２は、カード読み取り器のプロー
ブに電気的に接続されるための外部金属接パッドが設け
られた集積回路カード（ＩＣカード）の活性部分を示し
ている。カード支持部材１は、寸法及び位置が標準化さ
れたパッド２を該カード支持部材１の表面３（上側表
面）上に有している。これら金属パッド２の少なくとも
いくつかは、当該ＩＣカード本体またはカード支持部材
１の厚さ内に収まる集積回路（またはチップ）４の接点
に電気的に接続される。
【００２１】本発明による方法を実現するために、カー
ド支持部材１は、例えば参照番号６で指示されるように
傾斜された側壁を持つキャビティー５を有している。キ
ャビティー５の底７は集積回路チップ４を収容するよう
に設計されている。また、本発明による方法を実現する
ために、カード支持部材１は、該カード支持部材１の表
面３から、各導電トラック８の自由端９が終了している
キャビティー５の底７に向けて該キャビティー５の傾斜
側壁に沿って延在する、パッド２と連続して形成される
導電トラック（金属線）８を有している。キャビティー
５は、当該カードの底の破壊を回避すると共に前記電子
チップを保護するため、該カードの底における合成樹脂
の厚さを十分に保つために６５０μｍ程度の深さでなけ
ればならない。本質的に既知の方法における種々の行程
が、ＡＢＳまたはポリカーボネート等の熱可塑性材料で
射出成形によりキャビティー５を有して好ましくは実現
されるカード支持部材１上に、実際には銅からなるトラ
ック８を固定するために使用されても良い。これらの行
程のいくつかは以下に更に述べられている。
【００２２】図３に詳細に示される特定のフリップ−チ
ップ実装方法は、キャビティー５内に位置される集積回
路４の各接点と該キャビティー５の底７における内部金
属接点パッドを形成する各トラック８の自由端９との間
の電気的接続を実現するために本発明により使用されて
いる。図３において、前記集積回路チップの接点３１は
余剰厚を有してはいないことに注意されたい。キャビテ
ィー５の底７上の内部金属接点パッド９に関しては、こ
れらのパッドも余剰厚を持たないで示されている。しか
し、これらパッドは、より好ましくはそのような余剰厚
を有し、また好ましくは以下に記載されるように円柱形
状であっても良い。
【００２３】特定の異方性導電接着剤が、図示のフリッ
プ−チップ実装に対して使用される。この接着剤は、特
に受動部品の表面実装に対して既に使用されているもの
である。このような接着剤のタイプは、低濃度の導電粒
子を含有している。弾性的に変形可能であり１０乃至２
０μｍ程度の直径を持つこれらの粒子は、前記接着剤が
接点がない場所においては絶縁性を保っているが、２つ
の接点の間で該粒子が圧せられる際に導電可能となる。
それぞれ１００μｍの幅を持ち、１００μｍの空間が空
けられている四角形金属層は、導電条件が、良好な接続
を実現するために理論的には１粒子でも十分ではあるが
複数の粒子が存在するような粒子数が接着の際に該金属
層上に存在する場合に、これら接着剤が使用可能であ
る。同時に、各導電トラック間の短絡の危険性は排除さ
れる。これら接着剤は現在箔状またはペースト状で使用
可能である。異方性接着箔は特に、米国の３Ｍ社、日本
の日立（型番ＡＣ８０２１Ｘの箔）または日本のソニー
（型番９３Ｃ５Ｘ３０の箔）により製造され、ペースト
は、米国のＡＩＴ社（型番ＺＭＥ８１５５のペース
ト）、独国のＬＣＤマイクロエレクトロニック社（型番
ＲＯ２２／２３のペースト）または米国のＺＹＭＥＴ社
により製造される。各ペーストを製造する上記業者は、
紫外線制御の下で重合するペーストも製造する。本発明
を実現するためには、ペースト状の異方性接着剤が箔状
の異方性接着剤より好ましい。当該チップの各接点レベ
ルにおける良好な導通を確立することと、前述のような
接続技術を使用する際の各トラックの間の粒子の塊によ
り生じる短絡を回避することとの間には、ある妥協点が
見いだされるべきであることに注意されたい。等しい条
件として接点の寸法決めに等しい条件を課す場合、この
妥協点は、粒子の濃度を可能な限り増加させることに比
例して、一方では該粒子の大きさを減少させることによ
り容易に実現される。しかしながら、このようなより小
さな大きさを可能にさせるためには、キャビティー５の
底７上の各トラック端（前記自由端）の良好な平坦性を
実現することが必要である（一方、前記集積回路の各接
点の平坦性は別の方法で実現される）。
【００２４】カード支持部材１上に集積回路４を構築す
る方法の詳細は、これら２つの素子が十分に清浄された
後、以下のように実施される。
【００２５】箔またはペースト状であり図２及び図３に
おいて参照番号３６で示される接着層は、前記集積回路
上の接点構造の一部上に及び／または好ましくはキャビ
ティー５の底７上に位置される。集積回路４及びカード
支持部材１上の接点を互いに相対的に位置合わせを行っ
た後、正確な加熱及び正確な圧力が同時に与えられる。
この加熱は１００゜乃至２００°程度であり、この圧力
は２００乃至４００Ｎ／ｃｍ2 程度であり、適用時間は
１０乃至３０秒程度である。次いで、前記接着剤は、使
用される接着剤のタイプに依存する、熱作用またはＵＶ
放射を介して重合される。これらの処理の後、各接点間
に固定された前記粒子は弾性的に変形され、これは付加
的は接続力をもたらす。これらの粒子は、１０μｍ程度
の平均直径を持つカーボンファイバー、金属粒子または
金属で覆われたプラスチック材料の球体であっても良
い。
【００２６】上述の処理により実現された結果が図３に
示されている。この図は、一方においては接点３１とこ
の接点間の表面不活性層３２を持つ集積回路４、及び他
方においては、この場合余剰厚を有していないトラック
端９が設けられるカード支持部材１内のキャビティ５の
底７を示している。参照番号３５で示されるような導電
粒子は、接着剤３６内に封じ込められ、次いで接点９、
３１の対の間で正確な圧力が加えられる前述の接着処理
において圧せられる。参照番号３７で示されるような他
の粒子は、これら接点の外側に位置し、いかなる導電に
も貢献しない。
【００２７】異方性接着剤には、圧力感応性接着剤、熱
可塑性プラスチック接着剤及び熱硬化性接着剤の３つの
タイプがある。ここで好ましいのは、比較的貯蔵寿命が
長く、後の当該カードの使用の際に生じる超高温の問題
を持たない熱可塑性プラスチック接着剤である。また、
熱硬化性接着剤及び熱可塑性プラスチック接着剤の混合
物を使用することも可能である。
【００２８】上述した接着処理の変形例においては、前
記接点構造の一部上に前記接着剤を堆積させた後及び集
積回路４及びカード支持部材１の各接点の相互位置合わ
せを行う前に、予め該接着剤を重合することが可能であ
る。
【００２９】カード支持部材１上の非平面である３次元
構造上に導電トラック８を適用させる好ましい方法は、
箔を加熱して接着可能なトラックの構造を浮き上がらせ
る方法(hot foil embossing)、パッドの印刷の後に自触
作用による金属化を実施する方法及びレーザホログラム
技術に依存するリソグラフィー方法である。
【００３０】これら３つの方法のうち最初の２つに関し
ては比較的良く知られ、比較的経済的であることも証明
されている。しかし、これらの方法では、高密度の前記
トラックを実現することはできない。高密度が必要な場
合には、第３の方法を使用することができ、これはより
精密である。
【００３１】前記パッドの印刷及びリソグラフィック技
術は、カード支持部材１の射出成形の際に形成されるキ
ャビティー５の底７上に設けられる導電トラック８の自
由端９上に余剰厚を作り出すことに適合する。
【００３２】ヨーロッパ特許第００６３３４７号の内容
は、加熱により箔を浮き上がらせる方法の１例のために
引用することができる。１２乃至７０μｍの厚さの金属
トラック構造は、本発明の目的のために、すなわち好ま
しくは傾斜壁を持つように形状が設計されているキャビ
ティー５の領域において２秒程度の継続時間の加熱周期
を用いてカード支持部材１に対して設けることができ
る。この際、適用圧力は８０Ｎ／ｍｍ2 程度であり温度
は２００゜Ｃ程度である。この目的のために、前記トラ
ック構造を有する加熱により浮き上がらせるための箔
は、１乃至４μｍの厚さを持つ加熱により再活性化させ
ることが可能である接着剤（通常は、フェノール系接着
剤(phenol-based glue)）の１層または数層、１２及び
３５μｍの間の厚さを持ち比較的展性である銅の層並び
に可能ならば数μｍの厚さを持つスズまたはニッケル層
により形成される。前記箔のエンボス加工されない部分
は次いで、粘着テープを持つローラ機構により除去する
ことができる。
【００３３】前記パッドを印刷する処理において周期時
間を２秒にすることにより、ラッカー含有パラジウム
を、カード支持部材１上におけるキャビティー５の前記
壁及び前記底に対して、並びに前記金属トラック構造が
形成されるべき位置において該キャビティー５周辺の表
面３上に要求されるパターンに応じて刷り込むことがで
きる。この印刷品質は良好である。なぜなら、この場合
前記導電トラックの幅及び各トラック間の空間を５０μ
ｍ程度の精度で得ることができるからである。
【００３４】触媒を形成し且つ前記支持部材１上の適切
な位置に堆積される前記ラッカー含有パラジウムは次い
で１００゜Ｃに加熱される。ここで、金属化（銅または
ニッケル）が自触作用により実現される。この自触作用
は、既知の処理技術であり長期間に渡って信頼性が確か
められている。すなわち、銅（ニッケル）はカード支持
部材１上の前記触媒が設けられた位置に排他的に堆積す
る。堆積した銅の厚さは１及び１０μｍの間に存在す
る。この電気化学金属化処理の主な利点は、数時間で数
千乃至数万個のカードを、同一の漕に共に浸し、同時に
処理することができる点である。
【００３５】より高精度がキャビティー５内の前記導電
トラックのパターンに対して必要ならば、前述の何れの
処理よりも高価ではあるがフォトリソグラフィック処理
を使用することができる。この技術は、平坦な表面及び
傾斜された表面の金属化、この場合はキャビティー５の
前記壁及び底並びに該キャビティに隣接する周囲に当た
る前記支持部材の表面３の金属化を行うための一般的な
フォトリソグラフィック技術に変形することも含まれ
る。この目的のために、レーザホログラムまたは３次元
マスクを介する焦点合わせ技術が利用可能である。この
技術は、前記キャビティー５のトラックと一致する表面
上に３次元のトラックの像を実現し、該キャビティーの
望ましい表面上の領域において排他的にワニスの重合を
実現することが可能である。
【００３６】例えば、準補助的処理を、前記トラックを
実現するために使用しても良い。主要生産国において現
在使用されているこの処理は、堆積される金属、好まし
くは銅の付着性を向上させるための合成樹脂支持部材の
処理方法を有している。次いで、この金属上に電気接点
層が、フォトレジストマスクを使用することにより成長
する。露光の後、接点の周囲のマスク及び前記層は除去
される。このように、この処理は、３次元マスクまたは
（ホログラムを発生する）レーザ技術を使用することに
より非平面支持部材上の金属化を可能にし且つ５０μｍ
程度の解像度を実現する。上述した種々の金属化処理を
用いて、電気接点は最早、従来技術のように箔またはグ
リッドにより支持されずに、カード支持部材自身により
支持される。加えて、前記接点を確立するために絶縁材
料を介する貫通孔(through-hole)を設けるための操作も
最早必要ではない。
【００３７】図４に示される実施例に関しては、外部金
属接点パッド４１は、当該カードの図１乃至図３の実施
例と比較した場合の他方の側上、すなわち前記キャビテ
ィーを有さない表面４２上に位置され、キャビティーの
底部４４を介する金属貫通孔４３は該外部金属接点パッ
ド４１と前記第１の実施例と同様に配置される内部金属
接点パッド４５とを接続する。カード支持部材に接続さ
れるこれら接点構造は、国際特許出願第９２／１３３１
９号及び第９２／１３３２０号から既知である。これら
金属化層４３、４１及び４５は、多層プリント回路技術
におけるいかなる既知の技術により実現することができ
る。一方、金属化層２、８及び９を実現しまた前記金属
接点パッドを実現する上述したリソグラフィック技術を
使用することもできる。
【００３８】実際の構築方法、すなわち電気接点を持つ
キャビティー５の底７に対して集積回路４を接着する方
法は、第１の実施例に対して述べたものと同様である。
それにも関わらず、図４に示される変形例においては、
電気接点の確立を容易にする目的で、前記内部金属接点
パッド上に突部４６が設けられている。これら突部４６
は、好ましくは、ＡＢＳまたはポリカーボネートを用い
る射出成形によりカード支持部材を形成する際に、１乃
至数十μｍ程度の高さを有して実現される。これら突部
４６の形状は、図４において参照番号４６で示されるよ
うな球状突起形状であっても良く、また好ましくは円柱
形状であっても良い。これら突部の高さに関しては、前
記集積回路を固定するために使用される前記異方性接着
剤の厚さよりは低い数μｍが推奨される。前記内部金属
接点パッド上のこれら突部の金属化は、前記キャビティ
ーの底における他の部分の金属化と同時に実現しても良
い。
【００３９】図４はまた、前記集積回路を追加的に固定
する操作の結果を示している。
【００４０】前記チップの装着及び接着の後、キャビイ
ティー５に対する充填操作をポッティングと呼ばれる簡
易な処理により実現しても良い。このポッティングは、
キャビティー５内に樹脂４７の滴下により堆積物を構成
する。平坦な外部表面を得るために、例えば、米国のＡ
ＢＬＥＳＴＩＣＫ社の型番９３１−１の樹脂のような、
非常に低粘性の樹脂が好ましくは使用される。この樹脂
は、高イオン純度を備えなければならなく、気候試験の
際に効果的に前記電子チップを保護するために耐吸水性
が満足のいくものでなければならない。前記キャビティ
ー内に前記樹脂を適用した後、該樹脂は重合され、発明
による構築方法の仕上げに関する有利な最終工程を形成
する。これは、図２には示されてはいないが第１の実施
例に対しても真に推奨されるものである。
【００４１】このポッティング操作の容易性は、同時に
複数のキャビティーを充填するシステムの使用を可能に
し、装置ユニット当たりの高い製造能率をもたらす。使
用される前記樹脂は、湿気を吸収しない高イオン純度の
樹脂が好ましく、、当該カードが湾曲及びねじりを受け
た際に前記集積回路チップを効果的に保護するような樹
脂が好ましい。
【００４２】相互に互換性があり、同一の重合モード
（加熱またはＵＶ）を持つ前記チップを接着するための
接着剤及び保護樹脂を使用することは、該チップに対す
る接着操作及び前記キャビティーに対する充填操作が、
同一の装置を用いて実行可能であることに注意された
い。
【００４３】この場合、操作の順番は以下のように、 １）チップを接着する。 ２）接着材料搬送機上に装着される樹脂供給装置により
キャビティーを充填する。３）集積回路の接着剤及び内
包された樹脂を同時に重合する。この場合、前記キャビ
ティーの底上に前記樹脂を適用する前に異方性接着剤を
予め重合することが真に推奨される。この場合、単一の
装置で完全な構築操作を実現することが可能である。
【００４４】当該構築の際に電気接点を容易にするよう
に設計された突部４６は、図４を参照して述べられてい
る。好ましくは、前記カード支持部材の射出成形と同一
の技術により、外部金属接点パッド及び内部金属接点パ
ッドがキャビティー５を有するカードの同一の表面上に
位置されている、すなわち第１実施例である図５に示さ
れるように、キャビティー５の底７上に案内突部を実現
することが可能である。
【００４５】図５においては、前記カードの端は示され
ていない。前記外部金属接点パッド２は、全部で８個の
破線で描かれた長方形で示されている。前記カード支持
部材の製造の際に、１００μｍ程度の高さを持つ４個の
案内突部５１が、次いで実施される前述の金属化操作の
際に形成されるべき前記内部金属接点パッドに関する構
造の周辺、好ましくは金属化されるべき区画の外側に形
成される。これらの突部５１は、許容誤差を含むよう
に、挿入されるべき前記集積回路の最大寸法より数μｍ
わずかに大きく寸法決めされている長方形を囲んでい
る。各案内突部は、この内包された長方形の中心に向か
う傾斜平面またはスロープ５２を有している。集積回路
４が前記キャビティーの底に配置される場合、わずかに
不正確に位置決めされた前記回路は、該回路が１つまた
は２つのスロープ５２を渡って横方向に案内されること
により位置が修正される。これら案内突部５１が存在す
ることにより、もし必要ならば、より幅の狭い内部金属
接点パッド９を設けることが可能である。これは、これ
ら各内部金属接点パッド９間の空間をより広げ、従っ
て、金属パッド間の短絡の確率が減少する。一方では、
案内突部５１が存在することは、より粒子濃度の高い接
着剤を使用することを可能にする。このことは、内部金
属接点パッドと前記集積回路の接点との間の良好な電気
接点の確立に好ましい。
【図面の簡単な説明】
【図１】本発明による方法により構築されたＩＣカード
の破断部の拡大平面図を示している。
【図２】破断及び拡大された図１のII-II線に沿う断面
図を示している。
【図３】破断及び拡大された図２のIII-III線に沿う断
面図を示している。
【図４】図１乃至図３の実施例の変形例を図２と同様に
示した図である。
【図５】カード支持部材が案内突部を有する、図１乃至
図３の実施例による非常に拡大されたキャビティーの平
面図を示している。
【符号の説明】
１…カード支持部材 ２…外部金属
接点パッド ３…カードの表面 ４…集積回路 ５…キャビティー ６…傾斜側壁 ７…底 ８…導電トラ
ック ９…内部金属接点パッド（自由端） ３１…接点 ３２…表面不活性層 ３５…導電粒
子 ３６…接着剤 ３７…他の粒
子 ４１…外部金属接点パッド ４２…表面 ４３…金属貫通孔 ４４…キャビ
ティーの底部 ４５…内部金属接点パッド ４６…突部 ４７…樹脂 ５１…案内突
部 ５２…スロープ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を収容するように設計されたキ
    ャビティーが設けられ、該キャビティーの底には該集積
    回路の外部金属接点パッドに電気的に接続される内部金
    属接点パッドが設けられている合成樹脂材料のカード支
    持部材を有する電子カードの構築方法において、 前記内部金属接点パッドは前記キャビティーの壁に沿う
    導電トラックにより該キャビティーを有する前記支持部
    材の表面上に配置される前記外部金属接点パッドに接続
    され、 前記集積回路の前記金属パッドは余剰厚を待たず、 前記内部金属接点パッドと前記集積回路の前記金属パッ
    ドとの間の電気的接続を確立のために該集積回路の特定
    のフリップ−チップ装着処理を実施することを含み、 前記電気的接続は前記キャビティーの底上に予め堆積さ
    れる異方性導電接着剤により圧力を加えて接着すること
    により実現され、この後、該異方性導電接着剤は重合さ
    れることを特徴とする電子カードの構築方法。
  2. 【請求項２】 集積回路を収容するように設計されたキ
    ャビティーが設けられ、該キャビティーの底には該キャ
    ビティーの底を介する金属化された貫通孔により、該キ
    ャビティーを有するカード支持部材の表面とは反対側の
    該支持部材の表面上に配置される外部金属接点パッドに
    接続される内部金属接点パッドが設けられている合成樹
    脂材料の該カード支持部材を有する電子カードの構築方
    法において、 前記集積回路の金属パッドは余剰厚を持たず、 前記内部金属接点パッドと前記集積回路の金属パッドと
    の間の電気的接続は該集積回路の特定のフリップ−チッ
    プ装着処理により確立され、 前記電気的接続の確立のために前記キャビティーの底上
    に予め堆積される異方性導電接着剤により圧力を加えて
    接着することにより実現され、この後、該異方性導電接
    着剤は重合されることを特徴とする電子カードの構築方
    法。
  3. 【請求項３】 前記異方性導電接着剤は予め形付けられ
    た箔の形状で前記キャビティーの前記底上に堆積される
    ことを特徴とする請求項１または２に記載の構築方法。
  4. 【請求項４】 前記異方性導電接着剤はペーストの形状
    で前記キャビティーの前記底上に堆積されることを特徴
    とする請求項１または２に記載の構築方法。
  5. 【請求項５】 前記異方性導電接着剤は前記キャビティ
    ー内における前述の素子に対するフリップ−チップ堆積
    の際に予め重合され、次いで当該方法が実行された後、
    前記キャビティーは前記フリップ−チップ装着に対して
    使用される前記接着剤と両立する保護樹脂により満たさ
    れ、この後前記樹脂及び前記接着剤は同時に重合される
    ことを特徴とする請求項１乃至４の何れか一項に記載の
    構築方法。
  6. 【請求項６】 前記カード支持部材が射出成形技術によ
    り自身にキャビティーを有して実現されると共に前記内
    部金属接点パッドが設けられるべき場所における前記キ
    ャビティーの前記底上に突部を有することを特徴とする
    請求項１乃至５の何れか一項に記載の構築方法。
  7. 【請求項７】 前記集積回路の前記フリップ−チップ装
    着の際に該集積回路の縁を所定の位置に案内することに
    より、接続されるべき該集積回路の接点の正確な位置決
    めを容易にする案内突部が該キャビティーの該底上に設
    けられることを特徴とする請求項１乃至６の何れか一項
    に記載の射出成形技術により自身にキャビティーを有し
    て実現されるカード支持部材を使用する構築方法。
  8. 【請求項８】 請求項１乃至７の何れか一項に記載の構
    築方法により得られる集積回路を持つ電子カード。
JP7172802A 1994-06-15 1995-06-15 Ｉｃカードの構築方法及びｉｃカード Pending JPH087065A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9407307 1994-06-15
FR9407307 1994-06-15

Publications (1)

Publication Number Publication Date
JPH087065A true JPH087065A (ja) 1996-01-12

Family

ID=9464234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7172802A Pending JPH087065A (ja) 1994-06-15 1995-06-15 Ｉｃカードの構築方法及びｉｃカード

Country Status (3)

Country Link
EP (1) EP0688050A1 (ja)
JP (1) JPH087065A (ja)
KR (1) KR960002077A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214552A (ja) * 1997-10-07 1999-08-06 De La Rue Cartes & Syst Sas 集積回路ボードおよび集積回路ボードの製造プロセス
JP2014524625A (ja) * 2011-08-25 2014-09-22 テキスティルマ アクチェンゲゼルシャフト Ｒｆｉｄチップモジュール

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2751452B1 (fr) * 1996-06-17 2003-12-12 Fraunhofer Ges Forschung Procede de fabrication d'une carte a puce sans contact ainsi que carte a puce obtenue
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
FR2779255B1 (fr) * 1998-05-27 2001-10-12 Gemplus Card Int Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
FR2786317B1 (fr) * 1998-11-24 2002-12-27 Gemplus Card Int Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
FR2794266B1 (fr) 1999-05-25 2002-01-25 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
FR2794265B1 (fr) * 1999-05-25 2003-09-19 Gemplus Card Int Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
FR2795204B1 (fr) * 1999-06-17 2001-08-31 Gemplus Card Int Procede pour la fabrication d'un support de memorisation comportant une grille de metallisation tridimensionnelle support obtenu
FR2812428B1 (fr) * 2000-07-26 2004-01-30 Gemplus Card Int Procede de fabrication d'un micromodule de carte a puce et carte a puce incluant un tel micromodule
US10906287B2 (en) * 2013-03-15 2021-02-02 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3116078A1 (de) 1981-04-22 1983-01-20 IVO Irion & Vosseler, Zählerfabrik GmbH & Co, 7730 Villingen-Schwenningen "praegefolie"
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
FR2580416B1 (fr) 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
US4889980A (en) * 1985-07-10 1989-12-26 Casio Computer Co., Ltd. Electronic memory card and method of manufacturing same
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
EP0569401A1 (de) 1991-01-28 1993-11-18 Siemens Aktiengesellschaft Verfahren zur herstellung einer tragbaren datenträgeranordnung
DE4102435A1 (de) * 1991-01-28 1992-08-06 Siemens Ag Tragbarer flacher kunststoffkoerper mit ic

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214552A (ja) * 1997-10-07 1999-08-06 De La Rue Cartes & Syst Sas 集積回路ボードおよび集積回路ボードの製造プロセス
JP4701326B2 (ja) * 1997-10-07 2011-06-15 オベルトゥル テクノロジ 集積回路ボードおよび集積回路ボードの製造プロセス
JP2014524625A (ja) * 2011-08-25 2014-09-22 テキスティルマ アクチェンゲゼルシャフト Ｒｆｉｄチップモジュール
US9208426B2 (en) 2011-08-25 2015-12-08 Textilma Ag RFID chip module
US9542636B2 (en) 2011-08-25 2017-01-10 Textilma Ag RFID chip module

Also Published As

Publication number Publication date
KR960002077A (ko) 1996-01-26
EP0688050A1 (fr) 1995-12-20

Similar Documents

Publication Publication Date Title
US5647122A (en) Manufacturing method for an integrated circuit card
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US5850690A (en) Method of manufacturing and assembling an integrated circuit card
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
US6111303A (en) Non-contact electronic card and its manufacturing process
US5936847A (en) Low profile electronic circuit modules
US5821762A (en) Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
KR20040028627A (ko) 반도체 장치 및 그 제조 방법
JPH1070362A (ja) 基板を結合する方法および構造
JPH087065A (ja) Ｉｃカードの構築方法及びｉｃカード
KR100563502B1 (ko) Ｃｏｆ 반도체 장치 및 그 제조 방법
US5929522A (en) Semiconductor non-laminate package and method
KR101009110B1 (ko) 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
JP2985640B2 (ja) 電極接続体及びその製造方法
KR20010014797A (ko) 반도체장치 및 그 제조방법
KR100651002B1 (ko) 전자 부품의 제조 방법, 전기 광학 장치의 제조 방법,전자 부품, 전기 광학 장치
JPH0863567A (ja) Ｉｃカード用モジュール
JPH0216234B2 (ja)
JPH012331A (ja) 半導体装置の製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
EP2053548B1 (en) RFID tag and manufacturing method thereof
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP3392593B2 (ja) ヒートシンクの実装構造
JP3724595B2 (ja) 基板の接続構造
JP3578011B2 (ja) 半導体装置の実装構造