KR20040028627A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040028627A
KR20040028627A KR10-2003-7004286A KR20037004286A KR20040028627A KR 20040028627 A KR20040028627 A KR 20040028627A KR 20037004286 A KR20037004286 A KR 20037004286A KR 20040028627 A KR20040028627 A KR 20040028627A
Authority
KR
South Korea
Prior art keywords
substrate
connection
semiconductor chip
board
bumps
Prior art date
Application number
KR10-2003-7004286A
Other languages
English (en)
Other versions
KR100865426B1 (ko
Inventor
코이케토시히코
혼다마나부
카토마스오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040028627A publication Critical patent/KR20040028627A/ko
Application granted granted Critical
Publication of KR100865426B1 publication Critical patent/KR100865426B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4935—Heat exchanger or boiler making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 반도체 칩(3)을 기판(2)상에 실장한 반도체 장치로서, 표리 양면에 형성되고 스루홀(9)로 접속된 기판간 접속용 전극(7 및 8)을 갖는 기판과, 기판에 형성된 배선 패턴과 접속된 전극을 가지며, 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과, 기판의 기판간 접속용 전극상에 마련되고 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프(4)와, 기판상에 마련되고 반도체 칩과 기판간 접속용 범프를 밀봉함과 함께 기판과 반대측의 면이 평면으로 절삭된 밀봉용 수지(5)를 구비하고, 반도체 칩의 절삭 평면(3a)과 기판간 접속용 범프의 절삭 평면(4a)과 밀봉용 수지의 절삭 평면(5a)이 동일한 평면 내에 위치하고, 반도체 칩과 기판간 접속용 범프가 절삭 평면을 제외하고 밀봉용 수지 내에 밀봉되어 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD}
최근의 전자 기기에 있어서는, 소형화와 함께 더한층의 고기능이 도모되고 있다. 기기의 소형화와 함께 고기능화를 도모하기 위해, 큰 능력의 반도체 장치를 가능한 한 작은 실장 면적이며 또한 작은 실장 체적으로 탑재하는 것이 요구되고 있다.
예를 들면, 반도체 메모리를 이용하는 전자 기기에 있어서는, 취급되는 정보량의 증대와 함께 기기의 더한층의 소형화가 도모되고 있다. 전자 기기가 취급하는 정보량의 증대에 수반하여, 이 정보를 기억하기 위해 이용되는 반도체 메모리의 대용량화에 더하여, 전자 기기의 소형화에 적합하도록, 기기 내에 실장되는 반도체 메모리의 소형화도 요구되고 있다. 즉, 전자 기기 내에 실장되는 반도체 메모리의 실장 면적 및 실장 체적의 소형화가 요망되고 있다.
여기서, 복수개의 반도체 메모리를 복합화 하여, 기억 용량의 대용량화를 도모한 반도체 장치가 여러가지 제안되어 있다. 이와 같은 반도체 장치의 한 예로서, 도 1 내지 도 3에 도시한 것이 있다.
도 1 내지 도 3에 도시한 반도체 장치는, 우선 반도체 메모리를 구성하는 반도체 칩(101)을 준비한다. 이 반도체 칩(101)의 배면, 즉, 기판과의 접속용 단자가 형성되는 면과는 반대측의 면(102)을 연삭하여 두께를 얇게 한 실장용의 반도체 칩(103)을 형성한다. 이 연삭을 행한 반도체 칩(103)을 반전하여, 즉, 연삭된 면을 실장면으로 하고, 도 1에 도시한 바와 같이 기판(104)에 실장한다. 기판(104)의 표리 양면에는, 이 기판(104)상에 실장된 반도체 칩(103)이 전기적으로 접속되는 배선 패턴과 전기적으로 접속되는 기판간 접속용 전극(105 및 106)이 형성되어 있다. 이들 기판간 접속용 전극(105 및 106)은, 기판(104)에 뚫려진 스루홀(107)을 통하여 전기적으로 접속된다. 반도체 칩(103)이 탑재된 측의 면에 형성된 기판간 접속용 전극(105)에는, 솔더 범프(108)가 소정의 높이로 형성되어 도 2에 도시한 반도체 장치(109)가 형성된다.
도 2에 도시한 바와 같이 형성된 반도체 장치(109)는, 적층하도록 복수 겹쳐쌓여지고, 각 솔더 범프(108)와 기판간 접속용 전극(106)을 접속함으로써, 도 3에 도시한 바와 같은 적층형 반도체 장치(110)가 형성된다.
상술한 바와 같이, 반도체 칩(102)을 연삭하여 두께를 얇게 함으로써, 이들 반도체 칩(102)을 다단으로 적층한 적층형 반도체 장치(110)의 두께를 작게 할 수 있고, 이와 같은 반도체 장치(109)를 복수 적층하여 이루어지는 적층형반도체(110)의 두께를 상당히 얇은 것으로 할 수 있다.
여기서, 상술한 적층형 반도체 장치(110)에 이용되는 반도체 장치(109)는, 반도체 칩(101)을 단체로 연삭하여 그 두께를 얇게 한 실장용의 반도체 칩(103)을 얻도록 하고 있기 때문에, 반도체 칩(101)에 가하여지는 부하가 크고, 반도체 칩(101)의 균열 등, 반도체 칩(101)을 손상시킬 위험성이 크다. 그 때문에, 반도체 칩(101)을 얇게 하는 데는 한도가 있고, 소망하는 두께까지 얇게 하는 것이 곤란하다.
연삭시의 반도체 칩(101)에 가하여지는 부하를 완화하기 위해, 반도체 칩(101)을 기판에 실장 후, 반도체 칩(101)의 전 주위면을 밀봉용의 합성 수지로 완전하게 덮고, 그 후, 밀봉용 수지와 함께 반도체 칩(101)을 연삭하는 것이 생각된다. 이와 같이 하면, 연삭시에 걸리는 부하는 밀봉용 수지쪽으로 분산되기 때문에, 반도체 칩(101)을 충분히 얇아질 때까지 절삭하여도 반도체 칩(101)의 균열 등의 손상을 회피할 수 있다.
기판상에 실장된 반도체 칩(101)의 바깥 주위의 전체면을 밀봉용 수지로 덮으면, 기판간 접속용 전극(105 및 106)도 밀봉용 수지에 의해 덮혀진다. 그 때문에, 복수의 반도체 칩(101)을 적층하기 위해서는, 레이저광 등을 이용하여 기판간 접속용 전극을 덮고 있는 밀봉용 수지를 제거하고, 또는 밀봉용 수지에 기판간 접속용 전극에 달하는 구멍을 형성하고, 이 구멍에 솔더를 채우는 작업을 행할 필요가 있다. 이 구멍은 바닥이 있는 것으로서, 이 바닥이 있는 구멍에 기포가 들어가지 않도록 하여 솔더를 채우는 것은 극히 어려운 작업이고, 예를 들면, 간편한 스크린 인쇄법에 의한 솔더의 공급을 행하는 것은 매우 곤란하다.
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 특히, 적층형의 반도체 장치 및 그 제조 방법을 포함한다.
도 1 내지 도 3은 종래의 반도체 장치 및 적층형 반도체 장치의 제조 방법의 한 예를 도시한 단면도로서, 도 1은 반도체 칩의 실장 공정을 도시하고, 도 2는 솔더 범프의 형성 공정을 도시하고, 도 3은 적층형 반도체 장치를 도시한 도면.
도 4는 본 발명에 관한 반도체 장치의 제 1 실시 형태를 도시한 개략 단면도.
도 5는 본 발명에 관한 반도체 장치의 제 2 실시 형태를 도시한 개략 단면도.
도 6은 본 발명에 관한 적층형 반도체 장치의 제 1 실시 형태를 도시한 개략 단면도.
도 7은 본 발명에 관한 적층형 반도체 장치의 제 2 실시 형태를 도시한 개략 단면도.
도 8 내지 도 12는 본 발명에 관한 반도체 장치의 제조 방법의 제 1 실시 형태를 도시한 단면도로서, 도 8은 기판간 접속용 범프를 형성하는 공정을 도시하고, 도 9는 칩용 전극에 스터드 범프를 형성하는 공정을 도시하고, 도 10은 반도체 칩의 실장 공정을 도시하고, 도 11은 밀봉용 수지에 의한 밀봉 공정을 도시하고, 도 12는 연삭 공정을 도시한 도면.
도 13 내지 도 20은 본 발명에 관한 반도체 장치의 제조 방법의 제 2 실시 형태를 도시한 단면도로서, 도 13은 기판간 접속용 범프를 형성하는 공정을 도시하고, 도 14는 기판의 한쪽면의 칩용 전극에 스터드 범프를 형성한 공정를 도시하고, 도 15는 기판의 한쪽면에 반도체 칩를 실장하는 공정을 도시하고, 도 16은 기판의 한쪽면에 관한 밀봉용 수지에 의한 밀봉 공정을 도시하고, 도 17은 기판의 다른쪽면의 칩용 전극에 스터드 범프를 형성하는 공정을 도시하고, 도 18은 기판의 다른쪽면에 관해 밀봉 공정이 완료된 상태를 도시하고, 도 19는 기판의 한쪽면에 관한 절삭 공정을 도시하고, 도 20은 기판의 다른쪽면에 관한 절삭 공정을 도시한 도면.
도 21은 본 발명에 관한 반도체 장치의 제 3 실시 형태를 도시한 단면도이고, 도 22는 그 측면도.
도 23은 본 발명에 관한 적층형 반도체 장치의 제 3 실시 형태를 도시한 단면도이고, 도 24는 그 개략 측면도.
도 25는 본 발명에 관한 반도체 장치의 제 4 실시 형태를 도시한 단면도.
도 26 내지 도 31은 본 발명의 제 4 실시 형태에 관한 반도체 장치를 제조하기 위한 반도체 장치의 제조 방법을 공정순으로 도시한 단면도로서, 도 26은 기판에 기판간 접속용 범프를 부여하는 공정을 도시하고, 도 27은 기판간 접속용 범프를 소정의 두께가 되도록 눌려 붙여지는 공정을 도시하고, 도 28은 반도체 칩에 전극을 부착하는 공정을 도시하고, 도 29는 반도체 칩을 기판에 재치하는 공정을 도시하고, 도 30은 반도체 칩의 기판에의 부착과 도통을 도모하는 공정을 도시하고, 도 31은 연삭 공정을 도시한 도면.
도 32는 본 발명에 관한 적층형 반도체 장치의 제 4 실시 형태를 적용한 반도체 메모리 장치를 도시한 단면도.
본 발명의 목적은, 상술한 바와 같은 종래의 반도체 장치가 갖는 문제점을 해소할 수 있는 신규의 반도체 장치, 이 반도체 장치를 이용한 적층형 반도체층 및 이들 반도체 장치의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은, 더한층의 박형화를 실현하고, 게다가 박형화를 실현하면서 대용량화를 가능하게 하는 반도체 장치, 이 반도체 장치를 이용한 적층형 반도체층 및 이들 반도체 장치의 제조 방법을 제공하는데 있다.
본 발명의 반도체 장치는, 상기한 과제를 해결하기 위해, 표리 양면에 형성되고 스루홀로 접속된 기판간 접속용 전극을 갖는 기판과, 상기 기판에 형성된 배선 패턴과 접속된 전극을 가지며 해당 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과, 상기 기판의 기판간 접속용 전극상에 마련되고 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와, 상기 기판상에 마련되고 상기 반도체 칩과 상기 기판간 접속용 범프를 밀봉함과 함께 기판과 반대측의 면이 평면으로 절삭된 밀봉용 수지를 구비하고, 상기 반도체 칩의 절삭 평면과 상기 기판간 접속용 범프의 절삭 평면과 상기 밀봉용 수지의 절삭 평면이 동일한 평면 내에 위치하고, 반도체 칩과 기판간 접속용 범프는 상기 절삭 평면을 제외하고 밀봉용 수지 내에 밀봉된 것이다.
상술한 바와 같은 목적을 달성하기 위해 제안되는 본 발명에 관한 반도체 장치는, 반도체 칩이 밀봉용 수지와 함께 절삭되어 소망하는 두께로 형성되기 때문에, 절삭시의 부하가 밀봉용 수지로 분산되어, 반도체 칩의 균열 등의 손상을 감소시킬 수 있고, 더한층 얇게 절삭할 수 있다.
또한, 기판간 접속용 범프는, 기판간 접속용 전극상에 형성되고, 또한 밀봉용 수지에 의해 덮힌 후, 밀봉용 수지와 함께 절삭됨에 의해 노출되기 때문에, 기판간 접속용 전극과의 접속이 불량으로 될 우려도 없고, 또한 소정 면적의 접속 단면이 형성된다.
본 발명에 관한 적층형 반도체 장치는, 표리 양면에 형성되고 스루홀로 접속된 기판간 접속용 전극을 갖는 기판과, 그 기판의 표면 또는 표리 양면에 있어서 기판상의 배선 패턴과 접속된 전극을 가지며, 이 전극이 형성된 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과, 기판의 표면 또는 표리 양면에 있어서 기판간 접속용 전극상에 마련되고 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와, 기판의 표면 또는 표리 양면상에 마련되고 반도체 칩과 기판간 접속용 범프를 밀봉함과 함께 기판과 반대측의 면이 평면으로 절삭된 밀봉용 수지를 구비한다. 이 적층형 반도체 장치는, 반도체 칩의 절삭 평면과 기판간 접속용 범프의 절삭 평면과 밀봉용 수지의 절삭 평면이 동일한 평면 내에 위치하고, 반도체 칩과 기판간 접속용 범프가 절삭 평면을 제외하고 밀봉용 수지 내에 밀봉된 반도체 장치를 복수매 적층하고, 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하여 이루어진다.
본 발명에 관한 적층형 반도체 장치는, 극히 얇게 절삭한 반도체 칩을 구비한 반도체 장치를 복수 적층할 수 있고, 소형이며 특히 박형이고 집적도의 향상을 더 한층 실현할 수 있다.
본 발명에 관한 반도체 장치의 제조 방법은, 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성하고, 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장하고, 이어서, 반도체 칩 및 기판간 접속용 범프를 덮도록 밀봉용 수지를 기판상에 부여하고, 이어서, 밀봉용 수지, 반도체 칩 및 기판간 접속용 범프의 기판과 반대측의 면을 절삭하여 이들 밀봉용 수지, 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하는 것이다.
본 발명에 관한 반도체 장치의 제조 방법에 있어서는, 반도체 칩의 절삭은 밀봉용 수지와 함께 행해지기 때문에, 절삭시에 반도체 칩에 걸리는 스트레스가 작아지고, 반도체 칩의 균열 등의 손상이 적어짐과 함께, 더한층 얇게 절삭하는 것이 가능하게 된다.
기판간 접속용 범프는, 미리 기판간 접속용 전극상에 부여되고 나서 밀봉용 수지로 밀봉되고, 그 후, 절삭에 의해 접속 단면이 노출되기 때문에, 기판간 접속용 범프와 기판간 접속용 전극과의 접속 상태가 불안정하게 되는 일이 없고, 일정한 면적의 접속 단면을 확보할 수 있기 때문에, 복수의 반도체 장치를 적층하는 경우의 각 반도체 장치간의 접속을 용이하게 행할 수 있다.
또한, 반도체 칩을 기판에 실장하기 전에 기판간 접속용 범프를 기판간 접속용 전극상에 부여해 둠으로써, 반도체 칩과 기판상의 배선 패턴과의 접속에 수반하여 접합 재료가 기판간 접속용 전극상으로 흘러 나와 해당 기판간 접속용 전극과 기판간 접속용 범프와의 접속이나 기판간 끼리의 접속을 저해할 우려가 없고, 기판간 접속용 전극을 반도체 칩의 실장 영역에 근접한 위치에 마련하는 것이 가능하게 되고, 반도체 장치의 소형화, 특히, 평면 형상의 소형화가 가능해진다.
본 발명에 관한 적층형 반도체 장치의 제조 방법은, 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성하고, 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장하고, 이어서, 반도체 칩 및 기판간 접속용 범프를 덮도록 밀봉용 수지를 기판상에 부여하고, 이어서, 밀봉용 수지, 반도체 칩 및 기판간 접속용 범프의 기판과 반대측의 면을 절삭하여 이들 밀봉용 수지, 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하여 형성한 반도체 장치를 복수매 적층하고, 또한, 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속한다.
본 발명에 관한 제조 방법에 있어서는, 극히 얇게 절삭한 반도체 칩을 구비한 반도체 장치를 복수 적층할 수 있어서, 소형이며 특히 박형이고 집적도가 높은 적층형 반도체 장치를 제조할 수 있고, 또한 각 반도체 장치간의 접속을 고정밀도로 행할 수 있다.
본 발명에 관한 다른 반도체 장치는, 표리 양면에 형성되고 스루홀로 접속된기판간 접속용 전극을 갖는 기판과, 기판에 형성된 배선 패턴과 접속된 전극을 가지며 해당 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과, 기판의 기판간 접속용 전극상에 마련되고 미리 소정의 두께까지 눌려 붙여진(press collapsed) 후 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와, 기판과 상기 반도체 칩과의 사이 및 반도체 칩의 측면을 감싸도록 위치하여 반도체 칩을 기판에 고정하는 고분자 재료를 구비하고, 반도체 칩의 절삭 평면과 기판간 접속용 범프의 절삭 평면이 동일한 평면 내에 위치한다. 이 반도체 장치는, 반도체 칩은 기판과의 사이 및 측면을 감싸는 위치에 위치하는 고분자 재료에 의해 기판에 고정되어 있기 때문에, 절삭시의 부하가 고분자 재료 및 기판으로 분산되어, 반도체 칩의 균열 등의 손상을 감소시킬 수 있고, 더한층 얇게 절삭할 수 있다.
기판간 접속용 범프는, 기판간 접속용 전극상에 형성된 후 소정의 두께로 될 때 까지 눌러 붙여지고, 그 후 반도체 칩과 함께 절삭되기 때문에, 기판간 접속용 전극과의 접속이 불량으로 될 우려도 없고, 또한, 소정 면적의 접속 단면이 형성된다. 또한, 기판간 접속용 범프는 눌러 붙여짐으로서 기판 및 기판간 접속용 전극과의 밀착이 양호하게 되고, 절삭에 의해 기판으로부터 탈락될 우려가 없다. 또한, 미리 눌러 붙여짐에 의해 최종적인 두께에 가까운 두께로 되기 때문에 절삭이 용이해진다.
본 발명에 관한 다른 적층형 반도체 장치는, 표리 양면에 형성되고 스루홀로 접속된 기판간 접속용 전극을 갖는 기판과, 기판의 표면 또는 표리 양면에 있어서 기판상의 배선 패턴과 접속된 전극을 가지며 해당 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과, 기판의 기판간 접속용 전극상에 마련되고 미리 소정의 두께까지 눌려 붙여진 후 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와, 기판과 반도체 칩과의 사이 및 반도체 칩의 측면을 감싸도록 위치하여 반도체 칩을 기판에 고정하는 고분자 재료를 구비하고, 반도체 칩의 절삭 평면과 기판간 접속용 범프의 절삭 평면이 동일한 평면 내에 위치한 반도체 장치를 복수매 적층하고 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하고 있다. 본 발명을 적용함으로써, 얇게 절삭한 반도체 칩을 구비한 반도체 장치를 복수 적층할 수 있고, 소형이며 특히 박형이고 집적도가 높은 적층형 반도체 장치를 얻을 수 있다.
본 발명에 관한 다른 제조 방법은, 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성함과 함께 기판간 접속용 범프를 기판의 두께 방향으로 눌러 붙여져 필요 높이에 가까운 두께로 하고, 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장함과 함께 반도체 칩과 기판과의 사이 및 반도체 칩의 측면을 감싸도록 위치하는 고분자 재료에 의해 반도체 칩을 기판에 고정하고, 이어서, 반도체 칩 및 기판간 접속용 범프의 기판과 반대측의 면을 절삭하여 이들 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하는 것이다. 본 발명은, 반도체 칩의 절삭이 반도체 칩이 고분자 재료에 의해 기판에 고정된 상태에서 행해지기 때문에, 절삭시에 반도체 칩에 걸리는 스트레스가 작아지고, 반도체 칩의 균열 등의 손상이 적어짐과 함께, 종래보다 더욱 얇게 절삭하는 것이 가능해진다.
또한, 기판간 접속용 범프는, 미리 기판간 접속용 전극상에 부여되고 나서 일단 눌려 붙여지고, 그 후에 절삭되기 때문에, 절삭에 의해 기판으로부터 탈락되는 일이 없음과 함께, 기판간 접속용 범프와 기판간 접속용 전극과의 접속 상태가 불안정하게 되는 일도 없고, 또한, 일정한 면적의 접속 단면을 확보할 수 있기 때문에, 복수의 반도체 장치를 적층한 경우의 각 반도체 장치간의 접속을 용이하게 행할 수 있다.
또한, 반도체 칩을 기판에 실장하기 전에 기판간 접속용 범프를 기판간 접속용 전극상에 부여해 둠으로써, 반도체 칩과 기판상의 배선 패턴과의 접속에 수반하여 접합 재료가 기판간 접속용 전극상으로 흘러 나와 해당 기판간 접속용 전극과 기판간 접속용 범프와의 접속이나 기판간 끼리의 접속을 저해할 우려가 없고, 따라서 기판간 접속용 전극을 반도체 칩 실장 영역에 근접한 위치에 마련하는 것이 가능해지고, 반도체 장치의 소형화, 특히, 평면 형상의 소형화가 가능해진다.
본 발명에 관한 다른 적층형 반도체 장치의 제조 방법은, 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성함과 함께 기판간 접속용 범프를 기판의 두께 방향으로 눌러 붙여 필요 높이에 가까운 두께로 하고, 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선패턴에 접속하여 실장함과 함께 반도체 칩과 기판과의 사이 및 반도체 칩의 측면을 감싸도록 위치하는 고분자 재료에 의해 반도체 칩을 기판에 고정하고, 이어서, 반도체 칩 및 기판간 접속용 범프의 기판과 반대측의 면을 절삭하여 이들 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하여 형성한 반도체 장치를 복수매 적층하고, 또한, 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하는 것이다.
본 발명에 관한 다른 제조 방법에 있어서는, 종래에 비교하여 극히 얇게 절삭한 반도체 칩을 구비한 반도체 장치를 복수 적층할 수 있어서, 소형이며 특히 박형이고 집적도가 높은 적층형 반도체 장치를 제조할 수 있다. 또한 각 반도체 장치간의 접속을 정밀도 좋게 행할 수 있다.
본 발명의 또다른 목적, 본 발명에 의해 얻어지는 구체적인 이점은, 이하에 설명되는 실시 형태로부터 더한층 명확하게 될 것이다.
이하에, 본 발명에 관한 반도체 장치, 적층형 반도체 장치, 이들 반도체 장치 및 적층형 반도체 장치의 제조 방법의 실시 형태에 관해 도면을 참조하여 설명한다.
우선, 본 발명에 관한 반도체 장치의 제 1 실시 형태를 도 4를 참조하여 설명한다. 도 4에 도시한 반도체 장치(1)는 기판(2)을 가지며, 기판(2)의 한쪽면(2a)측에는 반도체 칩(3)이 실장됨과 함께 기판간 접속용 범프(4)가 마련되어 있다. 기판(2)상에 실장된 반도체 칩(3) 및 기판간 접속용 범프(4)는 밀봉용 수지(5)에 의해 밀봉되어 있다. 이들 반도체 칩(3), 기판간 접속용 범프(4) 및 밀봉용 수지(5)의 기판(2)과 반대측의 면, 즉, 도 4에 있어서 반도체 장치(1)의 표면측에 임하는 면은 절삭된 절삭 평면(3a, 4a, 5a)으로 되어 있다. 각 절삭 평면(3a, 4a, 5a)은 전부 동일 평면 내에 위치하도록 절삭되어 있다.
도 4에 도시한 반도체 장치(1)는, 기판(2)의 두께(D1)를 l00㎛으로부터 150㎛으로 하고, 기판(2)의 한쪽면(2a)으로부터 각 절삭 평면(3a, 4a, 5a)까지의 두께(D2)를 약 50㎛으로 하고, 전체의 두께(D3)를 약 150㎛으로부터 200㎛으로 하고 있다.
다음에, 본 발명에 관한 반도체 장치의 제 2 실시 형태를 도 5를 참조하여 설명 한다. 도 5에 도시한 반도체 장치(1A)는, 기판(2)의 한쪽면(2a)측에 더하여 다른쪽면(2b)측에도 반도체 칩(3)을 실장하고, 기판간 접속용 범프(4)를 마련하고 있다. 즉, 이 반도체 장치(1A)는 기판(2)의 양면에 반도체 칩(3)을 실장하고 기판간 접속용 범프(4)를 마련한 것이다. 이 반도체 장치(1A)에 있어서도, 기판(2)의 다른쪽면(2b)측에 실장된 반도체 칩(3) 및 기판간 접속용 범프(4)도, 밀봉용 수지(5)에 의해 밀봉되고 이들 반도체 칩(3), 기판간 접속용 범프(4) 및 밀봉용 수지(5)의 표면측에 임하는 면은, 전부 동일 평면 내에 위치하도록 절삭된 절삭 평면(3a, 4a, 5a)으로 되어 있다.
도 5에 도시한 반도체 장치(1A)도, 기판(2)의 두께(D1)를 100㎛으로부터 150㎛으로 하고, 기판(2)의 한쪽면(2a)으로부터 각 절삭 평면(3a, 4a, 5a)까지의 두께(D2)를 약 50㎛으로 하고, 기판(2)의 다른쪽면(2b)으로부터 각 절삭 평면(3a, 4a, 5a)까지의 두께(D4)를 약 50㎛으로 하고, 전체의 두께(D5)를 약 150㎛으로부터 200㎛으로 하고 있다.
다음에, 본 발명에 관한 적층형 반도체 장치의 제 1 실시 형태를 도 6을 참조하여 설명한다.
도 6에 도시한 본 발명에 관한 적층형 반도체 장치(10)는, 상술한 도 4에 도시한 반도체 장치(1)를 4매 적층하여 구성한 것이다.
적층형 반도체 장치(10)는, 제 1층에 위치하는 반도체 장치(1)의 기판간 접속용 범프(4)의 절삭 평면(4a)상에, 예를 들면, 솔더를 도포하고, 이 솔더의 위에 제 2층을 구성하는 반도체 장치(1)의 하측의 기판간 접속용 전극(8)을 서로 겹치고, 마찬가지로 제 3층을 구성하는 반도체 장치(1)는 제 4층을 구성하는 반도체 장치(1)를 순차적으로 서로 겹치고 나서, 리플로우에 의해 각 반도체 장치(1) 사이에 도포된 솔더를 용융하고, 각 기판간 접속용 범프(4)를 통하여 기판간 접속용 전극(8)을 전기적으로 접속하고, 서로 적층된 반도체 장치(10)의 전기적 및 기계적인 접속을 행한다. 또한, 각 층을 구성하는 반도체 장치(1)간의 접속 방법은, 솔더링에 한하지 않고, ACF, 도전 페이스트나 금속 범프를 이용한 접속 등의 각종의 접속 방법을 이용할 수 있다.
또한, 기판간 접속용 범프(4)를 솔더 범프로 한 경우는, 그 절삭 평면(4a)에플럭스를 도포하고 상층의 반도체 장치(1)의 하측의 기판간 접속용 전극(8)과 겹치고, 리플로우하는 것만으로 복수의 반도체 장치(1)를 적층할 수 있다. 노출된 솔더 범프(4)의 절삭 평면(4a)의 주위는, 밀봉용 수지(5)가 둘러싸고 있기 때문에, 이 밀봉용 수지(5)가 솔더 레지스트와 같은 기능을 다하기 때문에, 실장의 난이도가 높게 되는 좁은 피치의 실장이 가능해진다. 예를 들면, 반도체 칩(3)의 연삭 나머지의 두께를 최대로 0.1㎜로 한 경우, 각 솔더 범프(4)의 간격이 0.5㎜ 이상인 것에 대응이 가능하고, 고밀도의 실장을 할 수 있다.
도 6에 도시한 적층형 반도체 장치(10)에 있어서, 반도체 칩(3)으로서, 예를 들면, 64메가바이트의 플래시 메모리 칩을 이용한 경우, 0.7㎜의 두께 내에 4개의 플래시 메모리 칩을 내장한 256메가바이트의 메모리 모듈을 구성할 수 있다. 메모리 모듈로서 구성된 적층형 반도체 장치(10)는, 전자 기기의 회로 기판에 솔더링 등의 방법에 의해 실장함으로써, 내장 메모리로서 이용할 수 있고, 또는, 소정의 박스 내에 수용하여 리무버블 형의 메모리 장치로서 구성할 수 있다.
또한, 도 6에 도시한 적층형 반도체 장치(10)는, 한쪽 또는 다른쪽의 편면에만 반도체 칩(3)을 실장한 반도체 장치(1)를 4매 적층하고 있지만, 반도체 장치(1)의 적층 매수는 4매으로 한정되는 것이 아니라, 4매 이하라도 4매 이상이라도 필요에 따라 적절히 선택된다.
서로 적층되어 적층형 반도체 장치(10)를 구성하는 각 반도체 장치(1)의 기판(2)에는 각각 같은 수의 기판간 접속용 전극(7 및 8)이 각각 같은 위치에 형성되어 기판(3)의 공통화가 도모되고 있지만, 적층한 각 반도체 장치(1)에, 각 반도체장치(1)를 식별하기 위한 식별 기호(ID)를 필요로 하는 경우, 기판간 접속용 범프(4)를 어떤 기판(2)의 어떤 기판간 접속용 전극(7)에 부여하고, 어떤 기판간 접속용 전극(7)에 부여하지 않는지를 컨트롤함으로써, 각 반도체 장치(1)간의 접속 관계를 규정하고, 각 반도체 장치(1) 고유의 식별 기호(ID)를 부여할 수 있다. 이 경우, 기판간 접속용 범프(4)가 마련되지 않은 기판간 접속용 전극(7)은 밀봉용 수지(5)로 덮이게 되고, 이 밀봉용 수지(5)가 레지스트의 기능을 다하기 때문에, 솔더의 밀려나옴에 의한 오접속이 방지된다. 따라서, 솔더 범프(4)가 노출된 면에 플럭스를 도포한 후, 소요 매수의 반도체 장치(1)를 적층하고, 그 후 리플로우 함으로써, 각 반도체 장치간의 양호한 전기적 및 기계적인 접속이 도모된다.
다음에, 본 발명에 관한 적층형 반도체 장치의 제 2 실시 형태를 도 7에 도시한다. 도 7에 도시한 적층형 반도체 장치(10A)는, 기판(2)의 한쪽면(2a)측에 더하여 다른쪽면(2b)측에도 반도체 칩(3)을 실장하고 기판간 접속용 범프(4)를 마련한 양면형의 반도체 장치(1A)를 2매 적층한 것이다.
도 7에 도시한 적층형 반도체 장치(10A)는, 하층측에 위치하는 반도체 장치(1A)의 상측의 기판간 접속용 전극(7)상에 부여된 기판간 접속용 범프(4)와 상층측에 위치하는 반도체 장치의 하측의 기판간 접속용 전극(8)에 마련된 기판간 접속용 범프(4)를 서로 접속하고 있다.
이 적층형 반도체 장치(10A)에 있어서, 각 반도체 장치(1A)에 마련되는 반도체 칩(3)으로서, 예를 들면, 64메가바이트의 플래시 메모리 칩을 이용한 경우, 0.5mm의 두께 내에 4개의 플래시 메모리 칩을 내장한 256메가바이트의 메모리 모듈을 구성할 수 있다. 또한, 4매의 반도체 장치(1A)를 적층하면, 1㎜의 두께 내에 8개의 플래시 메모리 칩을 내장한 512메가바이트의 메모리 모듈을 구성할 수 있다.
도 7에 도시한 메모리 모듈로서 구성된 적층형 반도체 장치(10A)도, 전술한 적층형 반도체 장치(10)와 마찬가지로, 전자 기기의 회로 기판에 솔더링 등의 방법에 의해 실장함으로써, 내장 메모리로서 이용할 수 있고, 또는, 소정의 박스 내에 수용하여 리무버블 형의 메모리 장치로서 구성할 수 있다.
다음에, 상술한 도 4에 도시한 반도체 장치(1)의 제조 방법에 관해 설명한다.
이 반도체 장치(1)를 구성하는 기판(2)은, 예를 들면, 두께를 약 50㎛으로 하는 코어재의 한쪽면측에 두께를 약 25㎛의 편측 패턴을 마련하고, 전체의 두께를 약 100㎛으로 한 인터포서 기판으로서, 반도체 칩 실장 영역에는 반도체 칩(3), 예를 들면, 실리콘 칩의 도시하지 않은 전극을 도시하지 않은 배선 패턴에 접속하기 위한 칩용 전극(6)이 마련되고, 반도체 칩 실장 영역의 외측에 칩용 전극(6)을 외부에 접속하기 위한 전극(7 및 8)이 마련되어 있다. 또한, 칩용 전극(6)을 외부에 접속하기 위한 전극(7 및 8)은, 주로 기판(2)간을 접속하기 위해 이용하는 것이기 때문에, 이하의 설명에서는 「기판간 접속용 전극」이라는 명칭을 사용하여 설명한다. 기판(2)의 한쪽 및 다른쪽의 면, 즉 표리 양면에 마련된 기판간 접속용 전극(7 및 8)은, 도 8에 도시한 바와 같이, 기판(2)에 뚫려진 스루홀(9)을 통하여 전기적으로 접속된다. 또한, 도 8에 도시한 기판(2)은, 반도체 장치 1매분의 영역과 그 주변을 나타내고 있지만, 실용상은 다수의 영역이 일체로 형성되어 있고, 전 공정종료 후에 개별적인 반도체 장치(1)로 분할되는 것이다. 또한, 도 4에 도시한 바와 같이, 편면만에 반도체 칩(3)을 실장하는 기판(2)에 있어서는, 패턴 및 칩용 전극(6)은 한쪽면(2a)에만 형성되고, 다른쪽면(2b)에는 기판간 접속용 전극(8)만이 형성되어 있다.
도 4에 도시한 반도체 장치(1)를 제조하는데는, 우선, 도 8에 도시한 바와 같이, 기판(2)의 반도체 칩(3)을 실장하는 측의 면의 기판간 접속용 전극(7)에 기판간 접속용 범프(4)를 형성한다. 예를 들면, 기판간 접속용 범프(4)를 솔더 범프로 할 때는, 기판간 접속용 전극(7)에 솔더를 도포하고, 그 후 리플로우 함에 의해 형성된다. 또한, 기판간 접속용 범프(4)는, 최종적으로 필요하게 되는 높이보다 높게 형성된다.
다음에, 도 9에 도시한 바와 같이, 기판(2)의 한쪽면(2a)측에 마련한 칩용 전극(6)상에 스터드 범프(11)를 형성한다. 이 스터드 범프(11)는, 예를 들면, 금 스터드 범프로서, 스터드 범프 본딩 장치나 와이어 본딩 장치를 사용하여 형성된다.
이어서, 도 10에 도시한 바와 같이, 기판(2)의 한쪽면(2a)측에 반도체 칩(3)을 실장한다. 즉, 반도체 칩(3), 예를 들면, 실리콘 칩을 페이스 다운의 상태로 반도체 칩 실장 영역에 재치하고, 반도체 칩(3)상의 도시하지 않은 전극과 스터드 범프(11)를 접속하고, 반도체 칩(3)과 기판(2)과의 사이에 보강용 수지(12)를 유입하여 경화시킨다. 또한, 반도체 칩(3)의 두께는, 최종적으로 요구되는 두께보다 두꺼운 것, 예를 들면, 최종적으로 반도체 칩(3)의 두께를 50㎛으로 하고 싶은 경우에도, 200㎛ 이상의 두께의 것을 사용할 수 있다.
반도체 칩상의 전극과 스터드 범프(11)와의 접속은, 예를 들면, 초음파 본딩 장치를 사용하여 기판(2)의 반도체 칩 실장 면(2a)의 이면측으로부터 초음파를 걸어서 행한다. 또한, 초음파 본딩법 이외의 방법, 예를 들면, ACF, C4, ACP 등, 다른 플립칩 접속에 의해 반도체 칩의 전극과 칩용 전극(6)과의 접속을 행하여도 좋다.
반도체 칩(3)의 전극과 칩용 전극(6)과의 접속이 완료되면, 반도체 칩(3)과 기판(2)의 계면에 보강용 수지(12)를 유입하여 경화시킨다. 이 보강용 수지(12)는 열 경화형 수지라도 UV 경화형 수지라도 적절한 것을 사용할 수 있다. 또한, 반도체 칩(3)의 전극과 칩용 전극(6)과의 접속을 행하기 전에, 미리, 보강용 수지(12)를 도포하여 두고, 초음파 접속과 동시에, 보강용 수지(12)의 계면으로의 전개 및 경화가 행하여지도록 하여도 좋다.
이어서, 도 11에 도시한 바와 같이, 기판(2)에 반도체 칩(3) 및 기판간 접속용 범프(4)가 매몰되도록 밀봉용 수지(5)를 공급하고, 밀봉용 수지(5)를 경화시킨다. 이 때, 기판(2)의 하면, 즉, 반도체 칩(3)이 실장된 면(2a)과 반대측의 면(2b)과 밀봉용 수지(5)의 상면(5a)이 평행하게 되도록 한다. 그를 위해, 예를 들면, 트랜스퍼 몰딩 장치와 같이, 기판(2)의 다른쪽면(2b)과 밀봉용 수지(5)의 윗면(5a)이 틀(型)로 고정되는 형태의 장치를 사용하는 것이 바람직하다.
이어서, 평면 연삭 장치에 의해, 기판(2)의 노출면, 즉, 다른쪽면(2b)을 기준으로 하여 고정하고, 기준면의 반대측에 위치하는 밀봉용 수지(5)의 상면(5a)을연삭한다. 이로써, 반도체 칩(3) 및 기판간 접속용 범프(4)가 노출되어 오기 때문에, 또한, 이들 반도체 칩(3) 및 기판간 접속용 범프(4)를 밀봉용 수지(5)와 함께 목적하는 두께, 예를 들면, 기판(2)의 실장면(2a)으로부터의 반도체 칩(3)의 높이가 5O㎛으로 될 때 까지 연삭한다(도 12 참조).
그리고, 1개의 반도체 칩(3)을 구비한 부분을 각각 다른 부분으로부터 분리하는 개편화를 행함으로써, 150㎛ 두께의 중에 1개의 반도체 칩(3)을 구비한 도 4에 도시한 바와 같은 반도체 장치(1)가 형성된다.
다음에, 도 7에 도시한 적층형 반도체 장치(10A)를 제조하는 방법에 관해 설명한다.
도 7에 도시한 적층형 반도체 장치(10A)는, 양면에 패턴과 칩용 전극(6)을 구비한 기판(2)을 이용한다. 이 적층형 반도체 장치(10A)에 있어서는, 도 13에 도시한 바와 같이, 기판(2)의 반도체 칩(3)이 실장되는 양면에 각각 마련된 기판간 접속용 전극(7 및 8)상에 기판간 접속용 범프(4 및 4)를 형성한다. 이들 솔더 범프(4 및 4)는, 예를 들면, 기판간 접속용 전극(7 및 8)상에 솔더를 도포하고, 그 후 리플로우 함으로써 형성된다. 이들 기판간 접속용 범프(4)도, 최종적으로 필요하게 되는 높이보다 높게 형성된다.
다음에, 도 14에 도시한 바와 같이, 기판(2)의 한쪽면(2a)측에 마련한 칩용 전극(6)상에 스터드 범프(11)를 형성한다. 이 스터드 범프(11)는, 예를 들면, 금 스터드 범프로서, 스터드 범프 본딩 장치나 와이어 본딩 장치를 사용하여 형성된다.
이어서, 스터드 범프(11)와 반도체 칩(3)의 전극을 접속하고, 도 15에 도시한 바와 같이, 기판(2)과 반도체 칩(3)의 계면에 보강용 수지(12)를 유입하고 또한 경화시켜서 반도체 칩(3)의 실장을 행한다. 그 후, 도 16에 도시한 바와 같이, 기판(2)의 한쪽면(2a)의 반도체 칩(3)과 기판간 접속용 범프(4)를 밀봉용 수지(5)에 의해 밀봉한다.
이어서, 도 17에 도시한 바와 같이, 기판(2)의 다른쪽면(2b)의 칩용 전극(6)에도 스터드 범프(11)를 부여하고, 상술한 한쪽면(2a)에 관해 행한 것과 같은 공정을 거쳐서, 도 18에 도시한 바와 같이, 반도체 칩(3)의 실장과 밀봉 수지(5)에 의한 밀봉를 행한다.
이어서, 도 19에 도시한 바와 같이, 기판(2)의 한쪽면(2a)에 관해 절삭을 행하고, 계속해서, 도 20에 도시한 바와 같이, 기판(2)의 다른쪽면(2b)에 관해서도 절삭을 행한다. 예를 들면, 기판(2)의 한쪽 및 다른쪽면(2a 및 2b)에 관해, 소망하는 두께, 예를 들면, 기판(2)의 반도체 칩(3)이 실장되는 각 면(2a 및 2b)으로부터의 반도체 칩(3)의 높이(H1)가 50㎛으로 될 때 까지 절삭하면, 두께(D1)를 100㎛으로부터 150㎛으로 하는 기판(2)을 이용하여, 전체의 두께(D6)를 200㎛으로 하는 범위 내에 2개의 반도체 칩(3)을 수납할 수 있다.
기판(2)의 각 면(2a 및 2b)에 각 1개의 반도체 칩(3)을 구비한 부분을 각각 다른 부분으로부터 분리하는 개편화를 행함으로써, 두께(D6)를 200㎛으로 하는 범위 내에 2개의 반도체 칩(3)을 구비한 전술한 도 5에 도시한 반도체 장치(1A)가 형성된다.
상술한 본 발명에 관한 반도체 장치(1) 및 반도체 장치(1A)는, 기판(2)에 페이스 다운 실장한 반도체 칩(3)을 밀봉용 수지(5)에 의해 밀봉한 후, 밀봉용 수지(5)와 함께 반도 칩(3)을 절삭하는 것이다. 따라서, 절삭에 수반하여 가하여지는 부하가 밀봉용 수지(5)로 분산되고, 반도체 칩(3)에 가하여지는 부하는 극히 작아지고, 절삭에 수반하는 반도체 칩(3)의 균열 등의 손상을 확실하게 방지할 수 있고, 더욱 얇게까지 절삭할 수 있고, 일정한 두께 내에서의 반도체 칩(3)의 실장 밀도를 높일 수 있다.
기판(2)간 또는 기판(2)과 외부의 접속부와의 사이의 전기적 접속을 행하기 위한 기판간 접속용 전극(7 및 8)에는 반도체 칩(3)을 실장하기 전에 기판간 접속용 범프(4)를 형성하여 두기 때문에, 반도체 칩(3)의 실장시에 플립칩 접속에 수반하여 접합 재료가 기판간 접속용 전극 쪽에 흘러나와서 기판간 접속용 범프(4)에 접촉하거나 또는 기판간 접속용 범프(4)를 매몰시키더라도, 후의 절삭 공정에 의해, 접합 재료는 제거되어 버리기 때문에, 반도체 칩(3)의 실장 영역과 기판간 접속용 범프(4)와의 간격 및 기판간 접속용 범프(4) 끼리의 간격을 접근시킬 수 있고, 이로써, 반도체 장치(1) 및 반도체 장치(1A)의 평면 형상을 작게 하는 것이 가능해진다.
다음에, 본 발명에 관한 반도체 장치의 제 3 실시 형태를 도 21 및 도 22를 참조하여 설명한다.
도 21 및 도 22에 도시한 제 3 실시 형태에 관한 반도체 장치(1B)는, 전술한제 3 실시 형태에 관한 반도체 장치(1A)에 마련한 스루홀(9) 및 기판간 접속용 범프(4)를 기판(2)의 측면에 노출시키도록 형성한 것이다. 즉, 스루홀(9) 및 기판간 접속용 범프(4)는, 도 21 중 화살표 A 방향의 반도체 장치(1B)의 측방으로부터 눈으로 보여지도록 형성되어 있다. 이와 같은 반도체 장치(1B)를 제조하는데는, 상술한 도 5에 도시한 반도체 장치(1A)의 제조 공정중 기판(2)의 양면에 각 1개의 반도체 칩(3)을 구비한 부분을 개편화 할 때, 스루홀(9) 및 기판간 접속용 범프(4)가 위치하는 부분에서 절단함으로써 형성된다. 또한, 개편화 할 때에는 스루홀(9) 및 기판간 접속용 범프(4)가 위치하는 부분의 외측에서 절단하고, 그 후에 스루홀(9)및 기판간 접속용 범프(4)가 위치하는 부분을 절단하여, 이들 스루홀(9) 및 기판간 접속용 범프(4)를 측면에 노출시켜도 좋다.
다음에, 본 발명에 관한 적층형 반도체 장치의 제 3 실시 형태를 도 23 및 도 24를 참조하여 설명한다.
도 23 및 도 24에 도시한 적층형 반도체 장치(10B)는, 기판(2)의 측면에 스루홀(9) 및 기판간 접속용 범프(4)가 노출되어 있는 도 21 및 도 22에 도시한 반도체 장치(1B)를 복수매 적층하여 구성한 것이다.
상술한 바와 같이, 기판(2)의 측면에 스루홀(9) 및 기판간 접속용 범프(4)가 노출된 반도체 장치(1B)를 복수 적층하여 적층형 반도체 장치(10B)를 제조하면, 상하로 적층된 각 반도체 장치(1B)의 기판간 접속용 범프(4) 끼리의 접합 상태를 측방으로부터 눈으로 보아서 확인할 수 있고, 각 반도체 장치(1B)간의 접속 불량을 확실하게 감소시킬 수 있다. 또한, 예를 들면, 기판간 접속용 범프(4)를 솔더에 의해 형성한 경우 등, 기판간 접속용 범프(4)간의 접속을 가열에 의해 행하는 경우, 상술한 제 1 실시 형태에 관한 반도체 장치(1) 및 제 2 실시 형태에 관한 반도체 장치(1A)에 있어서는, 플럭스 등의 접합 재료나 기판간 접속용 범프(4)를 직접 가열할 수가 없지만, 제 3 실시 형태에 관한 적층형 반도체 장치(10B)는, 기판간 접속용 범프(4)가 기판(2)의 측면에 노출되어 있기 때문에, 접합 재료나 기판간 접속용 범프(4)를 해당 장치(10B)의 측면으로부터 직접, 예를 들면, 솔더링 인두 등을 이용하여 가열하여 접속할 수 있다.
다음에, 본 발명에 관한 반도체 장치의 제 4 실시 형태를 도 25를 참조하여 설명한다.
도 25에 도시한 반도체 장치(1C)는, 기판(2)의 한쪽면(2a) 및 다른쪽면(2b)의 양면에 각각 반도체 칩(3, 3)을 실장한 것으로서, 각 반도체 칩(3, 3)의 기판(2)에 대향한 면과 반대측의 면(3a, 3a)은 절삭되어 그 두께가 얇게 되어 있다. 또한, 각 반도체 칩(3, 3)과 기판(2)과의 사이는, 고분자 재료(13, 13)에 의해 접합되어 있고, 고분자 재료(13, 13)는 각 반도체 칩(3, 3)의 4개의 측면에 까지 돌아 들어가서 부착되어 있다. 또한, 도 25에 있어서는, 고분자 재료(13)는, 반도체 칩(3)이 서로 대향하는 2면에 부착된 상태를 도시한다.
또한, 기판(2)의 한쪽면(2a)에 마련된 기판간 접속용 전극(7) 및 다른쪽면(2b)에 마련한 기판간 접속용 전극(8)상에는 각각 기판간 접속용 범프(4)가 마련되어 있다. 이들 기판간 접속용 범프(4)는, 각 전극(7 및 8)상에 형성된 후 소정의 두께가 되도록 눌려 붙여지고, 또한 반도체 칩(3)의 절삭 평면(3a)과 같은평면 내에 위치하도록 절삭된 평면(4a)을 갖도록 형성되어 있다.
도 25에 도시한 바와 같이 형성된 반도체 장치(1C)는, 기판(2)의 양면(2a 및 2b)에 각각 마련된 각 반도체 칩(3, 3)은, 그 측면에 까지 돌아 들어간 고분자 재료(13, 13)에 의해 기판(2)에 고정되어 있기 때문에, 소망하는 두께까지 연삭할 때에 각 반도체 칩(3)에 걸리는 부하가 분산되고, 연삭시의 반도체 칩(3, 3)에 가하여지는 부하를 억제하고, 이들 반도체 칩(3, 3)의 확실한 보호를 도모하면서 더한층의 박형화를 도모할 수 있다.
또한, 도 25에 도시한 반도체 장치(1C)는, 전술한 각 반도체 장치(1), 반도체 장치(1A), 반도체 장치(1B)와 달리, 반도체 칩(3)의 주위만이 밀봉용 수지에 의해 덮히고, 반도체 칩(3)의 전체가 밀봉용 수지 내에 매몰되는 일도 없기 때문에, 소정의 두께까지 연삭할 때에 밀봉용 수지를 연삭할 필요가 없기 때문에 효율 좋게 연삭을 행할 수가 있고, 게다가 연삭 장치의 소모도 경감된다.
도 25에 도시한 반도체 장치(1C)는, 반도체 칩(3)을 기판(2)에 고정하고, 또한, 반도체 칩(3)의 전극을 기판(2)상의 칩용 전극(6)에 접속하는데는, 예를 들면, 이방성 도전 재료를 사용할 수 있다. 이방성 도전 재료를 사용함으로써, 반도체 칩(3)과 기판(2)과의 사이에 개재시킨 이방성 도전성 재료를 열압착 함으로써, 반도체 칩(3)의 기판(2)에의 고정과 반도체 칩(3)의 전극과 기판(2)상의 칩용 전극(6)과의 사이의 도통을 한번에 행할 수 있기 때문에, 작업성이 양호하게 된다. 이방성 도전 재료는, ACP(이방성 도전 페이스트)의 형태로 제공되어도 좋지만, ACF(이방성 도전 필름)의 형태로 공급되면, 취급하기 쉽고, 반도체 장치(1C)의 제조 방법의 작업성을 향상시킬 수 있다. ACF로 반도체 칩(3)을 기판(2)상에 위치 결정하여 부착하고, 그 상태에서 열압착함으로써, 반도체 칩(3)의 전극과 기판상의 칩용 전극(6)과의 사이가 전기적으로 접속됨과 함께 ACF의 바인더인 고분자 재료에 의해 반도체 칩(3)이 기판(2)에 고정된다. 또한, 반도체 칩(3)을 기판(2)에 고정하는 고분자 재료(13)는, 반드시 이방성 도전 재료를 사용할 필요는 없다.
또한, 도 25에 도시한 반도체 장치(1C)는, 기판(2)에 기판간 접속용 범프(4)를 마련한 후, 이 기판간 접속용 범프(4)를 연삭 높이 부근까지 눌려 붙여지고 , 그 후 소정의 두께로 까지 연삭된다. 기판(2)에 형성된 기판간 접속용 범프(4)는, 눌려 붙여지는 공정에 의해 기판(2) 및 기판(2)에 형성된 기판간 접속용 전극(7 및 8)과의 밀착이 강고하게 되기 때문에, 연삭에 의해 기판간 접속용 범프(4)가 기판으로부터 탈락되어 버리는 것을 확실하게 방지할 수 있고, 얻어지는 반도체 장치(1C)의 신뢰성이 향상한다.
또한, 도 25에 도시한 반도체 장치(1C)는, 기판(2)의 각 면(2a, 2b)에 반도체 칩(3)에 실장하고 있지만, 기판(2)의 어느 한쪽면(2a 또는 2b)만에 반도체 칩(3)을 실장한 반도체 장치에도 본 발명을 적용할 수 있는 것은 물론이다.
다음에, 상술한 제 4 실시 형태에 관한 반도체 장치(1C)의 제조 방법을 도 26 내지 도 31을 참조하여 설명한다.
반도체 장치(1C)를 제조하는데는, 도 26에 도시한 바와 같이, 한쪽면(2a) 및 다른쪽면(2b)에 각각 칩용 전극(6, 6) 및 기판간 접속용 전극(7 및 8)을 형성한 기판(2)을 준비한다. 이 기판(2)에는, 한쪽면(2a) 및 다른쪽면(2b)에 각각 형성된 칩용 전극(6, 6)과 기판간 접속용 전극(7 및 8)과의 사이를 전기적으로 접속하는 도시하지 않은 도체 패턴이 형성되고, 또한, 한쪽면(2a) 및 다른쪽면(2b)에 각각 형성된 기판간 접속용 전극(7 및 8)을 전기적으로 접속하기 위해 스루홀(9)이 뚫리어 있다. 기판(2)의 각 면(2a, 2b)에 형성된 기판간 접속용 전극(7 및 8)상에는, 도 26에 도시한 바와 같이 기판간 접속용 범프(4)가 형성되어 있다. 이들 기판간 접속용 범프(4)는, 그 높이(t1)가 반도체 칩(3)의 연삭 후의 높이(T)(도 25 참조)보다 약간 높아지도록 형성된다.
기판간 접속용 전극(7 및 8)상에 형성되고 기판간 접속용 범프(4)가 솔더 범프인 경우에는, 우선, 기판(2)의 한쪽면(2a)에 솔더를 예를 들면 스크린 인쇄에 의해 피착하고, 이것에 리플로우를 시행하고, 계속해서, 기판(2)의 다른쪽면(2b)에 마찬가지로 인쇄에 의해 솔더를 피착하고, 이것에 리플로우를 시행하여 형성된다. 이로써, 기판(2)의 한쪽면(2a) 및 다른쪽면(2b)의 양면 각각에 돔 형상을 이루는 솔더 범프(4)가 형성된다.
기판(2)의 각 면(2a 및 2b)에 각각 형성된 기판간 접속용 범프(4)는, 도 27에 도시한 바와 같이, 프레스 성형에 의해 동시에 눌러 붙여 소정의 높이(t)로 형성된다.
이 소정의 높이(t)는, 반도체 칩(3)의 연삭 후의 높이보다 약간 높은 높이이다. 또한, 기판간 접속용 범프(4)를 솔더 범프에 의해 구성하는 경우, 비교적 솔더 공급량이 균일하게 되는 스크린 인쇄에 의해서도 공급량의 편차는 피할 수 없다. 솔더 공급량의 편차는, 공급된 솔더의 높이의 편차로 되어 나타나지만, 본 눌러 붙임 공정을 행함으로써, 기판간 접속용 범프(4)의 높이(t)가 정밀도 좋게 균일화 된다. 이와 같이, 기판간 접속용 범프(4)의 연삭 전의 높이 정밀도가 좋아짐에 의해, 연삭시에 기판(2)의 두께 방향에 걸리는 압력을 각각 반대측에 위치하는 기판간 접속용 범프(4)에 의해 균일하게 받아낼 수 있어서, 연삭시의 기판(2)의 휘어짐을 방지할 수 있다.
또한, 반도체 칩(3)의 도시하지 않은 전극상에는, 도 28에 도시한 바와 같이, 스터드 범프(11)가 형성된다. 스터드 범프(11)는, 예를 들면, 금 스터드 범프로서, 스터드 본딩 장치나 와이어 본딩 장치를 사용하여 형성된다.
다음에, 스터드 범프(11)가 형성된 반도체 칩(3)을, 도 29에 도시한 바와 같이, 기판(2)의 한쪽 및 다른쪽의 각 면(2a 및 2b)에 위치를 맞춘 상태로 재치한다. 즉, 반도체 칩(3)은, 스터드 범프(11)가 형성된 면을 기판(2)의 각 면(2a, 2b)에 대향시키고, 스터드 범프(11)가 칩용 전극(6)상에 위치하도록 하여 기판(2)의 각 면(2a 및 2b)에 배치된다.
기판(2)상에 배치된 반도체 칩(3)은, 예를 들면, ACF(이방성 도전 필름)(14)에 의해 기판(2)의 각 면(2a, 2a)에 각각 부착된다. ACF는, 고분자 재료로 이루어지는 접착제(바인더) 내에 도전성 입자를 분산시켜서 필름 형상으로 형성되고 세퍼레이터에 피착시켜서 형성된다. ACF는, 도시하지 않은 세퍼레이터를 박리하고 반도체 칩(3)과 기판(2)과의 사이에 개재됨으로써, 반도체 칩(3)을 기판(2)에 부착한다. 또한, 반도체 칩(3, 3)과 기판(2)과의 사이를 이방성 도전 재료를 통하여 접속하는 경우, 페이스트상의 이방성 도전 재료(ACP)도 사용할 수 있지만, ACP의 형태로 공급하는 경우는, 전용의 디스펜서가 필요하게 되고, 장치가 대형화 함과 함께 취급이 번잡하게 되지만, 상술한 ACF를 사용함으로써, 취급이 용이함과 함께 대형의 장치가 불필요하게 된다.
ACF를 통하여 반도체 칩(3)이 각 면(2a, 2b)에 부착된 기판(2)에는, 가열과 압착이 행하여진다. 즉, 약한 고온하에서 반도체 칩(3)을 기판(2)측으로 가압하도록 도 30 화살표 B 방향으로 압착한다. 이 가열 및 압착을 시행함으로써, 반도체 칩(3)은, 이 칩(3)에 마련한 전극과 이 전극에 대향한 기판(2)측의 칩용 전극(6)과의 사이가 스터드 범프(11) 및 이방성 도전 재료(14)의 도전성 입자에 의해 도통되고, 서로 대향한 전극간 이외의 사이에서는 바인더에 의해 절연된다. 동시에, 가열에 의해 연화된 바인더가 반도체 칩(3)의 측면으로 돌아 들어가 피착된다. 그 결과, 반도체 칩(3)은, 기판(2)에 대향한 면 및 측면에 바인더가 피착됨에 의해 기판(2)에 고정 된다.
상술한 도 29 및 도 30에 도시한 예에서는, 이방성 도전성 재료를 사용함으로써, 반도체 칩(3)을 기판(2)에 기계적으로 고정하는 동시에 기판(2)과의 사이의 전기적인 도통을 도모하도록 하고 있지만, 이에 한하지 않고, 다른 방법, 예를 들면, 반도체 칩(3)과 기판(2)과의 사이의 전기적인 도통을 도모하고 나서 반도체 칩(3)과 기판(2)과의 사이에 고분자 재료를 공급하여 기계적인 고정을 도모하도록 하여도 좋다.
상술한 바와 같이, 기판(2)의 각 면(2a 및 2b)에 부착된 반도체 칩(3) 및 기판(2)의 각 면(2a, 2b)에 형성된 기판간 접속용 범프(4)는, 기판(2)의 각 면(2a,2b)으로부터의 두께가 소정의 두께로 되도록 연삭된다. 본 발명에 관한 반도체 장치(1C)는, 반도체 칩(3) 및 기판간 접속용 범프(4)가 각각 소망하는 두께로 연삭됨으로써, 전자 기기 등에 실장되는 완성된 반도체 장치로 된다. 도 31에 도시한 반도체 장치(1C)는, 그 두께(DT)를 약 0.28㎜로 하여 형성되어 있다.
또한, 연삭 후의 반도체 칩(3)의 두께와 기판(2)의 두께(BT)는 , 거의 같은 두께로 설정되는 것이 바람직하다. 예를 들면, 기판(2)은 기재의 두께가 0.055 내지 0.065㎜, 전극(6, 7, 8)을 포함한 도체 패턴의 두께가 0.011 내지 0.015㎜의 범위 내, 반도체 칩(3)은 연삭 전의 기판(2)에의 실장시에 두께가 약 0.2㎜의 것을 연삭하여 0.06 내지 0.08㎜로 하고, 반도체 장치(1C) 전체의 두께를 약 0.28㎜로 한다.
또한, 기판(2)의 어느 한쪽의 면에만 반도체 칩(3)을 실장한 반도체 장치를 제조하는 경우에는, 상술한 각 공정을 기판(2)의 편면만에 대해 행하면 좋다.
다음에, 본 발명의 제 4 실시 형태로서, 상술한 반도체 장치(1C)를 4매 적층한 적층형 반도체 장치(10C)와 이 적층형 반도체 장치(10C)를 이용한 반도체 메모리 장치(15)를 도 32에 도시한다.
도 32에 도시한 적층형 반도체 장치(10C)는, 그 두께(LT)를 약 1.15㎜로 하여 형성되어 있다. 이 적층형 반도체 장치(10C)는, 머더 보드(16)에 실장하기 전에, 상하의 각 면에 보호 기판(17, 18)이 부착되고, 취급성이 향상되어 있다. 또한, 하측의 보호 기판(18)에는 적층형 반도체 장치(10C)를 보호 기판(18)의 하면의 도시하지 않은 전극에 도통시키는 도시하지 않은 패턴 및 스루홀이 형성되어 있다.하면의 전극은, 기판(2)의 두께 방향의 상하 방향에서 보아 기판간 접속용 전극(7 및 8)으로부터 어긋난 위치에 형성되어 있다.
도 32에 도시한 바와 같이 구성된 반도체 장치(1C)는, 머더 보드(16)의 도시하지 않은 전극상에 복수의 솔더 범프(19)가 마련되고, 이들 솔더 범프(19)를 통하여 머더 보드(16)상의 회로와 접속된다. 적층형 반도체 장치(10C)가 실장된 머더 보드(16)는, 패키지(20) 내에 수납되고, 예를 들면, 반도체 메모리 장치(21)를 구성한다. 또한, 하측의 보호 기판(18)의 하면의 전극을 상하 방향에서 보아 기판간 접속용 전극(7 및 8)으로부터 어긋난 위치에 형성한 것은, 기판(2)의 두께 방향에 압력이 걸린 경우에, 기판간 접속용 전극(7 및 8) 및 기판간 접속용 범프(4)가 위치하는 부분에 응력이 집중하는 것을 피하기 위해서이다.
또한, 기판(2)의 편면만에 반도체 칩(3)이 실장된 반도체 장치를 복수매 적층한 적층형 반도체 장치를 사용하여, 상술한 도 32에 도시한 반도체 메모리 장치(15)와 마찬가지의 반도체 메모리 장치를 제조할 수 있다.
또한, 상술한 각 실시 형태에서 나타낸 각 부분의 형상이나 구조는, 모두 본 발명을 실시할 때에 행하는 구체화의 한 예를 나타낸 것이고, 본 발명의 요지를 변경하지 않는 범위에서 적절히 변경된다.
이상과 같이, 본 발명은, 기판상에 부착된 반도체 칩은, 밀봉용 수지와 함께 절삭되어 소망하는 두께로 형성되기 때문에, 절삭시의 부하가 반도체 칩에 집중되는 일 없이 밀봉용 수지로 분산되게 되어, 반도체 칩의 균열 등의 손상을 감소시킬 수 있고, 확실하게 얇게 절삭할 수 있다. 기판상에 마련된 기판간 접속용 전극상에 형성된 기판간 접속용 범프도, 밀봉용 수지에 의해 덮혀진 후, 밀봉용 수지와 함께 절삭됨에 의해 노출되기 때문에, 기판간 접속용 전극과의 접속 불량을 확실하게 방지할 수 있고, 소정 면적의 접속 단면을 갖는 것으로서 형성된다.
본 발명은, 박형화를 도모함과 함께 기억 용량의 대용량화를 도모하고, 게다가 신뢰성이 높은 반도체 장치를 얻을 수 있고, 이 반도체 장치를 이용함으로써, 그 두께를 얇게 하면서, 대용량화를 도모하고, 신뢰성이 높은 반도체 메모리 장치를 얻을 수 있다.

Claims (20)

  1. 표리 양면에 형성되고 스루홀로 접속된 기판간 접속용 전극을 갖는 기판과,
    상기 기판에 형성된 배선 패턴과 접속된 전극을 가지며 해당 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과,
    상기 기판의 기판간 접속용 전극상에 마련되고 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와,
    상기 기판상에 마련되고 상기 반도체 칩과 상기 기판간 접속용 범프를 밀봉함과 함께 기판과 반대측의 면이 평면으로 절삭된 밀봉용 수지를 구비하고,
    상기 반도체 칩의 절삭 평면과 상기 기판간 접속용 범프의 절삭 평면과 상기 밀봉용 수지의 절삭 평면이 동일한 평면 내에 위치하고, 반도체 칩과 기판간 접속용 범프는 상기 절삭 평면을 제외하고 밀봉용 수지 내에 밀봉된 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 기판의 양면에 반도체 칩과 기판간 접속용 범프와 밀봉용 수지가 마련된 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    두께가 150㎛으로부터 200㎛의 범위 내인 것을 특징으로 하는 반도체 장치.
  4. 제 2항에 있어서,
    두께가 200㎛으로부터 250㎛의 범위 내인 것을 특징으로 하는 반도체 장치.
  5. 표리 양면에 형성되고 스루홀로 접속된 기판간 접속용 전극을 갖는 기판과,
    상기 기판의 표면 또는 표리 양면에 있어서 기판상의 배선 패턴과 접속된 전극을 가지며 해당 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과,
    상기 기판의 표면 또는 표리 양면에 있어서 상기 기판간 접속용 전극상에 마련되고 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와,
    상기 기판의 표면 또는 표리 양면상에 마련되고 상기 반도체 칩과 상기 기판간 접속용 범프를 밀봉함과 함께 기판과 반대측의 면이 평면으로 절삭된 밀봉용 수지를 구비하고,
    상기 반도체 칩의 절삭 평면과 상기 기판간 접속용 범프의 절삭 평면과 상기 밀봉용 수지의 절삭 평면이 동일한 평면 내에 위치하고, 반도체 칩과 기판간 접속용 범프는 상기 절삭 평면을 제외하고 밀봉용 수지 내에 밀봉된 반도체 장치를 복수개 적층하고 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하여 이루어지는 것을 특징으로 하는 적층 반도체 장치.
  6. 제 5항에 있어서,
    상기 기판의 표면에만 반도체 칩, 기판간 접속용 범프 및 밀봉용 수지가 마련된 반도체 장치를 4개 적층하여 이루어지고, 두께가 0.65㎜로부터 0.85mm의 범위 내인 것을 특징으로 하는 적층 반도체 장치.
  7. 제 5항에 있어서,
    상기 기판의 표리 양면에 반도체 칩, 기판간 접속용 범프 및 밀봉용 수지가 마련된 반도체 장치를 2개 적층하여 이루어지고, 두께가 0.45㎜로부터 0.55mm의 범위 내인 것을 특징으로 하는 적층 반도체 장치.
  8. 제 5항에 있어서,
    상기 스루홀 및 기판간 접속용 범프는, 반도체 장치의 적층 방향에 직교하는 방향의 측면에 노출되어 있는 것을 특징으로 하는 적층 반도체 장치.
  9. 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성하고,
    상기 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장하고,
    이어서, 상기 반도체 칩 및 기판간 접속용 범프를 덮도록 밀봉용 수지를 상기 기판상에 부여하고,
    이어서, 상기 밀봉용 수지, 상기 반도체 칩 및 상기 기판간 접속용 범프의 상기 기판과 반대측의 면을 절삭하여 이들 밀봉용 수지, 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성하고,
    상기 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장하고,
    이어서, 상기 반도체 칩 및 기판간 접속용 범프를 덮도록 밀봉용 수지를 상기 기판상에 부여하고,
    이어서, 상기 밀봉용 수지, 상기 반도체 칩 및 상기 기판간 접속용 범프의 상기 기판과 반대측의 면을 절삭하여 이들 밀봉용 수지, 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하여 형성한 반도체 장치를 복수개 적층하고,
    그 후, 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하는 것을 특징으로 하는 적층 반도체 장치의 제조 방법.
  11. 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성하고, 상기 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장하고,
    이어서, 상기 반도체 칩 및 기판간 접속용 범프를 덮도록 밀봉용 수지를 상기 기판상에 부여하고,
    이어서, 상기 밀봉용 수지, 상기 반도체 칩 및 상기 기판간 접속용 범프의 상기 기판과 반대측의 면을 절삭하여 이들 밀봉용 수지, 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 함과 함께 상기 기판, 스루홀, 기판간 접속용 범프 및 밀봉용 수지를 스루홀 및 기판간 접속용 범프가 위치하는 부분에서 절단하여 스루홀 및 기판간 접속용 범프를 측면에 노출시켜서 이루어지는 반도체 장치를 복수개 적층하고,
    그 후, 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하는 것을 특징으로 하는 적층 반도체 장치의 제조 방법.
  12. 표리 양면에 형성되고 스루홀로 접속된 기판간 접속용 전극을 갖는 기판과,
    상기 기판에 형성된 배선 패턴과 접속된 전극을 가지며 해당 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과,
    상기 기판의 기판간 접속용 전극상에 마련되고 미리 소정의 두께까지 눌려붙여진 후 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와,
    상기 기판과 상기 반도체 칩과의 사이 및 반도체 칩의 측면을 감싸도록 위치하여 반도체 칩을 기판에 고정하는 고분자 재료를 구비하고,
    상기 반도체 칩의 절삭 평면과 상기 기판간 접속용 범프의 절삭 평면이 동일한 평면 내에 위치한 것을 특징으로 하는 반도체 장치.
  13. 제 12항에 있어서,
    상기 기판의 양면에 반도체 칩과 기판간 접속용 범프와 고분자 재료가 마련된 것을 특징으로 하는 반도체 장치.
  14. 제 12항에 있어서,
    두께가 200㎛으로부터 220㎛의 범위 내인 것을 특징으로 하는 반도체 장치.
  15. 제 13항에 있어서,
    두께가 197㎛으로부터 280㎛의 범위 내인 것을 특징으로 하는 반도체 장치.
  16. 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성함과 함께 해당 기판간 접속용 범프를 기판의 두께 방향으로 눌러 붙여 필요 높이에 가까운 두께로 하고,
    상기 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장함과 함께 반도체 칩과 기판과의 사이 및 반도체 칩의 측면을 감싸도록 위치하는 고분자 재료에 의해 반도체 칩을 기판에 고정하고,
    이어서, 상기 반도체 칩 및 상기 기판간 접속용 범프의 상기 기판과 반대측의 면을 절삭하여 이들 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16항에 있어서,
    상기 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장함과 함께 반도체 칩과 기판과의 사이 및 반도체 칩의 측면을 감싸도록 위치하는 고분자 재료에 의해 반도체 칩을 기판에 고정하는 공정이,
    반도체 칩을 이방성 도전 재료에 의해 기판상에 재치하는 공정과,
    반도체 칩을 기판 쪽으로 가압하도록 압력을 가함과 함께 가열하는 공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 이방성 도전 재료가 필름의 형태로 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 표리 양면에 형성되고 스루홀로 접속된 기판간 접속용 전극을 갖는 기판과,
    상기 기판의 표면 또는 표리 양면에 있어서 기판상의 배선 패턴과 접속된 전극을 가지며 해당 전극 형성면과 반대측의 면이 평면으로 절삭된 반도체 칩과,
    상기 기판의 기판간 접속용 전극상에 마련되고 미리 소정의 두께까지 눌려 붙여진 후 기판과 반대측의 면이 평면으로 절삭된 기판간 접속용 범프와,
    상기 기판과 상기 반도체 칩과의 사이 및 반도체 칩의 측면를 감싸도록 위치하고 반도체 칩을 기판에 고정하는 고분자 재료를 구비하고,
    상기 반도체 칩의 절상 평면과 상기 기판간 접속용 범프의 절삭 평면이 동일한 평면 내에 위치한 반도체 장치를 복수개 적층하고 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하여 이루어지는 것을 특징으로 하는 적층 반도체 장치.
  20. 기판의 표리 양면에 형성되고 스루홀로 접속됨과 함께 배선 패턴과 접속된 기판간 접속용 전극의 표면측의 것 또는 표리 양면의 것에 기판간 접속용 범프를 필요 높이보다 높게 형성하고,
    상기 기판간 접속용 범프를 기판의 두께 방향으로 눌러 붙여 필요 높이에 가까운 두께로 하고, 상기 기판의 표면 또는 표리 양면에 반도체 칩의 전극을 기판상에 형성된 배선 패턴에 접속하여 실장함과 함께 반도체 칩과 기판과의 사이 및 반도체 칩의 측면을 감싸도록 위치하는 고분자 재료에 의해 반도체 칩을 기판에 고정하고,
    이어서, 상기 반도체 칩 및 상기 기판간 접속용 범프의 상기 기판과 반대측의 면을 절삭하여 이들 반도체 칩 및 기판간 접속용 범프의 절삭 평면과 기판과의 사이의 간격이 소정의 두께로 되도록 하여 형성한 반도체 장치를 복수개 적층하고,
    그 후, 각 반도체 장치의 기판간 접속용 범프 끼리 또는 기판간 접속용 범프와 기판간 접속용 전극을 접속하는 것을 특징으로 하는 적층 반도체 장치의 제조 방법.
KR1020037004286A 2001-07-31 2002-06-14 반도체 장치 및 그 제조 방법 KR100865426B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001231381 2001-07-31
JPJP-P-2001-00231381 2001-07-31
JPJP-P-2002-00005836 2002-01-15
JP2002005836A JP4023159B2 (ja) 2001-07-31 2002-01-15 半導体装置の製造方法及び積層半導体装置の製造方法
PCT/JP2002/005977 WO2003012868A1 (fr) 2001-07-31 2002-06-14 Dispositif a semi-conducteur et procede de fabrication dudit dispositif

Publications (2)

Publication Number Publication Date
KR20040028627A true KR20040028627A (ko) 2004-04-03
KR100865426B1 KR100865426B1 (ko) 2008-10-24

Family

ID=26619645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004286A KR100865426B1 (ko) 2001-07-31 2002-06-14 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7071028B2 (ko)
JP (1) JP4023159B2 (ko)
KR (1) KR100865426B1 (ko)
CN (1) CN1265455C (ko)
WO (1) WO2003012868A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160014826A (ko) * 2014-07-29 2016-02-12 (주)지텍 멀티칩 패키지의 비아 단자 연마용 지그
KR20170130682A (ko) * 2016-05-18 2017-11-29 에스케이하이닉스 주식회사 관통 몰드 볼 커넥터를 포함하는 반도체 패키지 및 제조 방법

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
DE10308855A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil und Halbleiterwafer, sowie Verfahren zur Herstellung derselben
KR100493063B1 (ko) * 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
EP1560267A1 (en) * 2004-01-29 2005-08-03 Kingston Technology Corporation Integrated multi-chip chip scale package
DE102004009056B4 (de) * 2004-02-23 2010-04-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
US20060060980A1 (en) * 2004-09-22 2006-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ic package having ground ic chip and method of manufacturing same
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
JP3941877B2 (ja) * 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
FR2893764B1 (fr) * 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US7759791B2 (en) * 2006-10-20 2010-07-20 Entorian Technologies Lp High density IC module
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US7550828B2 (en) * 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US20090001549A1 (en) * 2007-06-29 2009-01-01 Soo-San Park Integrated circuit package system with symmetric packaging
JP4588060B2 (ja) * 2007-09-19 2010-11-24 スパンション エルエルシー 半導体装置及びその製造方法
US7858440B2 (en) * 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
SG172659A1 (en) * 2007-12-12 2011-07-28 United Test & Assembly Ct Lt Package-on-package semiconductor structure
US7952182B2 (en) * 2008-06-30 2011-05-31 Intel Corporation Semiconductor device with package to package connection
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US9735113B2 (en) * 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
JP5772050B2 (ja) * 2011-02-22 2015-09-02 富士通株式会社 半導体装置及びその製造方法、電源装置
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8674235B2 (en) * 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8518796B2 (en) 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9349663B2 (en) 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9362197B2 (en) * 2012-11-02 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Molded underfilling for package on package devices
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP2017045954A (ja) * 2015-08-28 2017-03-02 ミツミ電機株式会社 モジュール及びその製造方法
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
DE112018007290T5 (de) * 2018-03-16 2020-12-10 Mitsubishi Electric Corporation Substrat-Bondingstruktur und Substrat-Bondingverfahren
CN112349712A (zh) * 2019-08-08 2021-02-09 西部数据技术公司 集成电子元件模块、包含其的半导体封装体及其制造方法
US11452199B2 (en) * 2019-09-12 2022-09-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic module with single or multiple components partially surrounded by a thermal decoupling gap

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704061A (en) * 1970-03-25 1972-11-28 David Neil Travis Wavelength selective mirror systems
JPH0816739B2 (ja) * 1988-12-22 1996-02-21 日本電気株式会社 波長分岐挿入素子
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
JP3500995B2 (ja) 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
JP2000340736A (ja) * 1999-05-26 2000-12-08 Sony Corp 半導体装置及びその実装構造、並びにこれらの製造方法
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP4320492B2 (ja) * 1999-12-08 2009-08-26 株式会社デンソー 半導体素子の実装構造および半導体素子の実装構造の製造方法
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6687423B1 (en) * 2000-10-24 2004-02-03 Xiaotian Steve Yao Optical frequency-division multiplexer and demultiplexer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160014826A (ko) * 2014-07-29 2016-02-12 (주)지텍 멀티칩 패키지의 비아 단자 연마용 지그
KR20170130682A (ko) * 2016-05-18 2017-11-29 에스케이하이닉스 주식회사 관통 몰드 볼 커넥터를 포함하는 반도체 패키지 및 제조 방법

Also Published As

Publication number Publication date
CN1265455C (zh) 2006-07-19
JP2003115560A (ja) 2003-04-18
JP4023159B2 (ja) 2007-12-19
CN1465098A (zh) 2003-12-31
US20040036164A1 (en) 2004-02-26
WO2003012868A1 (fr) 2003-02-13
US7071028B2 (en) 2006-07-04
KR100865426B1 (ko) 2008-10-24

Similar Documents

Publication Publication Date Title
KR100865426B1 (ko) 반도체 장치 및 그 제조 방법
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US8198140B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
KR100615019B1 (ko) 반도체 패키지, 멀티칩 모듈 및 그 제조방법
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US6969916B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
JP5018826B2 (ja) 電子デバイスおよびその製造方法
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2003163324A (ja) ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
JP4447143B2 (ja) 半導体装置及びその製造方法
US20020017709A1 (en) Assembly jig and manufacturing method of multilayer semiconductor device
TW201115661A (en) Semiconductor device and method of manufacturing the same
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
JP4034468B2 (ja) 半導体装置の製造方法
KR100501018B1 (ko) 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기
JP4062305B2 (ja) 半導体装置の製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2008118152A (ja) 半導体装置および積層型半導体装置
JP2003133480A (ja) 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法
JP2001035997A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee