JP2004119650A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004119650A
JP2004119650A JP2002280320A JP2002280320A JP2004119650A JP 2004119650 A JP2004119650 A JP 2004119650A JP 2002280320 A JP2002280320 A JP 2002280320A JP 2002280320 A JP2002280320 A JP 2002280320A JP 2004119650 A JP2004119650 A JP 2004119650A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
semiconductor
wiring film
semiconductor device
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002280320A
Other languages
English (en)
Inventor
Akihiko Momozuka
百塚 明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2002280320A priority Critical patent/JP2004119650A/ja
Publication of JP2004119650A publication Critical patent/JP2004119650A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】薄い配線フィルムを用いたCOF半導体装置は配線フィルムが加熱により変形し半導体ペレットに近接または接触し、半導体ペレットと配線フィルムの間に注入した樹脂系接着材中にボイドを生じることがあった。
【解決手段】突起電極14を有する半導体ペレット12と絶縁フィルム16上に導電パターン17を形成した配線フィルム15とを対向させ、前記突起電極14と導電パターン17の要部とを重合させて電気的に接続し、半導体ペレット12と配線フィルム15とを樹脂系接着材22で接続した半導体装置において、上記配線フィルム15の半導体ペレット12と対向する面に空隙部20を形成したことを特徴とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は可撓性を有する耐熱性配線フィルム上に半導体ペレットをフリップチップ接続したCOF(Chip On Film)半導体装置に関する。
【0002】
【従来の技術】
可搬型の電子回路装置、例えば携帯電話やノート型パーソナルコンピュータは小型化、薄型化することにより可搬性を良好にしている。そのためこれらの電子回路装置に用いられる電子部品、例えば半導体装置も小型、薄型化が要求され、種々のパッケージが採用されている。
【0003】
このような薄型化に適した半導体装置の一例を図4に示す。図において、1は半導体ペレットで、内部に多数の半導体素子(図示せず)が形成された半導体基板2の一主面の周縁部に沿って多数の突起電極3が形成されている。4は配線基板で、可撓性を有し耐熱性を有する樹脂を用いた絶縁基板5上に導電パターン6を形成し、絶縁基板5上を被覆したレジスト膜7の要部を窓明けして導電パターン6の一部を露呈させ、この露呈部に所要のめっき(図示せず)をしてパッド電極8を形成している。半導体ペレット1の突起電極3と配線基板4のパッド電極8は重合され熱圧着されている。9は半導体ペレット1と配線基板4の対向面間に供給されて両者を接着した樹脂系接着材で、半導体ペレット1表面の配線層や電極重合部を外力や外部の腐食性ガスから保護している。
【0004】
この半導体装置を製造する装置の一例を図5から説明する。図において、10は半導体ペレット1を支持する支持テーブルで、内部に図示省略するがヒータが組み込まれている。この支持テーブル10上の定位置に突起電極3を上にして載置される半導体ペレット1の電極形成面が所定時間後所定温度となるように支持面10aの温度が設定される。例えば、半導体ペレット1を支持面10a上に供給して1〜2秒後に半導体ペレット1の電極形成面の温度が200〜300℃となるように支持面10a温度は400〜500℃に設定される。4Aは配線基板4を数百〜数千枚連接したテープ状配線基板で、両端が一対のリール(図示せず)に巻回され、リール間に位置する中間部が前記支持テーブル10上に対向配置されている。支持テーブル10とテープ状配線基板4Aは相対的に近接離隔し、必要に応じて水平動して平面視位置をずらせるようにしている。11は内部にヒータ(図示せず)が組み込まれ、支持面10a上の半導体ペレット1上方で上下動し、テープ状配線基板4Aのパッド電極8と半導体ペレット1の突起電極3の重合部を加熱加圧するボンディングツールで、テープ状配線基板4Aを構成する絶縁基板5の軟化温度を考慮して加圧面11aの温度が、例えば200〜300℃に設定される。
【0005】
この製造装置を用いたボンディング作業を説明する。先ず所定温度に加熱された支持テーブル10上に半導体ペレット1を供給し位置決めする。供給から1〜2秒後には突起電極3の温度が200〜300℃に上昇するが、その間にテープ状配線基板4Aを降下させて、そのパッド電極8を半導体ペレット1の突起電極3と重合させ、さらにボンディングツール11を降下させて、テープ状配線基板4Aを加圧し、電極重合部を加熱、加圧して熱圧着する。
【0006】
一つの半導体ペレット1についてボンディング作業が完了するとボンディングツール11とテープ状配線基板4Aを上昇させ、テープ状配線基板4Aと一体化された半導体ペレット1を支持テーブル10上から取り除く。次に、新しい半導体ペレット1を支持テーブル10上に供給し、テープ状配線基板4Aを1ピッチずらして、上記動作を繰返し、ボンディング作業を継続することができる。
【0007】
このようにして半導体ペレット1とテープ状配線基板4Aのボンディング作業が完了すると、半導体ペレット1とテープ状配線基板4Aの間に樹脂系接着材9を注入して両者を固定する。樹脂系接着材9は半導体ペレット1とテープ状配線基板4Aの間だけでなく半導体ペレット1の側壁も覆うことにより封止性を高めている。
【0008】
図4に示す構造の半導体装置は、図示省略するが導電パターン6を絶縁基板5の周縁部に延在させ、この周縁部で外部接続するものや、絶縁基板5の他の面に導電ランドを形成してスルーホールを介して導電パターンと導電ランドとを電気的に接続し、さらに導電ランドにボール状の電極を形成して、このボール電極により外部接続するものなどがある。また図示例の配線基板4は単層であるが、多層構造のものもあり、半導体ペレット1だけでなく種々の電子部品をマウントして内部接続しモジュール化したものなどもある。
【0009】
ところで小型化が要求される半導体装置では半導体ペレット1の外径寸法を大きくすることができない。一方、半導体ペレット1を高集積化したり多機能化すると電極数が増大するが、電極の外形寸法や配列間隔はペレット1の外形寸法から制約され、例えばペレットの外形寸法が1.5×15mmで、電極数が400を超えるものでは、電極の外径寸法は一辺長さが例えば90μm、隣り合う電極との距離は45μmで千鳥状に複数列配置される。
【0010】
また半導体装置の厚みは半導体ペレット1と配線基板4の厚みの和で決定されるため、より一層の薄型化を図るには、半導体ペレット1または配線基板4の一方あるいは両方を薄くする必要がある。例えば配線基板4は絶縁基板5の厚みを200μmから25μmとするだけで175μm薄くできる。このように薄い絶縁フィルムからなる配線フィルムを用いた半導体装置はCOF半導体装置と称される。
【0011】
COF半導体装置を製造する場合、配線フィルムが薄いため作業性が悪い。そのため配線フィルムを平坦な板に貼り付けて作業面を平坦にすることが知られている。(例えば特許文献1参照)
【0012】
また半導体ペレット1と配線基板4の間隔は概略突起電極の高さとパッド電極8の厚みで決定されるが、前記間隔が100μm以下であると半導体ペレット1と配線基板4間で樹脂系接着材9の流動性が悪く内部にボイドを生じることがあった。
【0013】
このような問題に対し配線基板4の半導体ペレット1と対向する領域にソルダレジストによる突起を形成しこの突起により樹脂の流動を制御しボイドの発生を防止することが知られている。(例えば特許文献2参照)
【0014】
【特許文献1】
特開平11−219985号公報(第3頁〜第4頁、図1)
【特許文献2】
特開2001−237257号公報(第4頁〜第5頁、図1)
【0015】
【発明が解決しようとする課題】
しかしながら、長尺のテープ状配線フィルムでは平坦板を連続して貼り付けることが困難で、貼り付けることができたとしてもテープ状配線フィルムの搬送が困難でリールに再巻取りする前に平坦板を剥離する必要があり却って作業性が悪くなるため、特許文献1に開示された技術をテープ状の薄い配線フイルムに直ちに適用することができなかった。
【0016】
また配線基板4はボンディング作業時に加熱された半導体ペレット1の熱が突起電極3と重合するパッド電極8に伝達され、さらにパッド電極8から絶縁基板5内の周縁に伝達されて温度上昇する。これと同時に配線基板4の半導体ペレット1と対向する領域は半導体ペレット1が近接するため半導体ペレット1から輻射される熱により急激に温度上昇する。
【0017】
厚みが200μm程度の配線基板4は数秒間の加熱に耐え配線基板4の一部が局所的に急加熱されても大きく変形することはない。
【0018】
しかしながら厚さ25μm程度の薄い配線フィルムでは、加熱時間が数秒でも輻射熱が配線フィルムを貫通し急加熱される。この配線フィルム4の急加熱領域は突起電極3とパッド電極8で拘束されており、熱膨張により伸びた部分は拘束領域内に閉じ込められるため大きなしわを生じ、図6に示すように、配線フィルム4の一部4aが半導体ペレット1に近接し半導体ペレット1と接触すると接触部分が密着し、配線フィルム4の外面4bに凹部4cが形成されるという問題があつた。
【0019】
このようにして配線フィルム4にしわを生じると、特許文献2に開示された技術は半導体ペレットと配線基板との間隔が一定の状態で樹脂系接着材の流動性を良好にすることができるというもので、図6に示すように配線フィルム4の一部が半導体ペレット1に近接したり密着する状態では、特許文献2に開示された突起を形成しても半導体ペレット1と配線フィルム4の間隔を一様に保つことができず、樹脂系接着材の未充填やボイドを解消することはできなかった。
【0020】
このようにして接着材の未充填やボイドを生じると樹脂外面から未充填部分やボイドまでの距離(樹脂の厚み)がばらつき、耐湿性が低下しその結果、半導体装置の信頼性が低下するという問題があった。
【0021】
【課題を解決するための手段】
本発明は上記課題の解決を目的として提案されたもので、突起電極を有する半導体ペレットとテープ状絶縁フィルム上に導電パターンを形成した配線フィルムとを対向させ、前記突起電極と導電パターンの要部とを重合させて電気的に接続し、半導体ペレットと配線フィルムとの間を樹脂系接着材で接続した半導体装置において、上記配線フィルムの半導体ペレットと対向する面に空隙部を形成したことを特徴とする半導体装置を提供する。
【0022】
【発明の実施の形態】
本発明による半導体装置はCOF半導体装置を構成する配線フィルムの半導体ペレットと対向する面に空隙部を形成したことを特徴とするが、前記空隙部は、細長い突部を複数ほぼ平行配置したり、細長い凹溝を複数ほぼ平行配置して形成することができる。また平面形状が矩形状の半導体ペレットに対して空隙部は半導体ペレットの長辺と交差して形成するとよい。
【0023】
【実施例】
以下に本発明の実施例を図1から説明する。図において、12は半導体基板13の一主面に多数の突起電極14を形成した半導体ペレットで、図示例では平面形状が、長辺が短辺に比して数倍長い長径の矩形状半導体ペレットを示す。15は配線フィルムで、ポリイミド樹脂など可撓性を有し電気的絶縁性と耐熱性を有する厚さ25μm程度の薄い絶縁フィルム16に導電パターン17を形成し、絶縁フィルム16を覆うレジスト膜18の要部を窓明けして導電パターン17の一部を露呈させパッド電極19を形成している。20は配線フィルム15のパッド電極19で囲まれる領域内に形成した空隙部で、図示例では細長い突起21をペレット12の長辺(一方の側壁と他の側壁)と交差して(図面に対して垂直方向に)互いに離隔して多数ほぼ平行に形成することにより空隙部20を構成している。上記半導体ペレット12と配線フィルム15は突起電極14とパッド電極19を重合させて対向配置され、空隙部20により半導体ペレット12と配線フィルム15の間に空隙が確保されている。22は空隙部20によって確保された空隙を通り半導体ペレット12と配線フィルム15の間に注入された樹脂系接着材で、半導体ペレット12と配線フィルム15とを接着することにより半導体ペレット12表面の配線(図示せず)や電極重合部を外力や外部の腐食性ガスから保護し半導体装置の信頼性を高めている。
【0024】
この半導体装置は図5に示す製造装置を用いて電極重合部が熱圧着により接続されるが、半導体ペレット12と配線フィルム15をボンディングする際に、配線フィルム15は200〜300℃に加熱された半導体ペレット12の突起電極14からの伝導熱と半導体ペレット12から直接輻射される輻射熱を受けて軟化し電極重合部によって拘束された領域内で伸びてしわを発生し、部分的に半導体ペレット12に近接する。このしわ部分に含まれる突起21の上端はしわを発生する前から半導体ペレット12に近接しており、しわの発生により突起21の上端は半導体ペレット12に密着し、しわの盛上りを抑制する。そのため突起21間には空隙が確保され、半導体ペレット12の下面を横切って多数の空隙が確保される。
【0025】
ボンディング作業が終了し半導体ペレット12の温度が低下した後にも空隙部20によって半導体ペレット12と配線フィルム15の間に空隙が形成され、この空隙は半導体ペレット12の長辺と交差しているため長さが短く、接着材22に対する抵抗を可及的に小さくできるため突起21、21の間隔を狭めても接着材22の流動性が良好で半導体ペレット12と配線フィルム15の間に樹脂系接着材22を確実に注入でき、未充填やボイドを発生することなく充填できる。
【0026】
また樹脂フィルム15の外面に陥没孔が形成されても、その深さを浅くできる。空隙部20を構成する突起21は、ボンディング時の加熱温度で所定時間加熱した後、配線フィルム15と半導体ペレット12の間に十分空隙が確保できるように、絶縁フィルム16の材質や厚みを考慮して突起21の高さや配列間隔を設定すればよい。
【0027】
また空隙部20の沿面長さが長くなるため配線フィルム15の半導体ペレット12に対する接着面積を拡大でき接着強度を高めることができる。
【0028】
このように図1半導体装置は短時間の加熱により変形し易い配線フィルムを用いても半導体ペレット12と配線フィルム15の間に樹脂系接着材22を注入できる空隙を確保できボイドのない樹脂封止が可能で、信頼性の高い半導体装置を実現できる。
【0029】
本発明の他の実施例を図2に示す。図において図1と同一部分には同一符号を付し重複する説明を省略する。図1実施例では空隙部20を突起21により構成したが、図2実施例では絶縁フィルム16に細長い凹溝23を多数形成し、この凹溝23により空隙部20を構成している。この凹溝23は半導体ペレット12の長辺と交差する方向に形成している。配線フィルム15は加熱されしわが寄ると図3に示すようにしわの上端(図示点線で示す凹溝23の開口端)は半導体ペレット12に近接または接触するが、
【0030】
凹溝23の間の半導体ペレット12と接触する突起部分の面積が小さいため、ボンディング後の熱収縮により半導体ペレット12と配線フィルム15の接触部分が容易に剥離し、完全に剥離しなくても凹溝23によって半導体ペレット12を横断する空隙が確保できるため、半導体ペレット12と配線フィルム15の間に注入した樹脂系接着材22はしわが形成された部分でも凹溝23を通り半導体ペレット12と配線フィルム15を確実に接着することができる。また凹溝23により接着面積が拡大するため、半導体ペレット12と配線フィルム15の接着強度を高めることができる。
【0031】
この実施例では配線フィルム15の外面に陥没孔が形成される。しかしながら凹溝23部分は絶縁フィルム16が薄く伸び易いため凹溝23近傍部分のみが陥没変形し、周縁部分を引き込まないため凹溝23から離れた部分の平面性を保つことができ、陥没孔が形成されてもその面積を小さくできる。
【0032】
また配線フィルム15は凹溝12から離れた部分の平面性を保つことができ、突起電極14とパッド電極19の電極重合部に配線フィルムの変形応力が及ばないため、電極重合部の電気的接続を損なうこともない。
【0033】
尚、本発明は上記実施例にのみ限定されるものではなく、例えば、突起21と凹溝23を組み合わせ形成しても良い。また空隙部20は半導体ペレット12の長辺と直交するように交差させているが樹脂系接着材を未充填やボイドを発生させることなく注入できるのであれば半導体ペレットの短辺と交差する方向に配置しても良い。さらには凹溝を環状に形成し、熱膨張により絶縁フィルムが伸びて環状凹溝で囲まれた領域が部分的に半導体ペレットと近接または接触しても環状凹溝により半導体ペレットと配線フィルムの間隔を保つことができ樹脂系接着材により半導体ペレットと配線フィルムとを確実に接着することができる。
【0034】
【発明の効果】
以上のように本発明によれば、半導体ペレットと配線フィルムの各電極をボンディングする際に加熱された配線フィルムにしわがよっても、半導体ペレットと配線フィルムの間に半導体ペレットを横断する空隙を確保でき、ボイドを発生することなく空隙を樹脂系接着材で充填できるため、信頼性の高い半導体装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施例を示す側断面図
【図2】本発明の他の実施例を示す側断面図
【図3】図2に示す半導体装置の配線フィルムが変形した状態を示す側断面図
【図4】半導体装置の一例を示す側断面図
【図5】図4半導体装置の製造に用いられるボンディング装置を示す側断面図
【図6】薄い配線フィルムを用いた半導体装置の課題を示す側断面図
【符号の説明】
12 半導体ペレット
13 半導体基板
14 突起電極
15 配線フィルム
16 絶縁フィルム
17 導電パターン
18 レジスト膜
19 パッド電極
20 空隙部
22 樹脂系接着材

Claims (4)

  1. 突起電極を有する半導体ペレットとテープ状絶縁フィルム上に導電パターンを形成した配線フィルムとを対向させ、前記突起電極と導電パターンの要部とを重合させて電気的に接続し、半導体ペレットと配線フィルムとの間を樹脂系接着材で接続した半導体装置において、
    上記配線フィルムの半導体ペレットと対向する面に半導体ペレットの一方の側壁と他の側壁とを連通する空隙部を形成したことを特徴とする半導体装置。
  2. 細長い突部を複数ほぼ平行配置して突部間に空隙部を形成したことを特徴とする請求項1に記載の半導体装置。
  3. 細長い凹溝を複数ほぼ平行配置して凹溝内に空隙部を形成したことを特徴とする請求項1に記載の半導体装置。
  4. 半導体ペレットの平面形状が矩形状で、空隙部が半導体ペレットの長辺と交差して形成されたことを特徴とする請求項1に記載の半導体装置。
JP2002280320A 2002-09-26 2002-09-26 半導体装置 Pending JP2004119650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002280320A JP2004119650A (ja) 2002-09-26 2002-09-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002280320A JP2004119650A (ja) 2002-09-26 2002-09-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2004119650A true JP2004119650A (ja) 2004-04-15

Family

ID=32275052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002280320A Pending JP2004119650A (ja) 2002-09-26 2002-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2004119650A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101166069B1 (ko) 2011-01-28 2012-07-19 주식회사 루셈 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
WO2015076457A1 (ko) * 2013-11-21 2015-05-28 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
KR101537451B1 (ko) * 2013-11-21 2015-07-16 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015125999A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015125998A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 반도체 패키지 및 그 제조 방법
JP2017130607A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 部品実装基板、部品実装基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101166069B1 (ko) 2011-01-28 2012-07-19 주식회사 루셈 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
WO2015076457A1 (ko) * 2013-11-21 2015-05-28 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
KR101537451B1 (ko) * 2013-11-21 2015-07-16 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
CN104823276A (zh) * 2013-11-21 2015-08-05 东部Hitek株式会社 覆晶薄膜型半导体封装及其制造方法
WO2015125999A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
WO2015125998A1 (ko) * 2014-02-24 2015-08-27 주식회사 동부하이텍 반도체 패키지 및 그 제조 방법
JP2017130607A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 部品実装基板、部品実装基板の製造方法

Similar Documents

Publication Publication Date Title
JP4592751B2 (ja) プリント配線基板の製造方法
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
CN1207785C (zh) 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
TW557522B (en) Semiconductor device
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
JP5106197B2 (ja) 半導体装置およびその製造方法
JP3491827B2 (ja) 半導体装置及びその製造方法
TW200532751A (en) Semiconductor device and multilayer substrate therefor
JP2004119650A (ja) 半導体装置
JP2005191541A (ja) 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP4967467B2 (ja) フレキシブル配線基板接着方法および配線基板
JP2000277649A (ja) 半導体装置及びその製造方法
KR100837281B1 (ko) 반도체 소자 패키지 및 그 제조 방법
JPH10303249A (ja) 半導体装置
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2005302901A (ja) 半導体装置および半導体装置の製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP3736638B2 (ja) 半導体装置、電子モジュール及び電子機器
JP2004119474A (ja) 半導体装置
JP2004095627A (ja) フレキシブル回路基板と上記フレキシブル回路基板における導体パターンの接続方法及び接続装置
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP3844079B2 (ja) 半導体装置の製造方法
JP2004235305A (ja) 半導体製造装置
JPH10144819A (ja) 半導体装置、配線基板、回路基板及び実装方法