JPH10144819A - 半導体装置、配線基板、回路基板及び実装方法 - Google Patents
半導体装置、配線基板、回路基板及び実装方法Info
- Publication number
- JPH10144819A JPH10144819A JP29382796A JP29382796A JPH10144819A JP H10144819 A JPH10144819 A JP H10144819A JP 29382796 A JP29382796 A JP 29382796A JP 29382796 A JP29382796 A JP 29382796A JP H10144819 A JPH10144819 A JP H10144819A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- electrode
- peripheral end
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チツプを信頼性高く配線基板上にベアチ
ツプ実装することのできる半導体装置、配線基板、回路
基板及び実装方法を実現し難かつた。 【解決手段】半導体チツプの電極が形成された一面の周
端部、当該半導体チツプの各側面及び半導体チツプの一
面と対向する他面のうちの少なくとも一箇所上に絶縁膜
を形成し、並びに又は配線基板のパターン面のうち、半
導体チツプの一面の周端部と相対する領域部分に絶縁部
材を配設するようにしたことにより、半導体チツプと、
配線基板の配線パターン又はワイヤとの接触に起因する
電気不良の発生を未然にかつ確実に回避することがで
き、かくして半導体チツプを信頼性高く配線基板上にベ
アチツプ実装することのできる半導体装置、配線基板、
回路基板及び実装方法を実現できる。
ツプ実装することのできる半導体装置、配線基板、回路
基板及び実装方法を実現し難かつた。 【解決手段】半導体チツプの電極が形成された一面の周
端部、当該半導体チツプの各側面及び半導体チツプの一
面と対向する他面のうちの少なくとも一箇所上に絶縁膜
を形成し、並びに又は配線基板のパターン面のうち、半
導体チツプの一面の周端部と相対する領域部分に絶縁部
材を配設するようにしたことにより、半導体チツプと、
配線基板の配線パターン又はワイヤとの接触に起因する
電気不良の発生を未然にかつ確実に回避することがで
き、かくして半導体チツプを信頼性高く配線基板上にベ
アチツプ実装することのできる半導体装置、配線基板、
回路基板及び実装方法を実現できる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図７及び図８） 発明が解決しようとする課題（図７及び図８） 課題を解決するための手段（図１〜図８） 発明の実施の形態 （１）第１実施例（図１〜図３及び図７） （２）第２実施例（図４及び図８） （３）第３実施例（図５及び図７） （４）他の実施例（図１〜図８） 発明の効果
【０００３】
【発明の属する技術分野】本発明は半導体装置、配線基
板、回路基板及び実装方法に関し、例えばフリツプチツ
プ法又はワイヤーボンデイング法により配線基板上に実
装するようになされた半導体装置、フリツプチツプ法又
はワイヤーボンデイング法により半導体チツプが実装さ
れる配線基板、フリツプチツプ法又はワイヤーボンデイ
ング法により配線基板上に半導体チツプが実装されてな
る回路基板及び半導体チツプをフリツプチツプ法又はワ
イヤーボンデイング法により配線基板上に実装する実装
方法に適用して好適なものである。
板、回路基板及び実装方法に関し、例えばフリツプチツ
プ法又はワイヤーボンデイング法により配線基板上に実
装するようになされた半導体装置、フリツプチツプ法又
はワイヤーボンデイング法により半導体チツプが実装さ
れる配線基板、フリツプチツプ法又はワイヤーボンデイ
ング法により配線基板上に半導体チツプが実装されてな
る回路基板及び半導体チツプをフリツプチツプ法又はワ
イヤーボンデイング法により配線基板上に実装する実装
方法に適用して好適なものである。
【０００４】
【従来の技術】従来、半導体チツプをベアで配線基板上
に実装するいわゆるベアチツプ実装方法として、フリツ
プチツプ法やワイヤボンデイング法などがある。
に実装するいわゆるベアチツプ実装方法として、フリツ
プチツプ法やワイヤボンデイング法などがある。
【０００５】この場合フリツプチツプ法による半導体チ
ツプの実装作業は、図７に示すように、半導体チツプ２
の各電極（パツド）３上にそれそれはんだ等の金属材か
らなる突起電極（バンプ）４を設けると共に、配線基板
５のパターン面５Ａ上の対応する実装領域上にＡＣＦ
（Anisotropic Conductive Film ）等の異方性導電材６
を供給し、半導体チツプ２を各パツド３がそれぞれ配線
基板５の対応する電極（ランド）７と対向するように位
置決めし、これをフエースダウンで配線基板５上に搭載
した後、当該半導体チツプ２を配線基板５に圧接させな
がら異方性導電材６を加熱して硬化させるようにして行
われる。
ツプの実装作業は、図７に示すように、半導体チツプ２
の各電極（パツド）３上にそれそれはんだ等の金属材か
らなる突起電極（バンプ）４を設けると共に、配線基板
５のパターン面５Ａ上の対応する実装領域上にＡＣＦ
（Anisotropic Conductive Film ）等の異方性導電材６
を供給し、半導体チツプ２を各パツド３がそれぞれ配線
基板５の対応する電極（ランド）７と対向するように位
置決めし、これをフエースダウンで配線基板５上に搭載
した後、当該半導体チツプ２を配線基板５に圧接させな
がら異方性導電材６を加熱して硬化させるようにして行
われる。
【０００６】またワイヤボンデイング法による半導体チ
ツプの実装作業は、図８に示すように、配線基板１１の
パターン面１１Ａに形成された対応するアース電極１２
上に半導体チツプ１３を固定した後、当該半導体チツプ
１３の各パツド１４をそれぞれ金等でなるワイヤ１５を
介して配線基板１１の対応するランド１６と電気的に接
続するようにして行われる。
ツプの実装作業は、図８に示すように、配線基板１１の
パターン面１１Ａに形成された対応するアース電極１２
上に半導体チツプ１３を固定した後、当該半導体チツプ
１３の各パツド１４をそれぞれ金等でなるワイヤ１５を
介して配線基板１１の対応するランド１６と電気的に接
続するようにして行われる。
【０００７】
【発明が解決しようとする課題】ところがフリツプチツ
プ法による半導体チツプ２（図７）の実装作業では、上
述のように半導体チツプ２を配線基板５に圧接させなが
ら異方性導電材６を加熱して硬化させるため、配線基板
５がフレキシブル基板などのような柔軟な場合には、図
７のように配線基板５が圧力及び熱によつて変形し、半
導体チツプ２の回路面２Ａの周端部が配線基板５の配線
パターン８と接触することにより電気的な不良が生じる
おそれがあつた。
プ法による半導体チツプ２（図７）の実装作業では、上
述のように半導体チツプ２を配線基板５に圧接させなが
ら異方性導電材６を加熱して硬化させるため、配線基板
５がフレキシブル基板などのような柔軟な場合には、図
７のように配線基板５が圧力及び熱によつて変形し、半
導体チツプ２の回路面２Ａの周端部が配線基板５の配線
パターン８と接触することにより電気的な不良が生じる
おそれがあつた。
【０００８】かかる問題を解決する１つの方法として、
配線基板５が柔軟な場合にその裏面側にガラスエポキシ
等でなる硬い補強板を接着する方法が考えられるが、こ
の方法によると補強板の厚み分だけ回路基板（配線基板
上に半導体チツプ等の電子部品が実装されて所定の回路
が形成されたもの）１全体としての厚みが厚くなつた
り、コスト的にも高くなる問題がある。
配線基板５が柔軟な場合にその裏面側にガラスエポキシ
等でなる硬い補強板を接着する方法が考えられるが、こ
の方法によると補強板の厚み分だけ回路基板（配線基板
上に半導体チツプ等の電子部品が実装されて所定の回路
が形成されたもの）１全体としての厚みが厚くなつた
り、コスト的にも高くなる問題がある。
【０００９】なお従来、半導体チツプ２には、回路面２
Ａの周辺部に設けられたパツド３を避けて当該回路面２
Ａの中央部に集積回路を保護する目的でポリイミド等で
なるパツシベーシヨン膜が被着されているが、このパツ
シベーシヨン膜だけでは上述のような問題を解決するこ
とができない。
Ａの周辺部に設けられたパツド３を避けて当該回路面２
Ａの中央部に集積回路を保護する目的でポリイミド等で
なるパツシベーシヨン膜が被着されているが、このパツ
シベーシヨン膜だけでは上述のような問題を解決するこ
とができない。
【００１０】一方ワイヤボンデイング法による半導体チ
ツプの実装作業では、図８のようにワイヤ１５が半導体
チツプ１３の回路面１３Ａの周端部と接触して電気的な
不良が生じる問題がある。
ツプの実装作業では、図８のようにワイヤ１５が半導体
チツプ１３の回路面１３Ａの周端部と接触して電気的な
不良が生じる問題がある。
【００１１】このため従来では、配線基板１１の各ラン
ド１６を半導体チツプ１３の固着位置から離れた位置に
設けると共にワイヤ１５を長めに用いたりたり、半導体
チツプ１３の各パツド１４から引き出すワイヤ１５の高
さを高くするなどの手法が用いられていた。
ド１６を半導体チツプ１３の固着位置から離れた位置に
設けると共にワイヤ１５を長めに用いたりたり、半導体
チツプ１３の各パツド１４から引き出すワイヤ１５の高
さを高くするなどの手法が用いられていた。
【００１２】しかしながら前者の方法によると、配線基
板１１上への電子部品の高密度実装化を図り難く、また
後者の方法によると、回路基板１０の全体としての厚み
が厚くなる問題があつた。
板１１上への電子部品の高密度実装化を図り難く、また
後者の方法によると、回路基板１０の全体としての厚み
が厚くなる問題があつた。
【００１３】このように従来のフリツプチツプ法やワイ
ヤボンデイング法では、配線基板の種類によらず又は回
路基板を大型化させることなく、半導体チツプを信頼性
高く配線基板上に実装し難い問題があつた。
ヤボンデイング法では、配線基板の種類によらず又は回
路基板を大型化させることなく、半導体チツプを信頼性
高く配線基板上に実装し難い問題があつた。
【００１４】本発明は以上の点を考慮してなされたもの
で、信頼性高く配線基板上に実装することができる半導
体装置、半導体チツプを信頼性高く実装することのでき
る配線基板、実装の信頼性の高い回路基板及び半導体チ
ツプを信頼性高く配線基板上に実装することのできる実
装方法を提案しようとするものである。
で、信頼性高く配線基板上に実装することができる半導
体装置、半導体チツプを信頼性高く実装することのでき
る配線基板、実装の信頼性の高い回路基板及び半導体チ
ツプを信頼性高く配線基板上に実装することのできる実
装方法を提案しようとするものである。
【００１５】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、半導体装置において、半導体チツ
プの電極が形成された一面の周端部、当該半導体チツプ
の各側面及び半導体チツプの一面と対向する他面のうち
の少なくとも一箇所上に絶縁膜を設けるようにした。
め本発明においては、半導体装置において、半導体チツ
プの電極が形成された一面の周端部、当該半導体チツプ
の各側面及び半導体チツプの一面と対向する他面のうち
の少なくとも一箇所上に絶縁膜を設けるようにした。
【００１６】この結果当該半導体装置を配線基板上にフ
リツプチツプ法又はワイヤボンデイング法により実装す
る際、半導体チツプと、配線基板の配線パターン又はワ
イヤとの接触に起因する電気不良の発生を未然にかつ確
実に回避することができる。また本発明においては、配
線基板において、パターン面のうち、半導体チツプの一
面の周端部と相対する領域部分に絶縁部材を配置するよ
うにした。
リツプチツプ法又はワイヤボンデイング法により実装す
る際、半導体チツプと、配線基板の配線パターン又はワ
イヤとの接触に起因する電気不良の発生を未然にかつ確
実に回避することができる。また本発明においては、配
線基板において、パターン面のうち、半導体チツプの一
面の周端部と相対する領域部分に絶縁部材を配置するよ
うにした。
【００１７】この結果この配線基板上にフリツプチツプ
法により半導体チツプを実装する際、配線基板の変形に
伴つて生じる半導体チツプと配線基板の配線パターンと
の接触に起因する電気不良の発生を未然にかつ確実に回
避することができる。
法により半導体チツプを実装する際、配線基板の変形に
伴つて生じる半導体チツプと配線基板の配線パターンと
の接触に起因する電気不良の発生を未然にかつ確実に回
避することができる。
【００１８】さらに本発明においては、回路基板におい
て、半導体チツプの一面の周端部、当該半導体チツプの
各側面及び半導体チツプの一面と対向する他面のうちの
少なくとも一箇所上に絶縁膜を形成し、並びに又は配線
基板のパターン面のうち、半導体チツプの一面の周端部
と相対する領域部分に絶縁部材を配設するようにした。
て、半導体チツプの一面の周端部、当該半導体チツプの
各側面及び半導体チツプの一面と対向する他面のうちの
少なくとも一箇所上に絶縁膜を形成し、並びに又は配線
基板のパターン面のうち、半導体チツプの一面の周端部
と相対する領域部分に絶縁部材を配設するようにした。
【００１９】この結果半導体チツプを配線基板上にフリ
ツプチツプ法又はワイヤボンデイング法により実装され
ている場合において、半導体チツプと、配線基板の配線
パターン又はワイヤとの接触に起因する電気不良の発生
を未然にかつ確実に回避することができる。
ツプチツプ法又はワイヤボンデイング法により実装され
ている場合において、半導体チツプと、配線基板の配線
パターン又はワイヤとの接触に起因する電気不良の発生
を未然にかつ確実に回避することができる。
【００２０】さらに本発明においては、半導体チツプを
配線基板上に実装する実装方法において、半導体チツプ
の一面の周端部、当該半導体チツプの各側面及び半導体
チツプの一面と対向する他面のうちの少なくとも一箇所
上に絶縁膜を形成し、並びに又は配線基板のパターン面
のうち、半導体チツプの一面の周端部と相対する領域部
分に絶縁部材を配設する第１の工程と、半導体チツプの
電極を配線基板の電極に電気的に接続するようにして半
導体チツプを配線基板上に実装する第２の工程とを設け
るようにした。
配線基板上に実装する実装方法において、半導体チツプ
の一面の周端部、当該半導体チツプの各側面及び半導体
チツプの一面と対向する他面のうちの少なくとも一箇所
上に絶縁膜を形成し、並びに又は配線基板のパターン面
のうち、半導体チツプの一面の周端部と相対する領域部
分に絶縁部材を配設する第１の工程と、半導体チツプの
電極を配線基板の電極に電気的に接続するようにして半
導体チツプを配線基板上に実装する第２の工程とを設け
るようにした。
【００２１】この結果半導体チツプと、第２の工程で半
導体チツプをフリツプチツプ法又はワイヤボンデイング
法により配線基板上に実装する場合において、配線基板
の配線パターン又はワイヤとの接触に起因する電気不良
の発生を未然にかつ確実に回避することができる。
導体チツプをフリツプチツプ法又はワイヤボンデイング
法により配線基板上に実装する場合において、配線基板
の配線パターン又はワイヤとの接触に起因する電気不良
の発生を未然にかつ確実に回避することができる。
【００２２】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００２３】（１）第１実施例 図７との対応部分に同一符号を付して示す図１は、本発
明を適用した第１実施例による回路基板２０を示し、半
導体チツプ２の回路面２Ａの各パツド３よりも外側の周
端部上及び各側面２Ｂ上にそれぞれポリイミド等の絶縁
材からなる絶縁膜２１が形成されている点を除いて図７
に示す回路基板１と同様に構成されている。
明を適用した第１実施例による回路基板２０を示し、半
導体チツプ２の回路面２Ａの各パツド３よりも外側の周
端部上及び各側面２Ｂ上にそれぞれポリイミド等の絶縁
材からなる絶縁膜２１が形成されている点を除いて図７
に示す回路基板１と同様に構成されている。
【００２４】これによりこの回路基板２０においては、
この図１のように、半導体チツプ２が配線基板５上にフ
リツプチツプ実装された際に当該配線基板５が圧力及び
熱により変形して当該半導体チツプ２の回路面２Ａの周
端部が配線基板５の配線パターン８と接触した場合にお
いても、半導体チツプ２の回路面２Ａの周端部及び各側
面２Ｂにそれぞれ形成された絶縁膜２１によつて半導体
チツプ２及び配線基板５の配線パターン８間を確実に絶
縁し得るようになされている。
この図１のように、半導体チツプ２が配線基板５上にフ
リツプチツプ実装された際に当該配線基板５が圧力及び
熱により変形して当該半導体チツプ２の回路面２Ａの周
端部が配線基板５の配線パターン８と接触した場合にお
いても、半導体チツプ２の回路面２Ａの周端部及び各側
面２Ｂにそれぞれ形成された絶縁膜２１によつて半導体
チツプ２及び配線基板５の配線パターン８間を確実に絶
縁し得るようになされている。
【００２５】ここで実際上このような半導体チツプ２
は、図２に示す絶縁膜形成処理手順ＲＴ１に従つて形成
することができる。
は、図２に示す絶縁膜形成処理手順ＲＴ１に従つて形成
することができる。
【００２６】すなわちまずステツプＳＰ１において、図
３（Ａ）のように一面２２Ａに複数の集積回路が形成さ
れたウエハ２２を通常の方法により製造した後、このウ
エハ２２をダイシングすることにより図３（Ｂ）のよう
な個別の半導体チツプ２を得、続くステツプＳＰ２にお
いて図３（Ｃ）のようにこの半導体チツプ２の回路面２
Ａ及び各側面２Ｂにカーテンコート法等によりポリイミ
ド等の絶縁材２３を塗布する。
３（Ａ）のように一面２２Ａに複数の集積回路が形成さ
れたウエハ２２を通常の方法により製造した後、このウ
エハ２２をダイシングすることにより図３（Ｂ）のよう
な個別の半導体チツプ２を得、続くステツプＳＰ２にお
いて図３（Ｃ）のようにこの半導体チツプ２の回路面２
Ａ及び各側面２Ｂにカーテンコート法等によりポリイミ
ド等の絶縁材２３を塗布する。
【００２７】続いてステツプＳＰ３に進んで、図３
（Ｄ）のように半導体チツプ２の絶縁膜２１（図１）を
形成したくない部分を覆うようにマスク２４を配置した
状態で当該半導体チツプ２に光を照射することにより、
マスクされていない部分の絶縁材２３を硬化させる。
（Ｄ）のように半導体チツプ２の絶縁膜２１（図１）を
形成したくない部分を覆うようにマスク２４を配置した
状態で当該半導体チツプ２に光を照射することにより、
マスクされていない部分の絶縁材２３を硬化させる。
【００２８】次いでステツプＳＰ４に進み、マスク２４
により光が照射されずに未硬化となつた絶縁材２３を除
去する。
により光が照射されずに未硬化となつた絶縁材２３を除
去する。
【００２９】これにより図３（Ｅ）のような、回路面２
Ａの各パツド３よりも外側の周端部上及び各側面２Ｂ上
にそれぞれ絶縁膜２１が形成された半導体チツプ２を得
ることができる（ステツプＳＰ５）。
Ａの各パツド３よりも外側の周端部上及び各側面２Ｂ上
にそれぞれ絶縁膜２１が形成された半導体チツプ２を得
ることができる（ステツプＳＰ５）。
【００３０】以上の構成において、この実施例の回路基
板２０では、図１について説明したように、半導体チツ
プ２が配線基板５上にフリツプチツプ実装される際に当
該配線基板５が圧力及び熱により変形した場合において
も半導体チツプ２に形成された絶縁膜２１によつて確実
に半導体チツプ２及び配線基板５の配線パターン８間を
絶縁することができる。
板２０では、図１について説明したように、半導体チツ
プ２が配線基板５上にフリツプチツプ実装される際に当
該配線基板５が圧力及び熱により変形した場合において
も半導体チツプ２に形成された絶縁膜２１によつて確実
に半導体チツプ２及び配線基板５の配線パターン８間を
絶縁することができる。
【００３１】従つてこの回路基板２０では、配線基板５
の変形によつて当該配線基板５の配線パターン８と、半
導体チツプ２とが接触することに起因する電気的な不良
を未然にかつ確実に回避することができる。
の変形によつて当該配線基板５の配線パターン８と、半
導体チツプ２とが接触することに起因する電気的な不良
を未然にかつ確実に回避することができる。
【００３２】以上の構成によれば、半導体チツプ２の回
路面２Ａの周端部上及び各側面２Ｂ上に絶縁材でなる絶
縁膜２１を形成するようにしたことにより、配線基板５
の変形による電気的な不良を未然にかつ確実に回避する
ことができ、かくして半導体チツプ２を信頼性高く配線
基板５上に実装することができる。
路面２Ａの周端部上及び各側面２Ｂ上に絶縁材でなる絶
縁膜２１を形成するようにしたことにより、配線基板５
の変形による電気的な不良を未然にかつ確実に回避する
ことができ、かくして半導体チツプ２を信頼性高く配線
基板５上に実装することができる。
【００３３】（２）第２実施例 図８との対応部分に同一符号を付した図４は第２実施例
による回路基板３０を示し、第１実施例の場合と同様
に、半導体チツプ１３の回路面１３Ａの各パツド１４よ
りも外側の周端部上と、当該半導体チツプ１３の各側面
１３Ｂ上とにそれぞれポリイミド等の絶縁材からなる絶
縁膜３１が形成されている点を除いて図８に示す回路基
板１０と同様に構成されている。
による回路基板３０を示し、第１実施例の場合と同様
に、半導体チツプ１３の回路面１３Ａの各パツド１４よ
りも外側の周端部上と、当該半導体チツプ１３の各側面
１３Ｂ上とにそれぞれポリイミド等の絶縁材からなる絶
縁膜３１が形成されている点を除いて図８に示す回路基
板１０と同様に構成されている。
【００３４】以上の構成において、この回路基板３０で
は、図４のように半導体チツプ１３の各パツド１４がワ
イヤ１５を介して配線基板１１の対応するランド１６と
導通接続された際、ワイヤ１５が半導体チツプ１３の回
路面１３Ａの周端部又は側面１３Ｂと接触した場合にお
いても半導体チツプ１３に被着された絶縁膜３１により
半導体チツプ１３及びワイヤ１５間を確実に絶縁するこ
とができる。
は、図４のように半導体チツプ１３の各パツド１４がワ
イヤ１５を介して配線基板１１の対応するランド１６と
導通接続された際、ワイヤ１５が半導体チツプ１３の回
路面１３Ａの周端部又は側面１３Ｂと接触した場合にお
いても半導体チツプ１３に被着された絶縁膜３１により
半導体チツプ１３及びワイヤ１５間を確実に絶縁するこ
とができる。
【００３５】従つてこの回路基板３０では、半導体チツ
プ１３の各パツド１４からのワイヤ１５の引出し高さや
ワイヤ１５の長さによらず、未然にかつ確実に半導体チ
ツプ１３及びワイヤ１５の接触に起因する電気的不良を
回避することができる。
プ１３の各パツド１４からのワイヤ１５の引出し高さや
ワイヤ１５の長さによらず、未然にかつ確実に半導体チ
ツプ１３及びワイヤ１５の接触に起因する電気的不良を
回避することができる。
【００３６】従つてこの回路基板２０では、半導体チツ
プ１３及びワイヤ１５の接触を気にすることなく半導体
チツプ１３の各パツド１４からのワイヤ１５の引出し高
さを低くすることがでるため、回路基板３０の厚みを図
８に示す従来の回路基板１０に比べて低減させ得、また
配線基板１１の各ランド１６を半導体チツプ１３の実装
領域に近接して設けることができるため、１個の半導体
チツプ１３に必要な配線基板１１上の実装領域を格段的
に削減し得ることにより電子部品を高密度実装すること
ができる。
プ１３及びワイヤ１５の接触を気にすることなく半導体
チツプ１３の各パツド１４からのワイヤ１５の引出し高
さを低くすることがでるため、回路基板３０の厚みを図
８に示す従来の回路基板１０に比べて低減させ得、また
配線基板１１の各ランド１６を半導体チツプ１３の実装
領域に近接して設けることができるため、１個の半導体
チツプ１３に必要な配線基板１１上の実装領域を格段的
に削減し得ることにより電子部品を高密度実装すること
ができる。
【００３７】以上の構成によれば、半導体チツプ１３の
回路面１３Ａの周端部上及び各側面１３Ｂ上に絶縁膜３
１を形成するようにしたことにより、ワイヤ１５及び半
導体チツプ１３の接触に起因する電気的不良を未然に回
避することができ、かくして半導体チツプ１３を信頼性
高く配線基板１１上に実装することができる。
回路面１３Ａの周端部上及び各側面１３Ｂ上に絶縁膜３
１を形成するようにしたことにより、ワイヤ１５及び半
導体チツプ１３の接触に起因する電気的不良を未然に回
避することができ、かくして半導体チツプ１３を信頼性
高く配線基板１１上に実装することができる。
【００３８】（３）第３実施例 図７との対応部分に同一符号を付した図５は、第３実施
例による回路基板４０を示し、配線基板５のパターン面
５Ａのうち、半導体チツプ２の回路面２Ａの周端部と相
対する領域上にゴム等の絶縁材からなる絶縁部材４１が
配設されていることを除いて図７に示す回路基板１と同
様に構成されている。
例による回路基板４０を示し、配線基板５のパターン面
５Ａのうち、半導体チツプ２の回路面２Ａの周端部と相
対する領域上にゴム等の絶縁材からなる絶縁部材４１が
配設されていることを除いて図７に示す回路基板１と同
様に構成されている。
【００３９】以上の構成において、この回路基板４０で
は、半導体チツプ２が配線基板５上にフリツプチツプ実
装される際に当該配線基板５がこの図５のように変形し
た場合においても、絶縁部材４１により確実に半導体チ
ツプ２及び配線基板５の配線パターン８間を絶縁するこ
とができる。
は、半導体チツプ２が配線基板５上にフリツプチツプ実
装される際に当該配線基板５がこの図５のように変形し
た場合においても、絶縁部材４１により確実に半導体チ
ツプ２及び配線基板５の配線パターン８間を絶縁するこ
とができる。
【００４０】従つてこの回路基板４０では、配線基板５
の変形によつて半導体チツプ２と配線基板５の配線パタ
ーン８とが接触することに起因する電気的な不良を未然
にかつ確実に回避することができる。
の変形によつて半導体チツプ２と配線基板５の配線パタ
ーン８とが接触することに起因する電気的な不良を未然
にかつ確実に回避することができる。
【００４１】以上の構成によれば、配線基板５のパター
ン面５Ａのうち、半導体チツプ２の回路面２Ａの周端部
と相対する領域上に絶縁部材４１を配設するようにした
ことにより、配線基板５の変形に起因する電気的な不良
を未然にかつ確実に回避することができ、かくして半導
体チツプ２を信頼性高く配線基板５上に実装することが
できる。
ン面５Ａのうち、半導体チツプ２の回路面２Ａの周端部
と相対する領域上に絶縁部材４１を配設するようにした
ことにより、配線基板５の変形に起因する電気的な不良
を未然にかつ確実に回避することができ、かくして半導
体チツプ２を信頼性高く配線基板５上に実装することが
できる。
【００４２】（４）他の実施例 なお上述の第１及び第２実施例においては、半導体チツ
プ２、１３の回路面２、１３の周端部上及び各側面２
Ａ、１３Ａ上に絶縁膜２１、３１を形成するようにした
場合について述べたが、本発明はこれに限らず、要は、
図６（Ａ）〜（Ｅ）に示すように、半導体チツプ５０の
パツド５１が形成された一面（回路面）５０Ａの周端
部、当該半導体チツプ５０の各側面５０Ｂ及び当該半導
体チツプ５０の一面５０Ａと対向する他面５０Ｃのうち
の少なくとも一箇所上に絶縁材からなる絶縁膜５２Ａ〜
５２Ｅを形成するようにすれば良い。
プ２、１３の回路面２、１３の周端部上及び各側面２
Ａ、１３Ａ上に絶縁膜２１、３１を形成するようにした
場合について述べたが、本発明はこれに限らず、要は、
図６（Ａ）〜（Ｅ）に示すように、半導体チツプ５０の
パツド５１が形成された一面（回路面）５０Ａの周端
部、当該半導体チツプ５０の各側面５０Ｂ及び当該半導
体チツプ５０の一面５０Ａと対向する他面５０Ｃのうち
の少なくとも一箇所上に絶縁材からなる絶縁膜５２Ａ〜
５２Ｅを形成するようにすれば良い。
【００４３】また上述の第１実施例においては、半導体
チツプ２の回路面２Ａの周端部上及び各側面２Ｂ上に形
成する絶縁膜２１を図２に示す絶縁膜形成処理手順ＲＴ
１に従つて形成するようにした場合について述べたが、
本発明はこれに限らず、絶縁膜２１の形成方法としては
この他種々の方法を適用できる。
チツプ２の回路面２Ａの周端部上及び各側面２Ｂ上に形
成する絶縁膜２１を図２に示す絶縁膜形成処理手順ＲＴ
１に従つて形成するようにした場合について述べたが、
本発明はこれに限らず、絶縁膜２１の形成方法としては
この他種々の方法を適用できる。
【００４４】さらに上述の第１〜第３実施例において
は、本発明をフリツプチツプ実装法又はワイヤボンデイ
ング実装法に適用するようにした場合について述べた
が、本発明はこれに限らず、この他種々のベアチツプ実
装法に適用できる。
は、本発明をフリツプチツプ実装法又はワイヤボンデイ
ング実装法に適用するようにした場合について述べた
が、本発明はこれに限らず、この他種々のベアチツプ実
装法に適用できる。
【００４５】さらに上述の第３実施例においては、半導
体チツプ２に何ら処理を施すことなく配線基板５上にフ
リツプチツプ実装するようにした場合について述べた
が、本発明はこれに限らず、例えば半導体チツプ２に対
して第１実施例のように絶縁膜２１を形成する処理を施
すようにしても良い。
体チツプ２に何ら処理を施すことなく配線基板５上にフ
リツプチツプ実装するようにした場合について述べた
が、本発明はこれに限らず、例えば半導体チツプ２に対
して第１実施例のように絶縁膜２１を形成する処理を施
すようにしても良い。
【００４６】
【発明の効果】上述のように本発明によれば、半導体装
置において、半導体チツプの電極が形成された一面の周
端部、当該半導体チツプの各側面及び半導体チツプの一
面と対向する他面のうちの少なくとも一箇所上に絶縁膜
を設けるようにしたことにより、半導体チツプと、配線
基板の配線パターン又はワイヤとの接触に起因する電気
不良の発生を未然にかつ確実に回避することができ、か
くして配線基板上に信頼性高く実装し得る半導体装置を
実現できる。
置において、半導体チツプの電極が形成された一面の周
端部、当該半導体チツプの各側面及び半導体チツプの一
面と対向する他面のうちの少なくとも一箇所上に絶縁膜
を設けるようにしたことにより、半導体チツプと、配線
基板の配線パターン又はワイヤとの接触に起因する電気
不良の発生を未然にかつ確実に回避することができ、か
くして配線基板上に信頼性高く実装し得る半導体装置を
実現できる。
【００４７】また配線基板において、パターン面のう
ち、半導体チツプの一面の周端部と相対する領域部分に
絶縁部材を配置するようにしたことにより、配線基板の
変形に伴つて生じる半導体チツプと配線基板の配線パタ
ーンとの接触に起因する電気不良の発生を未然にかつ確
実に回避することができ、かくして半導体チツプを信頼
性高く実装し得る配線基板を実現できる。
ち、半導体チツプの一面の周端部と相対する領域部分に
絶縁部材を配置するようにしたことにより、配線基板の
変形に伴つて生じる半導体チツプと配線基板の配線パタ
ーンとの接触に起因する電気不良の発生を未然にかつ確
実に回避することができ、かくして半導体チツプを信頼
性高く実装し得る配線基板を実現できる。
【００４８】さらに回路基板において、半導体チツプの
電極が形成された一面の周端部、当該半導体チツプの各
側面及び半導体チツプの一面と対向する他面のうちの少
なくとも一箇所上に絶縁膜を形成し、並びに又は配線基
板のパターン面のうち、半導体チツプの一面の周端部と
相対する領域部分に絶縁部材を配設するようにしたこと
により、半導体チツプと、配線基板の配線パターン又は
ワイヤとの接触に起因する電気不良の発生を未然にかつ
確実に回避することができ、かくして実装の信頼性の高
い回路基板を実現できる。
電極が形成された一面の周端部、当該半導体チツプの各
側面及び半導体チツプの一面と対向する他面のうちの少
なくとも一箇所上に絶縁膜を形成し、並びに又は配線基
板のパターン面のうち、半導体チツプの一面の周端部と
相対する領域部分に絶縁部材を配設するようにしたこと
により、半導体チツプと、配線基板の配線パターン又は
ワイヤとの接触に起因する電気不良の発生を未然にかつ
確実に回避することができ、かくして実装の信頼性の高
い回路基板を実現できる。
【００４９】さらに半導体チツプを配線基板上に実装す
る実装方法において、半導体チツプの一面の周端部、当
該半導体チツプの各側面及び半導体チツプの一面と対向
する他面のうちの少なくとも一箇所上に絶縁膜を形成
し、並びに又は配線基板のパターン面のうち、半導体チ
ツプの一面の周端部と相対する領域部分に絶縁部材を配
設する第１の工程と、半導体チツプの電極を配線基板の
電極に電気的に接続するようにして半導体チツプを配線
基板上に実装する第２の工程とを設けるようにしたこと
により、半導体チツプと、配線基板の配線パターン又は
ワイヤとの接触に起因する電気不良の発生を未然にかつ
確実に回避することができ、かくして半導体チツプを配
線基板上に信頼性高く実装し得る実装方法を実現でき
る。
る実装方法において、半導体チツプの一面の周端部、当
該半導体チツプの各側面及び半導体チツプの一面と対向
する他面のうちの少なくとも一箇所上に絶縁膜を形成
し、並びに又は配線基板のパターン面のうち、半導体チ
ツプの一面の周端部と相対する領域部分に絶縁部材を配
設する第１の工程と、半導体チツプの電極を配線基板の
電極に電気的に接続するようにして半導体チツプを配線
基板上に実装する第２の工程とを設けるようにしたこと
により、半導体チツプと、配線基板の配線パターン又は
ワイヤとの接触に起因する電気不良の発生を未然にかつ
確実に回避することができ、かくして半導体チツプを配
線基板上に信頼性高く実装し得る実装方法を実現でき
る。
【図１】第１実施例による回路基板の構成を示す断面図
である。
である。
【図２】絶縁膜形成処理手順を示すフローチヤートであ
る。
る。
【図３】絶縁膜の形成手順の説明に供する断面図であ
る。
る。
【図４】第２実施例による回路基板の構成を示す断面図
である。
である。
【図５】第３実施例による回路基板の構成を示す断面図
である。
である。
【図６】他の実施例を示す断面図である。
【図７】フリツプチツプ実装法の説明に供する断面図で
ある。
ある。
【図８】ワイヤボンデイング実装法の説明に供する断面
図である。
図である。
２、１３、５０……半導体チツプ、２Ａ、１３Ａ、５０
Ａ……回路面、２Ｂ、１３Ｂ、５０Ｂ……側面、３、１
４、５１……パツド、５、１１……配線基板、６……異
方性導電材、７、１６……ランド、８……配線パター
ン、１５……ワイヤ、２０、３０、４０……回路基板、
２１、３１、５２Ａ〜５２Ｅ……絶縁膜、４１……絶縁
部材。
Ａ……回路面、２Ｂ、１３Ｂ、５０Ｂ……側面、３、１
４、５１……パツド、５、１１……配線基板、６……異
方性導電材、７、１６……ランド、８……配線パター
ン、１５……ワイヤ、２０、３０、４０……回路基板、
２１、３１、５２Ａ〜５２Ｅ……絶縁膜、４１……絶縁
部材。
Claims (4)
- 【請求項１】一面に電極が設けられた半導体チツプと、 上記半導体チツプの上記一面の周端部、当該半導体チツ
プの各側面及び上記半導体チツプの上記一面と対向する
他面のうちの少なくとも一箇所上に形成された絶縁材か
らなる絶縁膜とを具えることを特徴とする半導体装置。 - 【請求項２】所定の半導体チツプの一面に形成された電
極に対応させてパターン面に電極が設けられ、上記半導
体チツプの上記電極を上記パターン面の対応する上記電
極に接合するようにして上記半導体チツプを実装する配
線基板において、 上記パターン面のうち、上記半導体チツプの上記一面の
周端部と相対する領域部分に配設された絶縁材からなる
絶縁部材を具えることを特徴とする配線基板。 - 【請求項３】一面に電極が形成された半導体チツプと、
当該半導体チツプの上記電極に対応させてパターン面に
電極が形成された配線基板とを有し、上記半導体チツプ
の上記電極を上記配線基板の上記電極と電気的に接続す
るようにして上記配線基板上に上記半導体チツプが実装
されてなる回路基板において、 上記半導体チツプの上記一面の周端部、当該半導体チツ
プの各側面及び上記半導体チツプの上記一面と対向する
他面のうちの少なくとも一箇所上に絶縁材からなる絶縁
膜が形成され、並びに又は上記配線基板の上記パターン
面のうち、上記半導体チツプの上記一面の周端部と相対
する領域部分に絶縁材からなる絶縁部材が配設されたこ
とを特徴とする回路基板。 - 【請求項４】半導体チツプの一面に形成された電極に対
応させてパターン面に電極が設けられた配線基板の当該
パターン面上に、上記半導体チツプの上記電極を上記配
線基板の上記電極と電気的に接続するようにして上記配
線基板上に上記半導体チツプを実装する実装方法におい
て、 上記半導体チツプの上記一面の周端部、当該半導体チツ
プの各側面及び上記半導体チツプの上記一面と対向する
他面のうちの少なくとも一箇所上に絶縁材からなる絶縁
膜を形成し、並びに又は上記配線基板の上記パターン面
のうち、上記半導体チツプの上記一面の周端部と相対す
る領域部分に絶縁材からなる絶縁部材を配設する第１の
工程と、 上記半導体チツプの上記電極を上記配線基板の上記電極
に電気的に接続するようにして上記半導体チツプを上記
配線基板上に実装する第２の工程とを具えることを特徴
とする実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29382796A JPH10144819A (ja) | 1996-11-06 | 1996-11-06 | 半導体装置、配線基板、回路基板及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29382796A JPH10144819A (ja) | 1996-11-06 | 1996-11-06 | 半導体装置、配線基板、回路基板及び実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144819A true JPH10144819A (ja) | 1998-05-29 |
Family
ID=17799679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29382796A Pending JPH10144819A (ja) | 1996-11-06 | 1996-11-06 | 半導体装置、配線基板、回路基板及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144819A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
-
1996
- 1996-11-06 JP JP29382796A patent/JPH10144819A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522223B1 (ko) | 반도체장치및그제조방법 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6722028B2 (en) | Method of making electronic device | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH0727924B2 (ja) | 実装体の製造方法 | |
| JP2002009108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002231765A (ja) | 半導体装置 | |
| JPH10144819A (ja) | 半導体装置、配線基板、回路基板及び実装方法 | |
| US11424203B2 (en) | Semiconductor module and method of manufacturing semiconductor module | |
| US20240087970A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JPS62158336A (ja) | 電子部品の実装構造およびその実装方法 | |
| JPH06314707A (ja) | 混成集積回路 | |
| KR20030086192A (ko) | 개량된 와이어-접합된 칩 온 보드 패키지 | |
| JPH11288976A (ja) | 実装回路装置および半導体素子の実装方法 |