CN104871300A - 电子零件安装装置以及电子零件的制造方法 - Google Patents

电子零件安装装置以及电子零件的制造方法 Download PDF

Info

Publication number
CN104871300A
CN104871300A CN201480003595.4A CN201480003595A CN104871300A CN 104871300 A CN104871300 A CN 104871300A CN 201480003595 A CN201480003595 A CN 201480003595A CN 104871300 A CN104871300 A CN 104871300A
Authority
CN
China
Prior art keywords
mentioned
erecting bed
substrate
electronic component
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480003595.4A
Other languages
English (en)
Other versions
CN104871300B (zh
Inventor
瀬山耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Arakawa Co Ltd
Original Assignee
Arakawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arakawa Co Ltd filed Critical Arakawa Co Ltd
Publication of CN104871300A publication Critical patent/CN104871300A/zh
Application granted granted Critical
Publication of CN104871300B publication Critical patent/CN104871300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75734—Magnetic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

对基板(200)进行半导体晶片(400)的安装的覆晶安装装置具有至少一划分安装台(45)，该划分安装台(45)划分为：加热区域(452)，对固定在其表面的基板(200)进行加热；以及非加热区域(456)，不对固定在其表面的基板(200)进行加热。藉此，提供一种可利用简单的装置将多个电子零件高效地安装于基板上的电子零件安装装置。

Description

电子零件安装装置以及电子零件的制造方法
技术领域
本发明是关于电子零件安装装置的构造，尤其是关于电子零件安装装置的安装台的构造、以及使用该电子零件安装装置的电子零件的制造方法。
背景技术
作为将作为电子零件的半导体晶片安装在电路基板的方法而广泛采用的覆晶安装，即在半导体晶片形成称作凸块的突起电极，并将半导体晶片直接安装于电路基板。覆晶安装是利用焊料等材料在半导体晶片的电路面形成多个凸块(突起电极)，且将该凸块通过加热熔融而接合于电路基板上所形成的多个电极，借此将半导体晶片与电路基板接合，该覆晶安装与习知的打线安装方式相比可减小安装面积，而且具有电气特性良好、无需模具密封等优点。
在覆晶安装中，为确保半导体晶片与电路基板的接合部的连接可靠性，而必须通过底填充等对半导体晶片与电路基板的空隙进行树脂密封，若使用底填充则有液状树脂的填充花费时间等问题，而且在半导体晶片与电路基板之间的间隙越来越窄的近年的现状中，也存在难以注入液状树脂的问题。因此，使用如下的覆晶安装方法，即通过分配器预先对电路基板涂布热硬化性的非导电性膏(NCP)，通过经加热的安装工具将半导体晶片的凸块按压于电路基板的电极而使凸块加热熔融来将半导体晶片与电路基板电性安装，并同时使非导电性膏(NCP)加热硬化而对半导体晶片与电路基板之间进行树脂密封(例如参照专利文献1)。
又，近年来，安装于一个基板上的半导体晶片的数量变多，也有将100个～200个，甚至将1000个以上半导体晶片安装于基板的情形。该情形时，为可高效地进行安装，而提出具备多个安装头的安装装置(例如参照专利文献2)。
[先前技术文献]
[专利文献]
[专利文献1]日本专利特开2005-150446号公报
[专利文献2]日本专利特开2005-72444号公报
发明内容
发明所要解决的问题
此外，在将半导体晶片安装于电路基板时，大多是将吸附有半导体晶片的安装工具加热至例如300℃左右，并且将电路基板加热至70℃左右而进行安装。1个半导体晶片的安装时间大致为15秒～20秒左右，因此例如于在1个基板安装100个左右的半导体晶片的情形时，自安装开始至所有半导体晶片完成安装为止需要30分钟左右。
另一方面，覆晶安装装置中，大多在常温状态下，通过分配器将非导电性膏(NCP)涂布于安装半导体晶片的所有位置，其后在将基板加热至70℃左右的状态下进行安装。在1个基板安装100个左右的半导体晶片的情形时，在最初的安装位置，在非导电性膏(NCP)刚被加热至70℃后便安装半导体晶片，相对于此，在最后的安装位置，在非导电性膏(NCP)被加热至70℃的状态下经过30分钟左右之后安装半导体晶片。
然而，非导电性膏(NCP)为热硬化性，因此随着时间经过，即便为70℃左右的温度，变质的情况也多，例如在加热至70℃之后，必须在30分钟以内进行安装的情况多。因此，例如在安装1个半导体晶片需要15秒～20秒的情形时，通过分配器将非导电性膏(NCP)涂布于基板，在将基板加热至70℃左右之后可连续进行安装的半导体晶片的数量为100个左右(将基板加热至70℃左右之后在30分钟以内可安装的数量)，在安装于一片基板的半导体晶片的数量为此以上的情形时，必须在将基板暂时冷却至非导电性膏(NCP)不变质的常温之后，再次通过分配器将非导电性膏(NCP)涂布于基板，并在再次将基板加热至70℃左右之后，再次进行安装。因此，存在需要多个分配器，或必需有冷却基板的装置而导致设备大型化，并且因基板的冷却而花费时间，从而整体的安装时间变长的问题。又，不仅半导体晶片的安装，在将LED等其他电子零件安装于基板时也存在相同的问题。
由此，本发明的目的在于提供一种可利用简单的装置将多个电子零件高效地安装于基板的电子零件安装装置。
解决问题的技术手段
本发明的电子零件安装装置，包括至少一划分安装台，且在基板安装电子零件，该划分安装台划分为：加热区域，对固定在划分安装台的表面的基板进行加热；以及非加热区域，不对固定在划分安装台的表面的基板进行加热。
本发明的电子零件安装装置中亦较佳为，划分安装台包括：平板状的基体部，具有平面状的段差部；以及隔热层，以其表面与基体部的表面成为同一平面的方式重迭于段差部；且将基板固定在基体部的表面与隔热层的表面，加热区域为基体部的表面，非加热区域为隔热层的表面。
本发明的电子零件安装装置中亦较佳为，包括：第一划分安装台，划分为对固定在第一划分安装台的表面的基板进行加热的加热区域、以及不对固定在第一划分安装台的表面的基板进行加热的非加热区域；以及第二划分安装台，使加热区域及非加热区域的配置与第一划分安装台相反。
本发明的电子零件安装装置中亦较佳为，进而包括至少一整体加热安装台，对固定在表面的基板整体进行加热。
本发明的电子零件的制造方法，在基板安装多个电子零件，且包括：准备电子零件安装装置的步骤，该电子零件安装装置包括第一划分安装台及第二划分安装台，该第一划分安装台划分为对固定在第一划分安装台的表面的基板进行加热的加热区域、以及不对固定在第一划分安装台的表面的基板进行加热的非加热区域，该第二划分安装台使加热区域及非加热区域的配置与第一划分安装台相反；膏涂布步骤，使用电子零件安装装置，在基板上的安装各电子零件的各位置涂布非导电性膏；第一固定步骤，将基板固定在第一划分安装台；第一加热步骤，仅对基板的固定在第一划分安装台的加热区域上的部分进行加热；第一安装步骤，将各电子零件安装在基板的经加热的部分的各位置；第二固定步骤，将基板固定在第二划分安装台；第二加热步骤，仅对基板的固定在第二划分安装台的加热区域上的部分进行加热；及第二安装步骤，将各电子零件安装在基板的经加热的部分的各位置。
本发明的电子零件的制造方法，在基板安装多个电子零件，且包括：准备电子零件安装装置的步骤，该电子零件安装装置包括划分安装台及整体加热安装台，该划分安装台划分为对固定在划分安装台的表面的基板进行加热的加热区域、以及不对固定在划分安装台的表面的基板进行加热的非加热区域，该整体加热安装台对固定在其表面的基板整体进行加热；膏涂布步骤，在基板上的安装各电子零件的各位置涂布非导电性膏；第一固定步骤，将基板固定在划分安装台；第一加热步骤，仅对基板的固定在划分安装台的加热区域上的部分进行加热；第一安装步骤，将各电子零件安装在基板的经加热的部分的各位置；第三固定步骤，将基板固定在整体加热安装台；第三加热步骤，对基板整体进行加热；以及第三安装步骤，将各电子零件安装在第一安装步骤中未安装电子零件的各位置。
本发明的电子零件的制造方法，在基板安装多个电子零件，且包括：准备电子零件安装装置的步骤，该电子零件安装装置包括划分安装台，该划分安装台划分为对固定在划分安装台的表面的基板进行加热的加热区域、以及不对固定在划分安装台的表面的基板进行加热的非加热区域；膏涂布步骤，使用电子零件安装装置，在基板上的安装各电子零件的各位置涂布非导电性膏；第一固定步骤，将基板固定在划分安装台；第一加热步骤，仅对基板的固定在划分安装台的加热区域上的部分进行加热；第一安装步骤，将各电子零件安装在基板的经加热的部分的各位置；第四固定步骤，使基板在水平面内旋转180度，而将第一安装步骤中未安装电子零件的区域固定在划分安装台的加热区域；第四加热步骤，仅对基板的固定在划分安装台的加热区域上的部分进行加热；以及第四安装步骤，将各电子零件安装在基板的经加热的部分的各位置。
发明的效果
本发明发挥可提供能利用简单的装置将多个电子零件高效地安装于基板的电子零件安装装置的效果。
附图说明
图1是本发明的实施方式的覆晶安装装置的构成的俯视图。
图2是本发明的实施方式的覆晶安装装置的安装台的配置的俯视图。
图3是本发明的实施方式的覆晶安装装置的上游侧预加热台(preheating stage)、上游侧安装台的剖面图。
图4是本发明的实施方式的覆晶安装装置的下游侧预加热台、下游侧安装台的剖面图。
图5是使用本发明的实施方式的覆晶安装装置的安装步骤中的非导电性膏涂布步骤、上游侧预加热步骤、以及向上游侧安装台的移送步骤的说明图。
图6是使用本发明的实施方式的覆晶安装装置的安装步骤中自拾取半导体晶片至将半导体晶片反转并载置在移送台上为止的步骤的说明图。
图7是使用本发明的实施方式的覆晶安装装置的安装步骤中的上游侧安装步骤的说明图。
图8是使用本发明的实施方式的覆晶安装装置的安装步骤中的下游侧预加热步骤、以及向下游侧安装台的移送步骤的说明图。
图9是使用本发明的实施方式的覆晶安装装置的安装步骤中的下游侧安装步骤的说明图。
图10是本发明的另一实施方式的覆晶安装装置的安装台的配置的俯视图。
图11是本发明的另一实施方式的覆晶安装装置的下游侧预加热台、下游侧安装台的剖面图。
图12是使用本发明的另一实施方式的覆晶安装装置的安装步骤中的下游侧预加热步骤、以及向下游侧安装台的移送步骤的说明图。
图13是使用本发明的另一实施方式的覆晶安装装置的安装步骤中的下游侧安装步骤的说明图。
图14A是本发明的另一实施方式的覆晶安装装置的安装台的构成的俯视图。
图14B是本发明的另一实施方式的覆晶安装装置的安装台的构成的俯视图。
图15A是本发明的另一实施方式的覆晶安装装置的安装台的构成的俯视图。
图15B是本发明的另一实施方式的覆晶安装装置的安装台的构成的俯视图。
图15C是本发明的另一实施方式的覆晶安装装置的安装台的构成的俯视图。
图16是本发明的另一实施方式的覆晶安装装置的构成的俯视图。
图17是使用本发明的另一实施方式的覆晶安装装置的安装步骤中的非导电性膏涂布步骤、预加热步骤、以及向安装台的移送步骤的说明图。
图18是使用本发明的另一实施方式的覆晶安装装置的安装步骤中的安装步骤的说明图。
图19是使用本发明的另一实施方式的覆晶安装装置的安装步骤中的预加热步骤、以及向安装台的移送步骤的说明图。
图20是使用本发明的另一实施方式的覆晶安装装置的安装步骤中的安装步骤的说明图。
具体实施方式
以下，参照图式对将本发明应用于覆晶安装装置的情形的实施方式进行说明。如图1所示般，本实施方式的覆晶安装装置500包括基板供给区块10、非导电性膏(NCP)涂布区块20、上游侧预加热区块30、上游侧安装区块40、下游侧预加热区块60、下游侧安装区块70、制品搬出区块80、制品收纳区块90、半导体晶片拾取区块50、半导体晶片搬运区块110、及基板分流搬运区块100。基板200自基板供给区块10向制品收纳区块90如空心箭头19、空心箭头29、空心箭头39、空心箭头49、空心箭头69、空心箭头79、空心箭头89般搬运。本实施方式中，基板200的搬运方向作为X方向，与基板的搬运方向成直角的水平方向作为Y方向，及与基板200的面垂直的方向(高度方向)作为Z方向来说明。再者，以下实施方式中，虽然使用吸附或者真空吸附，作为将基板200固定在上游侧预加热区块30、上游侧安装区块40、下游侧预加热区块60、及下游侧安装区块70的方法来进行说明，但将基板200固定在各上游侧预加热区块30、上游侧安装区块40、下游侧预加热区块60、下游侧安装区块70的方法，并不限定于吸附或者真空吸附，例如，也可使用磁吸附或者电磁夹等进行固定。
基板供给区块10在内部具有未示出的基板贮存架，将架上收纳的基板200逐片供给至非导电性膏涂布区块20。
非导电性膏涂布区块20包括：框架21；X方向导件22，安装在框架21上；Y方向导件23，由X方向导件22导引而沿X方向移动；分配器头24，由Y方向导件23导引而沿Y方向移动；分配器台25，吸附固定基板200；及搬运轨道26，将自基板供给区块10供给的基板200搬运至分配器台25。分配器头24构成为可通过X方向导件22与Y方向导件23而沿XY方向自由移动。又，在分配器头24安装有图5的(a)所示的分配器241。
上游侧预加热区块30包括：框架31；基板搬运机械手32，安装在框架31上；及上游侧预加热台35。基板搬运机械手32包括旋转自如的主体33、及安装在主体33上的伸缩自如的臂34。臂34在前端包括抓住基板200的手部(未示出)，自分配器台25上拾取基板200，并将基板200移动、载置在上游侧预加热台35上，并且自上游侧预加热台35上拾取基板200，并将基板200移动、载置在上游侧安装台45上。
上游侧安装区块40包括：框架41；X方向框架42，安装在框架41上；Y方向框架43，安装在X方向框架42上；上游侧安装头44，安装在Y方向框架43上；及上游侧安装台45，吸附固定基板200。该上游侧安装区块40构成为：上游侧安装台45安装在未示出的XY平台上，并可沿XY方向移动，且上游侧安装头44可沿Z方向自由移动。又，在上游侧安装头44安装有图7的(n)所示的上游侧安装工具441。
与上游侧预加热区块30相同，下游侧预加热区块60包括：框架61；基板搬运机械手62，安装在框架61上；及下游侧预加热台65。基板搬运机械手62包括旋转自如的主体63、及安装在主体63上的伸缩自如的臂64。臂64在前端包括抓住基板200的手部(未示出)，自上游侧安装台45上拾取基板200，并将基板200移动、载置在下游侧预加热台65上，并且自下游侧预加热台65上拾取基板200，并将基板200移动、载置在下游侧安装台75上。
下游侧安装区块70包括：框架71；X方向框架72，安装在框架71上；Y方向框架73，安装在X方向框架72上；下游侧安装头74，安装在Y方向框架73上；及下游侧安装台75，吸附固定基板200。该下游侧安装区块70构成为：下游侧安装台75安装在未示出的XY平台上，并可沿XY方向移动，且下游侧安装头74可沿Z方向自由移动。又，在下游侧安装头74安装有图9的(t)所示的下游侧安装工具741。
制品搬出区块80包括：框架81；基板搬运机械手82，安装在框架81上；及搬运轨道86，安装在框架81上。基板搬运机械手82包括旋转自如的主体83、及安装在主体83上的伸缩自如的臂84。臂84在前端包括抓住基板200的手部(未示出)，自下游侧安装台75上拾取基板200，并将该基板200移动、载置在搬运轨道86上。搬运轨道86通过未示出的搬运装置而将基板200搬运至制品收纳区块90。
制品收纳区块90在内部具有未示出的基板收纳架，将结束安装的基板200收纳在各个架上。若在制品收纳区块90的架上收纳有规定数量的基板200，则将制品收纳区块90内的基板200搬运至未示出的固化装置。
半导体晶片拾取区块50包括：框架51；拾取台55，吸附固定框架51上所安装的晶圆300；拾取头54，可通过安装在框架51上的Y方向导件52、及安装在Y方向导件52上的X方向导件53而在拾取台55上沿XY方向自如移动；及移送头57，安装在由Y方向导件52导引的X方向导件56上，并可沿XY方向自如移动。拾取头54包括绕图6的(c)所示的旋转轴543自如旋转的拾取夹头541。又，移送头57如图6的(g)、图6的(h)所示般，安装有自拾取夹头541接收反转的半导体晶片400并将其移动至移送台112的移送夹头571。
半导体晶片搬运区块110为将接收有反转的半导体晶片400的移送台112(示于图6的(g)、图6的(h))搬运至上游侧安装区块40、下游侧安装区块70的搬运路径。
基板分流搬运区块100自上游侧预加热区块30分流过上游侧安装区块40或下游侧安装区块70而将基板200搬运至下游侧预加热区块60或制品搬出区块80。
如图2所示般，上游侧预加热台35、上游侧安装台45、下游侧预加热台65、下游侧安装台75为划分安装台，其划分为对吸附在其表面的基板200进行加热的加热区域352、加热区域452、加热区域652、加热区域752、及不对吸附在其表面的基板200进行加热的非加热区域356、非加热区域456、非加热区域656、非加热区域756。加热区域352、加热区域452、加热区域652、加热区域752较非加热区域356、非加热区域456、非加热区域656、非加热区域756稍宽，且延伸超过各台的Y轴方向的各中心线360、中心线460、中心线660、中心线760。上游侧预加热台35与上游侧安装台45，为在基板200的搬运方向下游侧配置有加热区域352、加热区域452、且在基板200的搬运方向上游侧配置有非加热区域356、非加热区域456的第一型划分台、第一型划分安装台，下游侧预加热台65与下游侧安装台75，为使加热区域及非加热区域的配置与第一型划分安装台即上游侧预加热台35、上游侧安装台45的配置相反地，在基板200的搬运方向上游侧配置有加热区域652、加热区域752、且在基板200的搬运方向下游侧配置有非加热区域656、非加热区域756的第二型划分台、第二型划分安装台。下游侧预加热台65的加热区域652与非加热区域656的配置，为使上游侧预加热台35的加热区域352与非加热区域356的配置绕Y方向的中心轴360反转的配置。同样，下游侧安装台75的加热区域752与非加热区域756的配置，为使上游侧安装台45的加热区域452与非加热区域456的配置绕Y方向的中心轴460反转的配置。
如图3所示般，上游侧预加热台35、上游侧安装台45包括：平板状的基体部351、基体部451，在基板200的搬运方向上游侧具有平面状的段差部353、段差部453；隔热层354、隔热层454，重迭于段差部353、段差部453；及加热器底座(heater base)358、加热器底座458，重迭于基体部351、基体部451的下方。基体部351、基体部451例如为不锈钢等热导率佳的金属制品，隔热层354、隔热层454例如由塑胶等热导率低的材料的隔热间隔件355、隔热间隔件455构成。隔热间隔件355、隔热间隔件455在段差部353、段差部453侧的面包括凹部357、凹部457，构成为在与段差部353、段差部453的表面之间形成空气隔热层而可有效地对其与段差部353、段差部453的表面之间进行隔热。又，加热器底座358在内部配置有加热器359、加热器459。基体部351、基体部451的表面为加热区域352、加热区域452，隔热间隔件355、隔热间隔件455的表面为非加热区域356、非加热区域456。隔热间隔件355、隔热间隔件455分别通过未示出的螺栓等紧固件而安装在段差部353、段差部453，可简单地拆卸、更换。同样地，基体部351、基体部451也利用螺栓等紧固部件安装在加热器底座358、加热器底座458，且构成为可与隔热间隔件355、隔热间隔件455一同简单地更换。
如图4所示般，下游侧预加热台65、下游侧安装台75为使上游侧预加热台35、上游侧安装台45的加热区域与非加热区域的配置绕中心线360、中心线460反转而成，且包括：平板状的基体部651、基体部751，在基板200的搬运方向下游侧具有平面状的段差部653、段差部753；隔热层654、隔热层754，重迭于段差部653、段差部753；及加热器底座658、加热器底座758，重迭在基体部651、基体部751的下方，基体部651、基体部751的表面为加热区域652、加热区域752，构成隔热层654、隔热层754的隔热间隔件655、隔热间隔件755的表面为非加热区域656、非加热区域756。又，隔热间隔件655、隔热间隔件755在段差部653、段差部753侧的面包括凹部657、凹部757，构成为在与段差部653、段差部753的表面之间形成空气隔热层而可有效地对其与段差部653、段差部753的表面之间进行隔热。与上游侧预加热台35、上游侧安装台45相同，隔热间隔件655、隔热间隔件755分别通过未示出的螺栓等紧固件而安装在段差部653、段差部753上，基体部651、基体部751也利用螺栓等紧固部件安装在加热器底座658、加热器底座758上。
使用图5至图9对使用如上所述般构成的覆晶安装装置500而将半导体晶片400安装在基板200上的步骤进行说明。
图1所示的非导电性膏涂布区块20将自基板供给区块10搬运的基板200吸附固定在分配器台25上，如图5的(a)所示般，一面使分配器头24沿XYZ方向移动，一面在基板200上的对半导体晶片400进行安装的多个位置通过分配器241而涂布非导电性膏(NCP)201。非导电性膏(NCP)201的涂布是在基板200成为常温的状态下进行(膏涂布步骤)。
若在基板200的规定位置涂布有非导电性膏(NCP)201，则由图1所示的基板搬运机械手32自分配器台25拾取基板200，如图5的(a)、图5的(b)的箭头a般搬运至上游侧预加热台35上，并载置在上游侧预加热台35上。上游侧预加热台35将基板200吸附固定在其表面。如图2、图5的(b)所示般，上游侧预加热台35为在基板200的搬运方向下游侧配置有加热区域352、且在基板200的搬运方向上游侧配置有非加热区域356的第一型划分台，基板200的搬运方向下游侧的较一半部分稍大的区域(吸附固定于加热区域352的部分)通过加热器359而加热至70℃左右。借此，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也上升至70℃左右。另一方面，基板200的搬运方向上游侧的较一半部分稍小的区域(吸附固定于非加热区域356的部分)，通过隔热层354而隔断加热器359的热，因此未被加热而保持在常温或者较常温稍高的程度。因此，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也保持在常温或者较常温稍高的程度。
而且，基板200的吸附固定于加热区域352的部分的温度上升至70℃左右之后，由图1所示的基板搬运机械手32自上游侧预加热台35拾取基板200，如图5的(b)、图5的(c)的箭头b般搬运至上游侧安装台45上并载置在上游侧安装台45上。上游侧安装台45将基板200吸附固定于其表面(第一吸附(固定)步骤)。
与上游侧预加热台35同样地，上游侧安装台45为在基板200的搬运方向下游侧配置有加热区域452、且在基板200的搬运方向上游侧配置有非加热区域456的第一型划分台，基板200的搬运方向下游侧的较一半部分稍大的区域(吸附固定于加热区域452的部分)，通过加热器459而保持在70℃左右的温度，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也保持在70℃左右。基板200的搬运方向上游侧的较一半部分稍小的区域(吸附固定于非加热区域456的部分)，通过隔热层454隔断加热器459的热而保持在常温或者较常温稍高的程度，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也保持在常温或者较常温稍高的程度(第一加热步骤)。
另一方面，如图6的(c)所示般，在拾取台55的上表面551保持有对图1所示的晶圆300进行切割而成的半导体晶片400。在半导体晶片400的安装面(图6的(c)中的上侧的面)形成有凸块401。首先，如图6的(c)的箭头c所示般，拾取夹头541下降至所欲拾取的半导体晶片400的安装面。如图6的(d)所示般，拾取夹头541向半导体晶片400下降，当拾取夹头541前端的吸附面542接触于半导体晶片400的安装面时，将半导体晶片400吸附于拾取夹头541前端的吸附面542。然后，如图6的(e)所示般，若拾取夹头541如箭头e般上升，则自拾取台55的上表面551拾取半导体晶片400。如图6的(e)所示般拾取半导体晶片400之后，通过使拾取夹头541的旋转轴543向图6的(f)的箭头f的方向旋转180度而使朝向下侧的拾取夹头541的吸附面542朝上，以半导体晶片400的表面402(与形成有凸块401的安装面为相反侧的面)在图6的(f)中成为上方的方式使半导体晶片400反转。
如图6的(g)的空心箭头g1所示般，在将拾取夹头541的吸附面542保持在上方的状态下，以保持有半导体晶片400的状态使拾取头54沿XY方向移动，而使拾取夹头541移动至在与移送夹头571之间进行半导体晶片400的交付的位置。又，如图6的(g)的空心箭头g2所示般，移送头57也使移送夹头571移动至上述的交付位置。然后，如图6的(g)的箭头g所示般，使移送夹头571的吸附面572朝反转的拾取夹头541的吸附面542上所吸附的半导体晶片400的表面402下降。然后，在移送夹头571的吸附面572接触于半导体晶片400的表面402之后，解除利用拾取夹头541对半导体晶片400的吸附，并且使半导体晶片400吸附于移送夹头571的吸附面572，自拾取夹头541将半导体晶片400交付至移送夹头571。
如图6的(h)的箭头h所示般，移送头57使接收到半导体晶片400的移送夹头571移动至向移送台112的交付位置。然后，使移送夹头571下降至移送台112上而将半导体晶片400交付至移送台112的表面113。半导体晶片400以表面402为Z方向上侧、且形成有凸块401的安装面为Z方向下侧的状态载置在移送台112的表面113上而被交付至移送台112。若将半导体晶片400交付至移送台112的表面113，则移送头57如图7的(k)的箭头k所示般上升而自半导体晶片400离开。并且，接收到半导体晶片400的移送台112，自图1所示的半导体晶片拾取区块50沿半导体晶片搬运区块110的搬运路径111，而如图7的(k)、图7的(m)的空心箭头k2所示般搬运至上游侧安装区块40。如图7的(m)的箭头m所示般，若将移送台112搬运至上游侧安装区块40，则上游侧安装头44使上游侧安装工具441下降至移送台112上而使吸附面442接触于半导体晶片400的表面402，从而使半导体晶片400吸附于上游侧安装工具441的吸附面442。上游侧安装工具441若在吸附面442吸附有半导体晶片400，则通过配置在内部的加热器(未示出)而将半导体晶片400加热至300℃左右，如图7的(n)的箭头n般，在吸附固定于上游侧安装台45的加热区域452上的基板200的部分的规定位置安装半导体晶片400。吸附固定于加热区域452上的基板200、及涂布在该区域的基板200上的非导电性膏(NCP)201的温度成为70℃左右，因此若安装被加热至300℃左右的半导体晶片400，则形成在半导体晶片400的安装面上的凸块401熔融而与基板200的电极安装，并且非导电性膏(NCP)201被加热而硬化，从而将半导体晶片400固定安装在基板200上(第一安装步骤)。
在该第一安装步骤中，半导体晶片400向基板200的安装，是自图7的(n)的最右侧(正X方向侧)的行的纸面内侧(正Y方向侧)向纸面近前侧(负Y方向侧)进行，在图7的(n)所示的最右侧的行的半导体晶片400的安装结束之后，通过未示出的XY平台而使上游侧安装台45沿X(正)方向移动1晶片量，进行自最右侧起至第二行的半导体晶片400的安装。以下，在一行半导体晶片400的安装结束之后，通过未示出的XY平台而使上游侧安装台45沿X(正)方向移动1晶片量，进行下一行半导体晶片400的安装。然后，若在吸附固定于上游侧安装台45的加热区域452上的基板200的部分的所有规定位置安装有半导体晶片400，则结束利用上游侧安装台45的第一安装步骤。
此时，在上游侧安装台45的配置在基板200的搬运方向(X方向)的上游侧的非加热区域456上所吸附的基板200的部分并未安装有半导体晶片400。该部分通过隔热层454而隔断来自加热器459的热，因此保持在常温或者较常温稍高的程度，基板200及涂布在基板200上的非导电性膏(NCP)201也保持在常温或者较常温稍高的程度。由此，在上游侧安装台45中，在基板200的搬运方向上游侧的较一半部分稍窄的范围内，在安装半导体晶片400的期间，非导电性膏(NCP)201的温度也保持在常温或者较常温稍高的程度，从而可抑制非导电性膏(NCP)201因温度的上升所引起的变质。
在半导体晶片400向吸附固定于上游侧安装台45的加热区域452上的基板200的部分的规定位置的安装结束之后，图1所示的基板搬运机械手62自上游侧安装台45上拾取基板200，如图8的(p)的箭头p所示般将基板200搬运至下游侧预加热台65上并载置在该下游侧预加热台65上。下游侧预加热台65将基板200吸附固定在其表面。
在吸附固定于下游侧预加热台65上时，在上游侧安装台45中，虽然安装有半导体晶片400的基板200的部分，亦或是吸附固定于上游侧安装台45的加热区域452上的基板200的部分(基板200的下游侧的较一半部分稍大的区域)成为70℃左右的温度，但未安装半导体晶片400的基板200的部分，亦或是吸附固定于上游侧安装台45的非加热区域456上的基板200的部分(基板200的上游侧的较一半部分稍小的区域)，成为常温或者较常温稍高的程度的温度。
如图2、图8的(p)所示般，下游侧预加热台65为在基板200的搬运方向上游侧配置有加热区域652、且在基板200的搬运方向下游侧配置有非加热区域656的第二型划分台，基板200的搬运方向上游侧的较一半部分稍大的区域(吸附固定于加热区域652的部分)，通过加热器659而加热至70℃左右。借此，未安装温度为常温或较常温稍高的程度的半导体晶片400的基板200的部分，亦或是吸附固定于上游侧安装台45的非加热区域456上的基板200的部分(基板200的上游侧的较一半部分稍小的区域)，自常温或者较常温稍高的程度加热至70℃左右，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也上升至70℃左右。
另一方面，在上游侧安装台45中，安装有半导体晶片400的基板200的部分，亦或是吸附固定于上游侧安装台45的加热区域452上的基板200的部分(基板200的下游侧的较一半部分稍大的区域)，以70℃左右的温度吸附固定于下游侧预加热台65的基板200的搬运方向下游侧的较一半部分稍小的区域(吸附固定于非加热区域656的部分)。该部分通过隔热层654而隔断加热器659的热，因此安装有半导体晶片400的基板200的部分的温度自70℃左右逐渐降低。因此，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也自70℃左右的温度逐渐降低。
而且，在基板200的吸附固定于加热区域652的部分的温度上升至70℃左右之后，由图1所示的基板搬运机械手62自下游侧预加热台65拾取基板200，如图8的(p)、图8的(q)的箭头q般搬运至下游侧安装台75上，并载置在下游侧安装台75上。下游侧安装台75将基板200吸附固定于其表面(第二吸附(固定)步骤)。
与下游侧预加热台65同样地，下游侧安装台75为在基板200的搬运方向上游侧配置有加热区域752、且在基板200的搬运方向下游侧配置有非加热区域756的第二型划分台，基板200的搬运方向上游侧的较一半部分稍大的区域(吸附固定于加热区域752的部分)，通过加热器759而保持在70℃左右的温度，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也保持在70℃左右。基板200的搬运方向下游侧的较一半部分稍小的区域(吸附固定于非加热区域756的部分)，通过隔热层754而隔断加热器759的热，因此温度较载置在下游侧预加热台65上时的温度进一步降低(第二加热步骤)。
如先前参照自图6的(c)至图7的(k)所说明般，拾取台55的上表面551的半导体晶片400由拾取夹头541拾取，并在反转180度之后交付至移送夹头571，进而，在自移送夹头571交付至移送台112。若将半导体晶片400交付至移送台112的表面113，则移送头57如图9的(r)的箭头r所示般上升而自半导体晶片400离开。并且，接收到半导体晶片400的移送台112，自图1所示的半导体晶片拾取区块50沿半导体晶片搬运区块110的搬运路径111，如图9的(r)、图9的(s)的空心箭头r2所示般搬运至下游侧安装区块70。如图9的(s)的箭头s所示般，若移送台112搬运至下游侧安装区块70，则下游侧安装头74使下游侧安装工具741下降至移送台112上，而使下游侧安装工具741的吸附面742接触于半导体晶片400的表面402，使半导体晶片400吸附于下游侧安装工具741的吸附面742。下游侧安装工具741若在吸附面742吸附有半导体晶片400，则通过配置在内部的加热器(未示出)而将半导体晶片400加热至300℃左右，如图9的(t)的箭头t般，在吸附固定于下游侧安装台75的加热区域752上的基板200的部分的规定位置安装半导体晶片400。吸附固定于加热区域752上的基板200、及涂布在该区域的基板200上的非导电性膏(NCP)201的温度为70℃左右，因此若安装被加热至300℃左右的半导体晶片400，则形成在半导体晶片400的安装面的凸块401熔融而与基板200的电极安装，并且非导电性膏(NCP)201被加热而硬化，从而半导体晶片400固定安装在基板200上(第二安装步骤)。
在该第二安装步骤中，半导体晶片400向基板200的安装，是自第一安装步骤中最后安装的半导体晶片400的行所邻接的行，即自图9的(t)所示的下游侧安装台75的加热区域752中的最右侧(正X方向侧)的行的纸面内侧(正Y方向侧)向纸面近前侧(负Y方向侧)进行，在该行的半导体晶片400的安装结束之后，通过未示出的XY平台而使下游侧安装台75沿X(正)方向移动1晶片量，在下一行进行半导体晶片400的安装。以下，在一行半导体晶片400的安装结束之后，通过未示出的XY平台而使下游侧安装台75沿X(正)方向移动1晶片量，而进行下一行的半导体晶片400的安装。然后，若在吸附固定于下游侧安装台75的加热区域752上的基板200的部分的所有规定位置安装有半导体晶片400，则结束利用下游侧安装台75的第二安装步骤。
在半导体晶片400向吸附固定于下游侧安装台75的加热区域752上的基板200的部分的规定位置的安装结束之后，图1所示的基板搬运机械手82自下游侧安装台75上拾取基板200，并将该基板200移动载置在搬运轨道86上。所有半导体晶片400的安装结束而成为制品的基板200，通过未示出的搬运装置而在搬运轨道86上搬运至制品收纳区块90。在制品收纳区块90的架上收纳有规定数量的基板200之后，将制品收纳区块90内的基板200搬运至未示出的固化装置，例如以200℃左右的温度固化1小时左右。借此，非导电性膏(NCP)201完全硬化。
如以上所说明，本实施方式中，在上游侧预加热台35仅将基板200的搬运方向下游侧的大致一半的区域加热至70℃左右，在上游侧安装台45，仅将基板200的搬运方向下游侧的大致一半的区域保持在70℃左右，且仅在该部分安装半导体晶片400，在此期间，将基板200的搬运方向上游侧的大致一半的区域保持在常温或者较常温稍高的程度的温度，而抑制涂布在基板200的搬运方向上游侧的大致一半的区域中的非导电性膏(非导电性膏)201的变质，在下游侧预加热台65、下游侧安装台75中，将先前保持在接近于常温的温度的基板200的搬运方向上游侧的大致一半的区域加热至70℃左右，并且进行向该区域安装半导体晶片400，因此于在基板200的下游侧的一半部分安装半导体晶片400的期间，将基板200的上游侧的一半部分保持在常温或者较常温稍高的程度的温度，从而可抑制在进行基板200的上游侧的一半部分的安装之前非导电性膏(NCP)201因热而变质。因此，自非导电性膏(NCP)201涂布在基板200上至以加热至70℃左右的状态安装半导体晶片400所等待的最大时间，为在基板200的上游侧的一半部分、或者下游侧的一半部分的各区域安装半导体晶片400的时间。在习知技术的覆晶安装装置中，自非导电性膏(NCP)201涂布在基板200上至以加热至70℃左右的状态安装半导体晶片400所等待的最大时间为在基板200的整个表面安装半导体晶片400的时间，与此相比，本实施方式的覆晶安装装置500中的上述等待时间，为习知技术的覆晶安装装置的大约一半的时间。由此，本实施方式的覆晶安装装置500与习知技术的覆晶安装装置比较，在涂布在基板200上的非导电性膏(NCP)201因热而变质之前可安装的半导体晶片400的数量为2倍。即，本实施方式发挥可抑制非导电性膏(NCP)201因热而变质，并且可在基板200上安装多个半导体晶片400的效果。
又，本实施方式中，对于在上游侧安装台45结束安装的基板200的下游侧的大约一半区域，在下游侧预加热台65、下游侧安装台75未被加热，因此在自非导电性膏(NCP)201涂布于基板200至在下游侧安装台75结束所有半导体晶片400的安装的期间，与涂布在基板200上的非导电性膏(NCP)201被加热至70℃左右的期间为大致相同的时间，因此发挥可通过固化而使非导电性膏(NCP)201大致均匀地硬化的效果。
以上说明中说明的是如下情况，即本实施方式的覆晶安装装置500如图1所示的空心箭头19、空心箭头29、空心箭头39所示般，将基板200依序搬运至基板供给区块10、非导电性膏(NCP)涂布区块20、上游侧预加热区块30、及上游侧安装区块40，在基板200的下游侧的一半部分安装半导体晶片400之后，如空心箭头49、空心箭头69所示，将基板200依序搬运至下游侧预加热区块60、及下游侧安装区块70，且在基板200的上游侧的一半部分安装半导体晶片400，但如接下来说明般也可进行各种方式的安装。
例如，在欲仅在基板的上游侧的一半部分安装半导体晶片400的情形时也可为：在非导电性膏涂布区块20仅在基板200的上游侧的一半部分涂布非导电性膏(NCP)201之后，通过基板搬运机械手32而自分配器台25上拾取基板200并使该基板200载置在基板分流搬运区块100的上游侧预加热区块线101，如图1所示的空心箭头109所示般，与X方向搬运路线104、下游侧预加热区块线102一同搬运基板200，由基板搬运机械手62自下游侧预加热区块线102拾取基板200并将该基板200载置在下游侧预加热台65上，在下游侧预加热区块60、下游侧安装区块70仅对基板200的上游侧的一半部分安装半导体晶片400。又，反之，在欲仅在基板的下游侧的一半部分安装半导体晶片400的情形时也可为：将基板200依序搬运至基板供给区块10、非导电性膏(NCP)涂布区块20、上游侧预加热区块30、上游侧安装区块40，于在基板200的下游侧的一半部分安装半导体晶片400之后，由基板搬运机械手62自上游侧安装台45上拾取基板200并将该基板200载置在基板分流搬运区块100的下游侧预加热区块线102，与X方向搬运路线104、制品搬出区块线103一同搬运基板200，由基板搬运机械手82自制品搬出区块线103拾取基板200并将该基板200载置在制品搬出区块80的搬运轨道86上。
进而，在基板200的大小为各分配器台25、上游侧预加热台35、上游侧安装台45、下游侧预加热台65、下游侧安装台75的一半以下的大小的情形时也可为：在分配器区块20涂布非导电性膏(NCP)201之后，使用基板搬运机械手32、基板分流搬运区块100将基板200并行搬运至上游侧预加热区块30、上游侧安装区块40、下游侧预加热区块60、及下游侧安装区块70，在各安装区块分别并行地进行安装基板200，将安装后的基板200使用基板搬运机械手82、基板分流搬运区块100自制品搬出区块80搬运至制品收纳区块90。该情形时，可利用1台覆晶安装装置500高效地对小基板进行安装。
其次，参照图10至图13对本发明的另一实施方式的覆晶安装装置600进行说明。对与参照图1至图9所说明的实施方式相同的部分附上相同的符号并省略说明。如图10所示般，本实施方式中，将下游侧预加热区块120、下游侧安装区块130的下游侧预加热台125、下游侧安装台135设为不存在非加热区域的整体加热台。下游侧预加热区块120包括：框架121；基板搬运机械手122，安装在框架121上；及下游侧预加热台125。基板搬运机械手122包括旋转自如的主体123、及安装在主体123上的伸缩自如的臂124。下游侧安装区块130则包括：框架131；X方向框架132，安装在框架131上；Y方向框架133，安装在X方向框架132上；下游侧安装头134，安装在Y方向框架133上；及下游侧安装台135，吸附固定基板200。并且，如空心箭头49、空心箭头129所示，将基板200依序搬运至下游侧预加热区块120、及下游侧安装区块130。
如图10所示般，本实施方式的下游侧预加热台125、下游侧安装台135的整个表面为加热区域1252、加热区域1352，如图11所示般，各下游侧预加热台125、下游侧安装台135分别通过螺栓等紧固件将在内部内置有加热器1259、加热器1359的加热器底座1258、加热器底座1358重迭在不锈钢等金属制的平板的基体部1251、基体部1351的下侧而成为一体。加热器1259、加热器1359的热传导过基体部1251、基体部1351而使吸附基板200的表面的加热区域1252、加热区域1352的温度上升。
参照图12、图13对使用本实施方式的覆晶安装装置600在基板200安装半导体晶片400的步骤进行说明。关于如下步骤，与参照图5至图7进行说明的实施方式相同(膏涂布步骤、第一吸附(固定)步骤、第一加热步骤、第一安装步骤)，该步骤为自通过分配器241将非导电性膏(NCP)201涂布在基板200的步骤，至通过上游侧预加热台35将基板200的下游侧的大约一半的区域加热至70℃左右，并将该基板200移送、载置在上游侧安装台45的步骤；自晶圆300拾取半导体晶片400并使之反转，且载置在移送台112而搬运至上游侧安装区块40的步骤；及在上游侧安装台45安装半导体晶片400的步骤。
如图10、图12的(P)所示般，基板200由图1所示的基板搬运机械手62自上游侧安装台45拾取，如图12的(P)的箭头P般搬运至下游侧预加热台125上并载置在下游侧安装台135上。下游侧安装台135将基板200吸附固定于其表面。下游侧预加热台125是整个表面为加热区域1252的整体加热的预加热台，吸附固定于表面(加热区域1252)的基板200整体通过加热器1259加热至70℃左右。藉此，如参照图5至图7所说明般，在上游侧安装台45未安装半导体晶片400的基板200的部分，亦或是吸附固定于上游侧安装台45的非加热区域456上的基板200的部分(基板200的上游侧的较一半部分稍小的区域)的温度，自常温或者较常温稍高的程度被加热至70℃左右，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也上升至70℃左右。又，在上游侧安装台45安装有半导体晶片400的基板200的部分，亦或是吸附固定于上游侧安装台45的加热区域452上的基板200的部分(基板200的下游侧的较一半部分大的区域)维持在70℃左右的温度。
然后，在吸附于下游侧预加热台125表面的基板200整体的温度成为70℃左右之后，基板200由图1所示的基板搬运机械手62自下游侧预加热台125拾取，如图12的(p)、图12的(q)的箭头q般搬运至下游侧安装台135上并载置在下游侧安装台135上。下游侧安装台135将基板200吸附固定于其表面(第三吸附(固定)步骤)。
与下游侧预加热台125相同，下游侧安装台135为对基板200整体进行加热的整体加热安装台，将吸附固定于作为加热区域1352的表面的基板200整体保持在70℃左右的温度(第三加热步骤)。
如先前参照图6的(c)至图7的(k)所说明般，拾取台55的上表面551的半导体晶片400由拾取夹头541拾取，并在反转180度之后交付至移送夹头571，进而在自移送夹头571交付至移送台112。若将半导体晶片400交付至移送台112的表面113，则移送头57如图13的(r)的箭头r所示般上升而自半导体晶片400离开。并且，接收半到导体晶片400的移送台112自图1所示的半导体晶片拾取区块50沿半导体晶片搬运区块110的搬运路径111，如图13的(r)、图13的(s)的空心箭头r2所示般搬运至下游侧安装区块130。
如图13的(s)的箭头s所示般，若移送台112被搬运至下游侧安装区块130，则下游侧安装头74使下游侧安装工具741下降至移送台112上而使下游侧安装工具741的吸附面742接触于半导体晶片400的表面402，使半导体晶片400吸附在下游侧安装工具741的吸附面742。下游侧安装工具741若在吸附面742吸附有半导体晶片400，则通过配置在内部的加热器(未示出)将半导体晶片400加热至300℃左右，如图13的(t)的箭头t般，在吸附固定于下游侧安装台135的基板200的部分的上游侧的大约一半的区域上的规定位置安装半导体晶片400。吸附固定于下游侧安装台135的作为加热区域1352的表面的基板200、及涂布在基板200上的非导电性膏(NCP)201的温度为70℃左右，因此若安装被加热至300℃左右的半导体晶片400，则形成在半导体晶片400的安装面上的凸块401熔融而与基板200的电极安装，并且非导电性膏(NCP)201被加热而硬化，从而半导体晶片400固定安装在基板200上(第三安装步骤)。
该第三安装步骤中，基板200的半导体晶片400的安装与先前参照图9的(t)所说明的情况相同，是自图13的(t)所示的下游侧安装台135的加热区域1352中的最右侧(正X方向侧)的行的纸面内侧(正Y方向侧)向纸面近前侧(负Y方向侧)进行，在该行的半导体晶片400的安装结束之后，通过未示出的XY平台而使下游侧安装台135沿X(正)方向移动1晶片量，而在下一行进行半导体晶片400的安装。以下，在一行半导体晶片400的安装结束之后，通过未示出的XY平台而使下游侧安装台135沿X(正)方向移动1晶片量，而进行下一行的半导体晶片400的安装。然后，若在吸附固定于下游侧安装台135的加热区域1352上的基板200的部分的所有规定位置安装有半导体晶片400，则结束利用下游侧安装台135的第三安装步骤。
在半导体晶片400向吸附固定于下游侧安装台135的加热区域1352上的基板200的部分的规定位置的安装结束之后，将基板200搬运至未示出的固化装置，例如以200℃左右的温度固化1小时左右。借此，非导电性膏(NCP)201完全硬化。
本实施方式的覆晶安装装置600，与先前参照图1至图9所说明的实施方式的覆晶安装装置500相同，在基板200的下游侧的一半部分安装半导体晶片400的期间，将基板200的上游侧的一半部分保持在常温或者较常温稍高的程度的温度，从而可抑制在进行基板200的上游侧的一半部分的安装之前非导电性膏(NCP)201因热而变质。因此，与习知技术的覆晶安装装置比较，在涂布在基板200上的非导电性膏(NCP)201因热而变质之前可安装的半导体晶片400的数量成为习知2倍，本实施方式的覆晶安装装置600在可抑制非导电性膏(NCP))201因热而变质，并且可在基板200安装多个半导体晶片400的方面发挥相同的效果。
又，本实施方式的覆晶安装装置600，如先前参照图1至图9所说明的实施方式的覆晶安装装置500般，自于基板200上涂布非导电性膏(NCP)201之后至在下游侧安装台75结束所有半导体晶片400的安装的期间，与涂布在基板200上的非导电性膏(NCP)201被加热至70℃左右的期间不为大致相同的时间，涂布在基板200的下游侧的一半部分上的非导电性膏(NCP)201被加热至70℃左右的期间，为涂布在基板200的上游侧的一半部分上的非导电性膏(NCP)201被加热至70℃左右的期间的2倍。然而，涂布在基板200的上游侧的一半部分上的非导电性膏(NCP)201通过在上游侧安装台45的安装而硬化，因此其后即便保持70℃的温度，也有不太影响固化中的硬化状态的情形。在该情形时，结构较覆晶安装装置500更简单的本实施方式的覆晶安装装置600较有利。
其次，参照图14A、图14B对本发明的另一实施方式进行说明。虽然参照图1至图9所说明的实施方式中说明第一型划分台、第一型划分安装台、与第二型划分台、第二型划分安装台，分别在基板200的搬运方向(X方向)的上游侧与下游侧划分加热区域与非加热区域的情况，但也可如图14A、图14B所示般，在与基板200的搬运方向成直角的方向(Y方向)的上侧与下侧，划分上游侧安装区块140的上游侧安装台145、下游侧安装区块150的下游侧安装台155的加热区域1452、加热区域1552、与非加热区域1456、非加热区域1556。本实施方式的效果，与参照图1至图9所说明的实施方式相同。
又，也可如图15A、图15B、图15C所示般，在3个安装区块160、安装区块170、安装区块180分别配置划分安装台165、划分安装台175、划分安装台185，将各安装台165、安装台175、安装台185的大约1/3设为加热区域1652、加热区域1752、加热区域1852，且将大约2/3设为非加热区域1656、非加热区域1756、非加热区域1856，且也可使其等的配置如图15A、图15B、图15C所示般均偏移X方向长度的1/3来配置。本实施方式发挥可抑制非导电性膏(NCP)201因热而变质，并且将较参照图1至图9所说明的实施方式多的半导体晶片400安装于基板200的效果。
其次参照图16至图20对本发明的另一实施方式进行说明。对与先前参照图1至图9所说明的实施方式相同的部分附上相同的符号并省略说明。本实施方式的覆晶安装装置700分别仅包括1个预加热区块、安装区块。如图16所示般，本实施方式的覆晶安装装置700包括基板供给区块10、非导电性膏(NCP)涂布区块20、预加热区块7030、安装区块7040、制品搬出区块80、制品收纳区块90、半导体晶片拾取区块50、及半导体晶片搬运区块110。安装区块7040包括：框架7041；X方向框架7042，安装在框架7041上；Y方向框架7043，安装在X方向框架7042上；安装头7044，安装在Y方向框架7043上；及安装台45，吸附固定基板200。基板200自基板供给区块10向非导电性膏(NCP)涂布区块20、预加热区块7030、安装区块7040如空心箭头19、空心箭头29、空心箭头7039般搬运，在安装区块7040对基板200的下游侧的一半部分安装半导体晶片400之后，通过安装在框架7031上的基板搬运机械手7032使基板200在水平面内旋转180度并朝预加热区块7030反向搬运，其后，如空心箭头7039所示般，再次自预加热区块7030搬运至安装区块7040之后，如空心箭头7049、空心箭头89所示般，自制品搬出区块80搬运至制品收纳区块90。
如图17的(b)、图17的(c)所示般，预加热台7035、安装台7045与先前参照图2所说明的上游侧预加热台35、上游侧安装台45相同，是划分为对吸附于其表面的基板200进行加热的加热区域70352、加热区域70452、与不对吸附于其表面的基板200进行加热的非加热区域70356、非加热区域70456的划分安装台。加热区域70352、加热区域70452较非加热区域70356、非加热区域70456稍宽，且延伸超过各台的Y轴方向的各中心线70360、中心线70460。预加热台7035与安装台7045是在基板200的搬运方向下游侧配置有加热区域70352、加热区域70452、且在基板200的搬运方向上游侧配置有非加热区域70356、非加热区域70456的第一型划分台、第一型划分安装台。
如图17的(b)、图17的(c)所示般，预加热台7035、安装台7045与参照图3所说明的上游侧预加热台35、上游侧安装台45相同，包括：平板状的基体部70351、基体部70451，在基板200的搬运方向上游侧具有平面状的段差部70353、段差部70453；隔热层70354、隔热层70454，重迭于段差部70353、段差部70453；及加热器底座70358、加热器底座70458，重迭于基体部70351、基体部70451的下方。基体部70351、基体部70451例如为不锈钢等热导率佳的金属制，隔热层70354、隔热层70454，例如由塑胶等热导率低的材料的隔热间隔件70355、隔热间隔件70455构成。隔热间隔件70355、隔热间隔件70455在段差部70353、段差部70453侧的面包括凹部70357、凹部70457，构成为在与段差部70353、段差部70453的表面之间形成空气隔热层而有效地对其与段差部70353、段差部70453的表面之间进行隔热。又，加热器底座70358在内部配置有加热器70359、加热器70459。基体部70351、基体部70451的表面为加热区域70352、加热区域70452，隔热间隔件70355、隔热间隔件70455的表面为非加热区域70356、非加热区域70456。
使用图17至图20，对使用如上所述般构成的覆晶安装装置700将半导体晶片400安装于基板200上的步骤进行说明。
图16所示的非导电性膏涂布区块20，将自基板供给区块10搬运的基板200吸附固定于分配器台25上，如图17的(a)所示般，一面使分配器头24沿XYZ方向移动，一面在基板200上的安装半导体晶片400的多个位置通过分配器241涂布非导电性膏(NCP)201。非导电性膏(NCP)201的涂布是在基板200为常温的状态下进行(膏涂布步骤)。
若在基板200的规定位置涂布有非导电性膏(NCP)201，则由图16所示的基板搬运机械手7032自分配器台25拾取基板200，如图17的(a)、图17的(b)的箭头a般搬运至预加热台7035上并载置在预加热台7035上。预加热台7035将基板200吸附固定于其表面。如图17的(b)所示般，预加热台7035为在基板200的搬运方向下游侧配置有加热区域70352、且在基板200的搬运方向上游侧配置有非加热区域70356的第一型划分台，基板200的搬运方向下游侧较一半部分稍大的区域(吸附固定于加热区域70352的部分)，通过加热器70359加热至70℃左右。借此，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也上升至70℃左右。另一方面，基板200的搬运方向上游侧较一半部分稍小的区域(吸附固定于非加热区域70356的部分)通过隔热层70354而隔断加热器70359的热，因此未被加热而保持在常温或者较常温稍高的程度。因此，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也保持在常温或者较常温稍高的程度。
然后，在基板200的吸附固定于加热区域70352的部分的温度上升至70℃左右之后，基板200由图16所示的基板搬运机械手7032自预加热台7035拾取，如图17的(b)、图17的(c)的箭头b般搬运至安装台7045上并载置在安装台7045上。安装台7045将基板200吸附固定于其表面(第一吸附(固定)步骤)。
安装台7045为在基板200的搬运方向下游侧配置有加热区域70452、且在基板200的搬运方向上游侧配置有非加热区域70456的第一型划分台，较基板200的搬运方向下游侧较一半部分稍大的区域(吸附固定于加热区域70452的部分)，通过加热器70459保持在70℃左右的温度，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也保持在70℃左右。基板200的搬运方向上游侧较一半部分稍小的区域(吸附固定于非加热区域70456的部分)，通过隔热层70454隔断加热器70459的热而保持在常温或者较常温稍高的程度，涂布在该区域的基板200上的非导电性膏(NCP)201的温度也保持在常温或者较常温稍高的程度(第一加热步骤)。
如先前参照图6的(c)至图7的(n)所说明般，半导体晶片400被自拾取台55拾取并反转后，沿图16所示的半导体晶片搬运区块110的搬运路径111搬运至安装区块7040。
然后，如图18的(d)的双点链线所示般，安装工具70441若将搬运的半导体晶片400吸附在吸附面70442，则通过配置在内部的加热器(未示出)将半导体晶片400加热至300℃左右，如图18的(c)的箭头c般，在吸附固定于安装台7045的加热区域70452上的基板200的部分的规定位置安装半导体晶片400。吸附固定于加热区域70452上的基板200、及涂布在该区域的基板200上的非导电性膏(NCP)201的温度为70℃左右，因此若安装被加热至300℃左右的半导体晶片400，则形成在半导体晶片400的安装面上的凸块401熔融而与基板200的电极安装，并且非导电性膏(NCP)201被加热而硬化，从而半导体晶片400固定安装在基板200上(第一安装步骤)。
该第一安装步骤中，半导体晶片400向基板200的安装，是自图18的(c)的最右侧(正X方向侧)的行的纸面内侧(正Y方向侧)向纸面近前侧(正Y方向侧)进行，在图18的(c)所示的最右侧的行的半导体晶片400的安装结束之后，通过未示出的XY平台而使安装台7045沿X(正)方向移动1晶片量，来对自最右侧起的第二行进行半导体晶片400的安装。以下，在一行半导体晶片400的安装结束之后，通过未示出的XY平台而使安装台7045沿X(正)方向移动1晶片量，来进行下一行半导体晶片400的安装。然后，若在吸附固定于安装台7045的加热区域70452上的基板200的部分的所有规定位置安装有半导体晶片400，则结束利用安装台7045的第一安装步骤。
此时，安装台7045的配置在基板200的搬运方向(X方向)上游侧的非加热区域70456的部分，通过隔热层454而隔断来自加热器459的热，因此保持在常温或者较常温稍高的程度，基板200及涂布在基板200上的非导电性膏(NCP)201也保持在常温或者较常温稍高的程度。由此，在安装台7045中，在基板200的搬运方向上游侧较一半部分稍窄的范围内，在安装半导体晶片400的期间非导电性膏(NCP)201的温度也保持在常温或者较常温稍高的程度，从而可抑制非导电性膏(NCP)201因温度上升所引起的变质。
在第一安装步骤结束之后，图16所示的基板搬运机械手7032自安装台7045上拾取基板200，使基板200在水平面内(XY面内)以下游侧端(正X方向侧端)成为上游侧端(负X方向侧端)的方式旋转180度。其结果，在第一安装步骤中安装在基板200上的半导体晶片400位于搬运方向上游侧。然后，基板搬运机械手7032如图19的(e)的箭头d所示般朝预加热台7035反向搬运基板200，而且，以安装有半导体晶片400的部分为搬运方向上游侧(负X方向侧)、且未安装有半导体晶片400的部分成为搬运方向下游侧(正X方向侧)的方式载置基板200。预加热台7035吸附固定所载置的基板200(第四吸附(固定)步骤)。
预加热台7035与先前所说明的情况相同，为在基板200的搬运方向下游侧配置有加热区域70352、且在基板200的搬运方向上游侧配置有非加热区域70356的第一型划分台，基板200的未安装半导体晶片400的部分(吸附固定于加热区域70352的部分)，通过加热器70359加热至70℃左右。借此，如图19的(e)所示般，涂布在基板200的未安装半导体晶片400的部分的基板200上的非导电性膏(NCP)201的温度也上升至70℃左右。另一方面，安装有半导体晶片400的部分(吸附固定于非加热区域70356的部分)，通过隔热层70354而隔断加热器70359的热，因此未被加热而保持在常温或者较常温稍高的程度。因此，基板200的安装有半导体晶片400的部分未通过加热器70359加热，由此其温度逐渐降低(第四加热步骤)。
然后，在基板200的未安装半导体晶片400的部分(吸附固定于加热区域70352的部分)的温度上升至70℃左右之后，基板200由图16所示的基板搬运机械手7032自预加热台7035拾取，如图19的(e)、图19的(f)的箭头e般再次搬运至安装台7045上并载置在安装台7045上。此时，以在基板200上安装有半导体晶片400的部分为搬运方向上游侧(负X方向侧)，且在基板200上未安装半导体晶片400的部分成为搬运方向下游侧(负X方向侧)的方式载置基板200。安装台7045将基板200吸附固定于其表面(第四吸附(固定)步骤)。
安装台7045与先前说明的情况相同，为在基板200的搬运方向下游侧配置有加热区域70452、且在基板200的搬运方向上游侧配置有非加热区域70456的第一型划分台，基板200的未安装半导体晶片400的部分(吸附固定于加热区域70452的部分)通过加热器70459加热至70℃左右。借此，如图19的(f)所示般，涂布在基板200的未安装半导体晶片400的部分的基板200上的非导电性膏(NCP)201的温度也上升至70℃左右。另一方面，安装有半导体晶片400的部分(吸附固定于非加热区域70456的部分)通过隔热层70454而隔断加热器70459的热，因此其温度逐渐降低(第四加热步骤)。
如先前参照图6的(c)至图7的(n)所说明般，半导体晶片400被自拾取台55拾取并反转后，沿图16所示的半导体晶片搬运区块110的搬运路径111搬运至安装区块7040。
然后，如图20的(g)的双点链线所示般，安装工具70441若将所搬运的半导体晶片400吸附于吸附面70442，则通过配置在内部的加热器(未示出)而将半导体晶片400加热至300℃左右，如图20的(g)的箭头f般在吸附固定于安装台7045的加热区域70452上的基板200的部分的规定位置安装半导体晶片400。吸附固定于加热区域70452上的基板200、及涂布在该区域的基板200上的非导电性膏(NCP)201的温度为70℃左右，因此若安装被加热至300℃左右的半导体晶片400，则形成在半导体晶片400的安装面上的凸块401熔融而与基板200的电极安装，并且非导电性膏(NCP)201被加热而硬化，从而半导体晶片400固定安装于基板200上(第四安装步骤)。
该第四安装步骤中，与先前所说明的第一安装步骤相同，在一行半导体晶片400的安装结束之后，通过未示出的XY平台而使安装台7045沿X(正)方向移动1晶片量，来进行下一行半导体晶片400的安装。然后，若在吸附固定于安装台7045的加热区域70452上的基板200的部分的所有规定位置安装有半导体晶片400，则利用安装台7045的第四安装步骤结束。
在第四安装步骤结束之后，图16所示的基板搬运机械手82自安装台7045上拾取基板200并将该基板200移动载置在搬运轨道86上。所有半导体晶片400的安装结束而成为制品的基板200，通过未示出的搬运装置而在搬运轨道86上搬运至制品收纳区块90。在制品收纳区块90的架上收纳有规定数量的基板200之后，制品收纳区块90的基板200被搬运至未示出的固化装置，例如以200℃左右的温度固化1小时左右。借此非导电性膏(NCP)201完全硬化。
如以上所说明般，本实施方式中，在分别具有一个作为第一型划分台(第一型划分安装台)的预加热台、安装台的覆晶安装装置700中，通过使基板200的方向反转而与参照图1至图9所说明的实施方式相同地发挥如下效果：与习知技术的覆晶安装装置相比，可使在涂布在基板200上的非导电性膏(NCP)201因热而变质之前可安装的半导体晶片400的数量增多，可抑制非导电性膏(NCP)201因热而变质，并且在基板200安装多个半导体晶片400。
以上说明的各实施方式以覆晶安装装置为例进行说明，但本发明并不限定于覆晶安装装置，例如，可应用于如粘晶装置般的将半导体晶片安装于基板的其他形式的安装装置、或如将发光二极体等电子零件安装于基板般的将电子零件安装于基板的各种机器。
本发明不限定於以上说明的实施方式，而包含不脱离根据权利要求范围所规定的本发明的技术范围或本质的所有变更及修正。
【符号说明】
10：基板供给区块
20：非导电性膏涂布区块
21、31、41、51、61、71、81：框架
22、53、56：X方向导件
23、52：Y方向导件
24：分配器头
25：分配器台
26、86：搬运轨道
30：上游侧预加热区块
32、62、82：基板搬运机械手
33、63、83：主体
34、64、84：臂
35：上游侧预加热台
40、140：上游侧安装区块
42、72：X方向框架
43、73：Y方向框架
44：上游侧安装头
45、145：上游侧安装台
50：半导体晶片拾取区块
54：拾取头
55：拾取台
57：移送头
60、120：下游侧预加热区块
65、125：下游侧预加热台
70、130、150：下游侧安装区块
74：下游侧安装头
75、135、155：下游侧安装台
80：制品搬出区块
90：制品收纳区块
100：基板分流搬运区块
101：上游侧预加热区块线
102：下游侧预加热区块线
103：制品搬出区块线
104：X方向搬运路线
110：半导体晶片搬运区块
111：搬运路径
112：移送台
113：表面
160、170、180：安装区块
165、175、185：划分安装台
200：基板
201：非导电性膏(NCP)
241：分配器
300：晶圆
351、451、651、751、1251、1351、70351、70451：基体部
352、452、652、752、1252、1352、1452、1552、1652、1752、1852、70352、70452：加热区域
353、453、653、753、70353、70453：段差部
354、454、654、754、70354、70454：隔热层
355、455、655、755、70355、70455：隔热间隔件
356、456、656、756、1456、1556、1656、1756、1856、70356、70456：非加热区域
357、457、657、757、70357、70457：凹部
358、458、658、758、1258、1358、70358、70458：加热器底座
359、459、659、759、1259、1359、70359、70459：加热器
360、460、660、760、1260、1360、70360、70460：中心线
400：半导体晶片
401：凸块
402：表面
441：上游侧安装工具
442、542、572、742、70442：吸附面
500、600、700：覆晶安装装置
541：拾取夹头
543：旋转轴
551：上表面
571：移送夹头
741：下游侧安装工具
7030：预加热区块
7032：基板搬运机械手
7035：预加热台
7040：安装区块
7045：安装台
70441：安装工具

Claims (10)

1.一种电子零件安装装置，包括至少一划分安装台，且在基板进行电子零件的安装，上述划分安装台划分为：
加热区域，对固定在上述划分安装台的表面的上述基板进行加热；以及
非加热区域，不对固定在上述划分安装台的表面的上述基板进行加热。
2.根据权利要求1所述的电子零件安装装置，其特征在于上述划分安装台包括：
平板状的基体部，具有平面状的段差部；以及
隔热层，以上述隔热层的表面与上述基体部的表面成为同一平面的方式重迭于上述段差部，
且将上述基板固定在上述基体部的表面与上述隔热层的表面，上述加热区域为上述基体部的表面，上述非加热区域为上述隔热层的表面。
3.根据权利要求1所述的电子零件安装装置，其特征在于包括：
第一划分安装台，划分为：加热区域，对固定在上述第一划分安装台的表面的上述基板进行加热；以及非加热区域，不对固定在上述第一划分安装台的表面的上述基板进行加热；以及
第二划分安装台，使上述加热区域及上述非加热区域的配置与上述第一划分安装台相反。
4.根据权利要求2所述的电子零件安装装置，其特征在于包括：
第一划分安装台，划分为：加热区域，对固定在上述第一划分安装台的表面的上述基板进行加热；以及非加热区域，不对固定在上述第一划分安装台的表面的上述基板进行加热；以及
第二划分安装台，使上述加热区域及上述非加热区域的配置与上述第一划分安装台相反。
5.根据权利要求1所述的电子零件安装装置，其特征在于还包括：
至少一整体加热安装台，对固定在表面的上述基板整体进行加热。
6.根据权利要求2所述的电子零件安装装置，其特征在于还包括：
至少一整体加热安装台，对固定在表面的上述基板整体进行加热。
7.根据权利要求3所述的电子零件安装装置，其特征在于还包括：
至少一整体加热安装台，对固定在表面的上述基板整体进行加热。
8.一种电子零件的制造方法，在基板进行多个电子零件的安装，上述电子零件的制造方法包括：
准备电子零件安装装置的步骤，上述电子零件安装装置包括第一划分安装台及第二划分安装台，上述第一划分安装台划分为：加热区域，对固定在上述第一划分安装台的表面的上述基板进行加热；以及非加热区域，不对固定在上述第一划分安装台的表面的上述基板进行加热，上述第二划分安装台使上述加热区域及上述非加热区域的配置与上述第一划分安装台相反；
膏涂布步骤，使用上述电子零件安装装置，在上述基板上的安装各上述电子零件的各位置涂布非导电性膏；
第一固定步骤，将上述基板固定在第一划分安装台；
第一加热步骤，仅对上述基板的固定在上述第一划分安装台的上述加热区域上的部分进行加热；
第一安装步骤，将各上述电子零件安装在上述基板的经加热的部分的上述各位置；
第二固定步骤，将上述基板固定在上述第二划分安装台；
第二加热步骤，仅对上述基板的固定在上述第二划分安装台的上述加热区域上的部分进行加热；以及
第二安装步骤，将各上述电子零件安装在上述基板的经加热的部分的上述各位置。
9.一种电子零件的制造方法，在基板进行多个电子零件的安装，上述电子零件的制造方法包括：
准备电子零件安装装置的步骤，上述电子零件安装装置包括划分安装台及整体加热安装台，上述划分安装台划分为：加热区域，对固定在上述划分安装台的表面的上述基板进行加热；以及非加热区域，不对固定在上述划分安装台的表面的上述基板进行加热，上述整体加热安装台对固定在上述整体加热安装台的表面的上述基板整体进行加热；
膏涂布步骤，使用上述电子零件安装装置，在上述基板上的安装各上述电子零件的各位置涂布非导电性膏；
第一固定步骤，将上述基板固定在上述划分安装台；
第一加热步骤，仅对上述基板的固定在上述划分安装台的上述加热区域上的部分进行加热；
第一安装步骤，将各上述电子零件安装在上述基板的经加热的部分的上述各位置；
第三固定步骤，将上述基板固定在上述整体加热安装台；
第三加热步骤，对上述基板整体进行加热；以及
第三安装步骤，将各上述电子零件安装在上述第一安装步骤中未安装上述电子零件的上述各位置。
10.一种电子零件的制造方法，在基板进行多个电子零件的安装，上述电子零件的制造方法包括：
准备电子零件安装装置的步骤，上述电子零件安装装置包括划分安装台，上述划分安装台划分为：加热区域，对固定在上述划分安装台的表面的上述基板进行加热；以及非加热区域，不对固定在上述划分安装台的表面的上述基板进行加热；
膏涂布步骤，使用上述电子零件安装装置，在上述基板上的安装各上述电子零件的各位置涂布非导电性膏；
第一固定步骤，将上述基板固定在划分安装台；
第一加热步骤，仅对上述基板的固定在上述划分安装台的上述加热区域上的部分进行加热；
第一安装步骤，将各上述电子零件安装在上述基板的经加热的部分的上述各位置；
第四固定步骤，使上述基板在水平面内旋转180度，而将上述第一安装步骤中未安装电子零件的区域固定在上述划分安装台的上述加热区域；
第四加热步骤，仅对上述基板的固定在上述划分安装台的上述加热区域上的部分进行加热；以及
第四安装步骤，将各上述电子零件安装在上述基板的经加热的部分的上述各位置。
CN201480003595.4A 2013-05-23 2014-03-18 电子零件安装装置以及电子零件的制造方法 Active CN104871300B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013108658 2013-05-23
JP2013-108658 2013-05-23
PCT/JP2014/057293 WO2014188768A1 (ja) 2013-05-23 2014-03-18 電子部品実装装置および電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN104871300A true CN104871300A (zh) 2015-08-26
CN104871300B CN104871300B (zh) 2017-11-21

Family

ID=51933334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480003595.4A Active CN104871300B (zh) 2013-05-23 2014-03-18 电子零件安装装置以及电子零件的制造方法

Country Status (7)

Country Link
US (2) US9968020B2 (zh)
JP (1) JP6142276B2 (zh)
KR (1) KR101994667B1 (zh)
CN (1) CN104871300B (zh)
SG (1) SG11201509575WA (zh)
TW (1) TWI514489B (zh)
WO (1) WO2014188768A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486387A (zh) * 2015-08-31 2017-03-08 库利克和索夫工业公司 焊接半导体元件的焊接机、其操作方法和改进其uph的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923531B1 (ko) * 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法
KR102196378B1 (ko) * 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618937A (ja) * 1984-06-25 1986-01-16 Shinkawa Ltd ボンダ−用加熱装置
CN1866489A (zh) * 2005-05-20 2006-11-22 爱立发株式会社 电子部件的接合装置
JP2011159847A (ja) * 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
CN103000550A (zh) * 2011-09-15 2013-03-27 株式会社日立高新技术仪器 芯片接合机以及接合方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4552300A (en) * 1983-05-09 1985-11-12 Pace, Incorporated Method and apparatus for soldering and desoldering leadless semiconductor modules for printed wiring boards
US5609290A (en) * 1995-04-20 1997-03-11 The University Of North Carolina At Charlotte Fluxless soldering method
US5778638A (en) * 1996-03-06 1998-07-14 Mitsubishi Gas Chemical Company, Inc. Process for preserving solder paste
US6036084A (en) * 1997-02-06 2000-03-14 Tdk Corporation Screen printing method and apparatus therefor, and electronic component soldering method using screen printing and apparatus therefor
JP3207147B2 (ja) * 1997-12-19 2001-09-10 日本エー・エス・エム株式会社 半導体処理用の基板保持装置
US6246030B1 (en) * 1998-07-22 2001-06-12 Tokyo Electron Limited Heat processing method and apparatus
JP4390503B2 (ja) 2003-08-27 2009-12-24 パナソニック株式会社 部品実装装置及び部品実装方法
JP2005150446A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法
KR20070074118A (ko) * 2006-01-06 2007-07-12 삼성전자주식회사 표시패널 솔더링 설비 및 이를 이용한 표시패널의 솔더링방법
JP4720608B2 (ja) * 2006-05-10 2011-07-13 パナソニック株式会社 部品実装装置および部品実装方法
JP4788759B2 (ja) * 2008-11-20 2011-10-05 パナソニック株式会社 部品実装装置
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618937A (ja) * 1984-06-25 1986-01-16 Shinkawa Ltd ボンダ−用加熱装置
CN1866489A (zh) * 2005-05-20 2006-11-22 爱立发株式会社 电子部件的接合装置
JP2011159847A (ja) * 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
CN103000550A (zh) * 2011-09-15 2013-03-27 株式会社日立高新技术仪器 芯片接合机以及接合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486387A (zh) * 2015-08-31 2017-03-08 库利克和索夫工业公司 焊接半导体元件的焊接机、其操作方法和改进其uph的方法
CN106486387B (zh) * 2015-08-31 2021-06-29 库利克和索夫工业公司 焊接半导体元件的焊接机、其操作方法和改进其uph的方法

Also Published As

Publication number Publication date
US20170347504A1 (en) 2017-11-30
WO2014188768A1 (ja) 2014-11-27
SG11201509575WA (en) 2015-12-30
JPWO2014188768A1 (ja) 2017-02-23
CN104871300B (zh) 2017-11-21
TWI514489B (zh) 2015-12-21
TW201445652A (zh) 2014-12-01
US9968020B2 (en) 2018-05-08
US10568245B2 (en) 2020-02-18
KR20150042842A (ko) 2015-04-21
JP6142276B2 (ja) 2017-06-14
US20160081241A1 (en) 2016-03-17
KR101994667B1 (ko) 2019-07-01

Similar Documents

Publication Publication Date Title
CN102388687B (zh) 电子元件安装系统和电子元件安装方法
JP5697919B2 (ja) 樹脂封止装置及び樹脂封止方法
JP5153194B2 (ja) はんだを射出成形するための充填ヘッド
JP4714026B2 (ja) 電子部品実装装置、電子部品実装方法及び電子部品装置
CN104871300A (zh) 电子零件安装装置以及电子零件的制造方法
JP2007294954A (ja) 導電性結合材の充填技術
US6919224B2 (en) Modified chip attach process and apparatus
JP2003101214A (ja) 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置
KR101666711B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
TWI226669B (en) Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device
CN101193498B (zh) 印刷电路板、印刷电路板组件的制造方法和翘曲校正方法
TWI555097B (zh) 半導體器件之封裝方法與實施該方法之設備
CN102789992B (zh) 使用掩模将导电性球搭载到工件上的方法及球搭载装置
JP5079192B2 (ja) 可撓性基板上への半導体チップの取り付け方法及び装置
JP3014989B2 (ja) 電子部品の製造装置
TWI749747B (zh) 一種用於半導體裝置之設備及方法
JPH11163025A (ja) 半導体装置の製造方法
JP6778676B2 (ja) ボンディングツール冷却装置およびこれを備えたボンディング装置ならびにボンディングツール冷却方法
US9583366B2 (en) Thermally-enhanced provision of underfill to electronic devices using a stencil
TWI656582B (zh) Semiconductor device mounting method and mounting device
JP2001068510A (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2010278250A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant