DE102008017569B4 - Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips - Google Patents

Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips Download PDF

Info

Publication number
DE102008017569B4
DE102008017569B4 DE102008017569A DE102008017569A DE102008017569B4 DE 102008017569 B4 DE102008017569 B4 DE 102008017569B4 DE 102008017569 A DE102008017569 A DE 102008017569A DE 102008017569 A DE102008017569 A DE 102008017569A DE 102008017569 B4 DE102008017569 B4 DE 102008017569B4
Authority
DE
Germany
Prior art keywords
copper
conductive adhesives
chips
clad laminate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008017569A
Other languages
English (en)
Other versions
DE102008017569A1 (de
Inventor
Kyung-Wook Paik
Ho-Young Son
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of DE102008017569A1 publication Critical patent/DE102008017569A1/de
Application granted granted Critical
Publication of DE102008017569B4 publication Critical patent/DE102008017569B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips, umfassend die Schritte:
(a) Stapeln eines zweiten kupferkaschierten Laminates, das mit Kupferverdrahtungen, Durchgangslöchern und Vertiefungen gebildet ist, auf einer oberen Fläche eines ersten kupferkaschierten Laminates, das mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern gebildet ist;
(b) Aufbringen anisotrop leitfähiger Klebstoffe oder nichtleitfähiger Klebstoffe auf eine obere Fläche eines Halbleiterwafers und dann Anordnen von Halbleiterchips (Aktivchips), welche innerhalb von Vertiefungen im zweiten kupferkaschierten Laminat aufgeteilt sind und Verbinden der Kupferverdrahtungen auf dem ersten kupferkaschierten Laminat mit einem Flip-Chip durch Anwenden von Wärme und Druck; und
(c) Stapeln eines dritten kupferkaschierten Laminats, das mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern auf der oberen Fläche des zweiten kupferkaschierten Laminats gebildet ist, mit dem die Aktivchips verbunden sind.

Description

  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Herstellungsverfahren eines organischen Substrats mit eingebetteten Aktivchips, wie beispielsweise Halbleiterchips.
  • 2. Beschreibung des Standes der Technik
  • Elektronik-Packaging-Technologien sind eine sehr wichtige Technologie, welche die Leistung, Größe, Preis und Zuverlässigkeit von elektronischen Produkten bestimmt. Die Bedeutung der Elektronik-Packaging-Technologien ist wegen des neuen Trends der hohen elektrischen Leistung und Miniaturisierung der elektronischen Produkte hochgradig bekannt. Unter solchen Elektronik-Packaging-Technologien besteht eine System-in-Package (SIP) Technologie darin, ein System in einem Paket zu implementieren. Zu diesem Zweck werden eine Silizium-Durchgangsloch-Technologie, eine Chipstapeltechnologie, eine Technologie zum Einbetten aktiver Vorrichtungen (Aktivchips) und passiver Bauteile in ein Substrat, etc. benötigt. Unter diesen kann die Technologie zum Einbetten aktiver Vorrichtungen, wie beispielsweise IC-Chips und passiver Bauteile, wie beispielsweise Kondensatoren, Widerstände und Spulen in ein organisches Substrat die Größe und Dicke des Package verringern, Lärm, Verzögerung etc. durch Verringern störender Bauteile verringern, und die elektrische Leistung und Hochfrequenzmerkmale durch Verkürzen der Verbindungslänge verringern. 1 und 2 sind Ansichten, welche Beispiele eines herkömmlichen Package zeigen, wobei Aktivchips und passive Bauteile auf dem organischen Substrat gebildet werden und ein eingebettetes Package, wobei Aktivchips und passive Bauteile im organischen Substrat montiert sind.
  • Die Einbettungstechnologie der Aktivchips, wie beispielsweise den Halbleiterchips im organischen Substrat, wurde in Motolora, Embera, etc. umfassend untersucht und entwickelt. Im Allgemeinen wird, nachdem eingedrückte Vertiefungen auf den oberen Flächen eines organischen Substrats gebildet wurden, dessen mehrere kupferkaschierte Laminatschichten (CCL) miteinander kaschiert wurden und die Chips in diesen Vertiefungen montiert wurden, die Umgebung des Chips mit Epoxidharz umgossen und ein kupferkaschiertes Laminat wird auf die obere Fläche der Schichten gestapelt, um schließlich eine Platine (PBC) herzustellen.
  • Derzeit gibt es mehrere Verfahren, um die Halbleiterchips im organischen Substrat zu Montieren und anschließend zu verbinden. Im Allgemeinen werden ein Drahtanschlussverfahren, ein Galvanisierungsverfahren, ein Flip-Chip-Verbindungsverfahren, welches Lötperlen verwendet, etc. eingesetzt. Unter anderem begrenzt es im Fall des Drahtanschlussverfahrens (3) die Anzahl von I/Os bzw. Eingängen/Ausgängen im Chip und ist wegen einer Drahtform schwer in eine leichte, schmale, kurze und kleine Struktur zu integrieren und im Fall des Galvanisierungsverfahrens (4) werden komplexe Verfahren, wie beispielsweise ein Keimschichtabscheidungsverfahren, eine Dickschichtfotolackbeschichtung (PR) und ein Einwirkungsverfahren, ein Beschichtungsverfahren, ein Ätzverfahren, etc., benötigt. Selbst im Fall des Flip-Chip-Verbindungsverfahrens, welches die Lötperlen verwendet (5) ist es wegen komplexer Verfahren schwierig, die IC-Chips im Substrat einzubetten, d. h. es sollte ein Lötflussmittelbeschichtungsverfahren, ein Ausrichtungsverfahren von Chip und Substrat, ein Lötmittelrückflussverfahren, ein Flussreinigungsverfahren, ein Unterfüllungsbeschichtungsverfahren und ein Aushärtungsverfahren durchgeführt werden. Insbesondere ist es sehr schwierig Unterfüllungsmaterialien im Inneren der Schicht zu verteilen, welche die eingedrückten Vertiefungen aufweist und diese sollte Gegenstand mehrerer Verfahren werden, was demnach die Kosten erhöht.
  • Andererseits ist die Bedeutung der Flip-Chip-Technologie, welche lötfreie Kontakthöcker und leitfähige Klebstoffe verwendet, wegen eines einfachen Verfahrens, eines bleifreien Verfahrens, eines umweltfreundlichen flusslosen Verfahrens, eines Niedertemperaturverfahrens, ultrafeiner Neigungsanwendungen etc. im Vergleich zur Flip-Chip-Verbindungstechnik unter Verwendung von Lötperlen, hochgradig bekannt. Die Flip-Chip-Verbindungstechnik wurde auf ein organisches Substrat, eine starre Platte, wie beispielsweise Glas, etc., und ein flexibles Substrat und dergleichen in verschiedenen Formen wie beispielsweise einem Chip-an-Board (COB), einem Chip-an-Glass (COG), einem Chip-on-Flex (COF) und dergleichen, angewandt. Daher zeigte die Verwendung solcher Klebstoffe sowohl für die Verbindung von IC-Chips für ein Display bzw. eine Anzeige, wie beispielsweise ein LCD, ein PDP, etc., als auch die Flip-Chip-Verbindung unter Verwendung von IC-Chips für den Halbleiter kürzlich die Neigung zuzunehmen.
  • Die leitfähigen Klebstoffe, welche für die Verbindung von Chip und Substrat verwendet werden, werden in anisotrop leitfähige Klebstoffe (ACA) und nichtleitfähige Klebstoffe (NCA) unterteilt, je nachdem ob sie leitfähige Kugeln enthalten oder nicht. Die leitfähigen Klebstoffe unterteilen sich abhängig von ihrer Form in einer Schichtform in anisotrop leitfähige Schicht (ACF) und nichtleitfähige Schicht (NCF) und in einer pastösen Form in anisotrop leitfähige Paste und nichtleitende Paste. Als Verbindungsverfahren für die Aktivchips (IC-Chips) in der Platine (PCB) etc. mit den eingebetteten passiven Bauteilen und Aktivchips gibt es das Drahtanschlussverfahren, welches die Oberfläche der Chips anhebt, die mit einer Metallelektrode gebildet sind, und den Drahtanschluss der Chips durchführt oder das Flip-Chip-Verbindungsverfahren, welches die Oberfläche der Chips, die mit einer Metallelektrode gebildet sind, auf ihre andere Seite dreht und dann die Lötperlen verwendet. Allerdings wurde bisher kein Versuch unternommen, ein organisches Substrat mit eingebetteten Aktivchips unter Verwendung der leitfähigen Klebstoffe herzustellen.
  • Obwohl das Verbindungsverfahren, welches die leitfähigen Klebstoffe verwendet, in einem Verfahren Vorteile gegenüber dem Drahtanschlussverfahren oder dem Flip-Chip- Verbindungsverfahren unter Verwendung der Lötperle hat, gibt es teilweise Vertiefungen in den Bereichen in denen die IC-Chips montiert werden. Da es sehr schwierig ist, das Verfahren des vorherigen Vorbeschichtens der leitfähigen Klebstoffe auf eine derart unebene Struktur und des Entfernens der Auslösungsschicht durchzuführen, ist es folglich nicht einfach, die Verbindung zur Platine mit eingebetteten Aktivchips unter Verwendung der leitfähigen Klebstoffe zu erreichen.
  • Die vorliegenden Erfinder sahen bisher ein Verfahren vor, welches billige lötfreie-Flip-Chip-Kontakthöcker auf einer Waferebene bildet, darauf die anisotrop leitfähigen Klebstoffe aufbringt, sie in Individual-Packaged-Chips aufteilt und die Individual-Packaged-Chips mit dem Substrat verbindet (beispielsweise Koreanische Patenteintragung No. 10036164, KR 100 361 640 B1 ).
  • Um die Probleme zu lösen, welche in den Verfahren auftreten, wenn die Aktivchips unter Verwendung der leitfähigen Klebstoffe im Substrat montiert werden, wird ein neues Verfahren zum Einbetten der Aktivchips bereitgestellt, welches die Packaged-Indidual-Chips verwendet.
  • US 2005/0196901 A1 offenbart ein Verfahren und ein Gerät zum einfachen Montieren einer Vorrichtung auf eine Platine. Das Verfahren umfasst ein kollektives übertragen einer Vielzahl von Vorrichtungen auf ein Transfersubstrat, das mit einem Klebstoff beschichtet ist, wobei die Vorrichtungen auf einer Würfelebene gewürfelt und mit Verbindungsanschlüssen an einer Seite versehen wurden, und ein Aufnehmen der Vorrichtungen von dem Transfersubstrat, um sie auf eine Platine zu montieren.
  • US 2001/0040298 A1 offenbart ein Verfahren zum montieren eines Chips auf eine gedruckte Leiterplatte bei verkürzter Arbeitszeit.
  • US 2007/0152318 A1 offenbart eine Chip-Package-Struktur, die einen Chip und einen Bufferverbund umfasst. Der Chip hat eine aktive Oberfläche, eine gegenüberliegende rückseitige Oberfläche und eine Vielzahl von seitlichen Oberflächen, welche die aktive Oberfläche und die rückseitige Oberfläche verbinden.
  • KR 10 2007 0 000 644 A offenbart ein Fertigungsverfahren und eine Vorrichtung, die in einer gedruckten Leiterplatte eingebaut ist.
  • KR 10 0 361 640 B1 offenbart ein Herstellungsverfahren von Flip-Chip-Packages durch vorbeschichten mit anisotropen leitfähigen Klebstoffen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Um die Aktivchips in ein organisches Substrat einzubetten und gleichzeitig Vorteile in einem Verfahren in einer Flip-Chip-Verbindung zu haben, welche leitfähige Klebstoffe verwendet, besteht die Aufgabe der vorliegenden Erfindung entsprechend darin, die Probleme in Verfahren zu lösen, wie beispielsweise Schneiden von leitfähigen Klebstoffen in Chipgröße, einzelnes vorheriges Aufbringen leitfähiger Klebstoffe in Chipgröße, und Entfernen einer Auslösungsschicht, etc.
  • Das Herstellungsverfahren für ein organisches Substrat mit eingebetteten Aktivchips umfasst die folgenden Schritte: (a) Stapeln des zweiten kupferkaschierten Laminates, das mit Kupferverdrahtungen, Durchgangslöchern und Vertiefungen gebildet ist, auf der oberen Fläche des ersten kupferkaschierten Laminates, das mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern gebildet ist; (b) Aufbringen anisotrop leitfähiger Klebstoffe oder nichtleitfähiger Klebstoffe auf die obere Fläche eines Halbleiterwafers und dann Anordnen von Aktivchips (IC-Chips), welche innerhalb der Vertiefungen im zweiten kupferkaschierten Laminat aufgeteilt sind und Verbinden der Kupferverdrahtungen auf dem ersten kupferkaschierten Laminat mit einem Flip-Chip durch Anwenden von Wärme und Druck; und (c) Stapeln des dritten kupferkaschierten Laminats, der mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern auf der oberen Fläche des zweiten kupferkaschierten Laminats gebildet ist, mit dem die Aktivchips verbunden sind.
  • Die Aktivchips des Schritts (b) werden hergestellt, umfassend folgende Schritte: Bilden von lötfreien Kontakthöckern auf den I/Os jedes Chips auf einem dünnen Wafer von 200 μm oder weniger unter Verwendung eines Golddrahtanschlussverfahrens oder eines Nickel- und Goldbeschichtungsverfahrens; Aufbringen der anisotrop leitfähigen Klebstoffe oder der nichtleitfähigen Klebstoffe in einem B-Stufen-Zustand auf der oberen Fläche des Wafers, der mit den lötfreien Kontakthöckern gebildet ist; und Aufteilen des Wafers, auf den die anitotropen leitfähigen Klebstoffe oder die nichtleitfähigen Klebstoffe aufgebracht wurden, in einzelne Chips.
  • Zudem kann nach dem Schritt (b) das organische Substrat mit den eingebetteten Aktivchips mit der Anzahl gewünschter Schichten hergestellt werden, indem dasselbe Verfahren wie der Schritt (b) wiederholt wird, indem die Vertiefungen an unterschiedlichen Positionen von den Vertiefungen gebildet werden, die auf dem kupferkaschierten Laminat gebildet sind, mit dem die Aktivchips verbunden sind, und die kupferkaschierten Laminate, welche mit den Kupferverdrahtungen und den Durchgangslöchern gebildet sind, gestapelt werden.
  • Die anisotrop leitfähigen Klebstoffe oder die nichtleitfähigen Klebstoffe können die Form einer Schicht oder eine Paste haben.
  • Vorzugsweise wird die Flip-Chip-Verbindung in Schritt (b) erzeugt, indem Wärme von 150 bis 200°C und Druck von 138 kPa bis 690 kPa (20 bis 100 psi) 10 bis 20 Sekunden lang angewandt wird. Bevorzugt ist das Material des organischen Substrats BT, FR04 oder FR05, usw.
  • Mit der vorliegenden Erfindung kann erstmals eine Integrationstechnik für eingebettete Aktivchips basierend auf einem Waferebenen-Package-Verfahren erstellt werden, ebenso wie eine Platinengestaltung und eine Herstellungstechnologie für eingebettete Aktivchips und passive Bauteile und eine Herstellungstechnologie für ein Waferebenen-Package in verschiedenen Formen, auf welches leitfähige Klebstoffe aufgebracht werden, etc. Im Fall der Platine für eingebettete Aktivchips, welche gemäß der vorliegenden Erfindung entwickelt wurde, kann erwartet werden, dass die Aktivchips (Halbleiterchips) so in dem Substrat eingebettet sind, dass die Dicke des Package abnimmt und die Verbindungslänge kürzer wird, so dass die Zuverlässigkeit des Package verbessert wird. In der Zwischenzeit kann die vorliegende Erfindung in einem System-in-Package (SIP) von Informationsprodukten und Mobilfunkprodukten verwendet werden, welches auf der Platine basiert, welche die eingebetteten Aktivchips und passiven Bauteile enthält, indem die Platinenherstellungstechnologie für die eingebetteten Aktivchips und passiven Bauteile verwendet wird. Dies kann wesentlich zur Bereitstellung von Kern-Package-Komponenten der nächsten Generation für Tbps-grade Informations- und Kommunikationssysteme höherer Geschwindigkeit beitragen, die in der Lage sind unter Verwendung der neuen IC-Einbettungstechnologie eine höhere Informationskapazität zu verarbeiten, als dies im Stand der Technik möglich ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Merkmale, Eigenschaften und Vorteile von bevorzugten Ausführungsformen der vorliegenden Erfindung werden in der folgenden detaillierten Beschreibung ausführlicher beschrieben werden, welche in Verbindung mit den begleitenden Zeichnungen genommen wird. In den Zeichnungen:
  • ist 1 eine Ansicht, die ein Beispiel eines herkömmlichen Package zeigt, wobei passive Bauteile und Aktivchips auf einem organischen Substrat gebildet sind;
  • ist 2 eine Ansicht eines Package, wobei passive Bausteine und Aktivchips in ein organisches Substrat eingebettet sind;
  • ist 3 eine Ansicht, die ein Beispiel einer Platine (PCB) mit eingebetteten Aktivchips zeigt, welche Drahtanschlusstechnologie verwendet;
  • ist 4 eine Ansicht, die ein Beispiel einer Platine (PCB) mit eingebetteten Aktivchips zeigt, welche ein Galvanisierungsverfahren verwendet;
  • ist 5, eine Ansicht, die ein Beispiel einer Platine (PCB) mit eingebetteten Aktivchips zeigt, welche Flip-Chip-Technologie unter Einsatz von Lötperlen verwendet;
  • ist 6 ein Beispiel, welches ein Herstellungsverfahren von Halbleiterchips zeigt, welches leitfähige Klebstoffe verwendet; und
  • ist 7 eine Ansicht, die ein Beispiel eines Verfahrens zum Einbetten von Halbleiterchips (Aktivchips) in ein organisches Substrat gemäß der vorliegenden Erfindung zeigt.
  • DETAILIERTE BESCHREIBUNG DER ERFINDUNG
  • Im Folgenden wir das Herstellungsverfahren für ein organisches Substrat mit eingebetteten Aktivchips der vorliegenden Erfindung detailliert unter Bezug auf die begleitenden Zeichnungen beschrieben. Zudem werden dieselben Bezugszeichen verwendet, um auf dieselben Teile in der ganzen Beschreibung Bezug zu nehmen.
  • Zu diesem Zeitpunkt haben die Begriffe und wissenschaftlichen Fachausdrücke welche verwendet werden, jene Bedeutung, welche von Fachleuten verstanden wird, es sei denn, dass sie in der Beschreibung anders definiert werden. Auf die folgende Beschreibung bekannter Funktionen und Konfigurationen wird verzichtet, um den Gegenstand der vorliegenden Erfindung nicht mit unnötigen Details zu verschleiern.
  • Die vorliegende Erfindung ist ein Verfahren, welches Aktivchips unter Verwendung eines Flip-Chip-Verbindungsverfahrens unter Einsatz leitfähiger Klebstoffe in eine Platine einbettet.
  • Das Verfahren zur Herstellung eines organischen Substrats mit Aktivchips der vorliegenden Erfindung umfasst die folgenden Schritte: (a) Stapeln des zweiten kupferkaschierten Laminates, das mit Kupferverdrahtungen, Durchgangslöchern und Vertiefungen gebildet ist, auf der oberen Fläche des ersten kupferkaschierten Laminates, das mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern gebildet ist; (b) Aufbringen anisotrop leitfähiger Klebstoffe oder nichtleitfähiger Klebstoffe auf die obere Fläche eines Halbleiterwafers und dann Anordnen von Halbleiterchips (Aktivchips), welche innerhalb der Vertiefungen im zweiten kupferkaschierten Laminat aufgeteilt sind und Verbinden der Kupferverdrahtungen auf dem ersten kupferkaschierten Laminat mit einem Flip-Chip durch Anwenden von Wärme und Druck; und (c) Stapeln des dritten kupferkaschierten Laminats, das mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern auf der oberen Fläche des zweiten kupferkaschierten Laminats gebildet ist, mit dem die Aktivchips verbunden sind.
  • Diese Erfindung unterscheidet sich vom herkömmlichen Verfahren des Aufbringens leitfähiger Klebstoffe auf eine obere Fläche eines Substrats mit Erhebungen und Vertiefungen durch die Anwesenheit von Vertiefungen zum Einbetten von Halbleiterchips (Aktivchips) in ein organisches Substrat und Entfernen der Auslösungsschicht. D. h. wie in 6 gezeigt bringt das Verfahren gemäß der vorliegenden Erfindung zuerst die leitfähigen Klebstoffe in einem Waferzustand auf, bringt die in einen B-Stufen-Zustand, erhält einzelne Halbleiterchips durch Aufteilen und ordnet die einzelnen Halbleiterchips, in deren Vertiefungen zunächst die leitfähigen Klebstoffe eingebracht wurden, so an, dass es ermöglicht wird, gleichzeitig eine elektrische Verbindung und eine physikalische Haftung des Substrats und der Halbleiterchips durch Anwenden von Wärme und Druck zu erzeugen.
  • Entsprechend kann die vorliegende Erfindung die Halbleiterchips innerhalb des Substrats einbetten, indem sie die leitfähigen Klebstoffe verwendet, ohne dabei in den Verfahren die Probleme des vorherigen Beklebens, des Schneiden der leitfähigen Klebstoffe in Chipgröße und des Entfernens der Auslösungsschicht, etc. zu haben und kann die Halbleiterchips auch in dem Substrat mit Vertiefungen, wie beispielsweise Erhebungen und Vertiefungen einbetten, indem es ein einfaches Verfahren verwendet, welches Wärme und Druck anwendet.
  • Eine Platine (PCB) besteht aus mehreren PCB-Schichten. Jede PCB-Schicht ist leicht mit Kupferschichten (welche als kupferkaschiertes Laminat (CCL) bezeichnet werden) für Metallverdrahtungen oberhalb/unterhalb eines typischen Isolationssubstratmaterials (Kern, organisches Substrat) beschichtet. Diese bilden unter Verwendung von Kupferschichtätzen und Mikrodurchgangslochtechnologien eine Zwischenschichtverbindung.
  • Wie in 7 gezeigt werden zuerst ein oder zwei kupferkaschierte Laminate gestapelt, um die Halbleiterchips (Aktivchips) im PCB-Substrat einzubetten, und die Kupferverdrahtungen sollten durch ein Ätzverfahren in dem Bereich, wo die Chips montiert werden sollen, hindurch gebildet werden. Zu diesem Zeitpunkt sollten die Vertiefungen im kupferkaschierten Laminat in dem Bereich hergestellt worden sein, wo die Halbleiterchips angeordnet werden. Mit anderen Worten sollte das Verfahren der vorherigen Bearbeitung der Vertiefungen mittels eines mechanischen Bearbeitungsverfahrens oder eines Laserbearbeitungsverfahrens etc. und des Bildens der Kupferverdrahtungen entsprechend der Anordnung der Metallendstellen des Halbleiterchips zunächst so durchgeführt werden, dass die Chips mit den kuperkaschierten Laminaten auf der oberen Fläche des PCB-Substrats verbunden werden können.
  • Zudem kann, nachdem die kupferkaschierten Laminate, welche mit der Vertiefungen gebildet wurden, gestapelt wurden, die Verbindung durch Anordnen der Halbleiterchips innerhalb der Vertiefungen erfolgen, und dann kann, nachdem die Halbleiterchips auf den kupferkaschierten Laminaten verbunden sind, die nur den Kupferverdrahtungen gebildet sind, jedoch nicht mit den Vertiefungen gebildet sind, ein Stapelverfahren der kupferkaschierten Laminate, die mit den Vertiefungen gebildet sind, angewandt werden, um den Halbleiterchips zu ermöglichen, innerhalb der Vertiefungen angeordnet zu werden.
  • Der Stapel der kupferkaschierten Laminate wird mittels eines Laminierungsverfahrens erzeugt, welches im Allgemeinen große Hitze und hoher Druck verwendet.
  • Unter genauerer Betrachtung des Herstellungsverfahrens der Halbleiterchips gemäß Schritt (b) unter Bezug auf 6, werden die Halbleiterchips gefertigt, umfassend folgende Schritte: Bilden von lötfreien Kontakthöckern auf den I/Os jedes Chips auf einem dünnen Wafer von 200 μm oder weniger unter Verwendung eines Golddrahtanschlussverfahrens oder eines Nickel- und Goldbeschichtungsverfahrens; Aufbringen der anisotrop leitfähigen Klebstoffe oder der nichtleitfähigen Klebstoffe in einem B-Stufen-Zustand auf der oberen Fläche des Wafers, der mit den lötfreien Kontakthöckern gebildet ist; und Aufteilen des Wafers, auf den die anitotrope leitfähigen Klebstoffe oder die nichtleitfähigen Klebstoffe aufgebracht wurden, in einzelne Chips.
  • Da die Dicke des Wafers die Dicke des gesamten Halbleiterchips bestimmt, beträgt dessen Dicke bevorzugt 200 μm oder weniger, um einen unnötigen Anstieg der Dicke zu vermeiden und um größere Flexibilität zu erhalten, und besonders bevorzugt 100 μm oder weniger. Zudem beträgt die Dicke des Wafers bevorzugt 1 μm oder mehr, um Änderungen der elektrischen Eigenschaften der Vorrichtungen wegen der Dotierung von Verunreinigungen zu vermeiden, welche nahe der Oberfläche des Wafers existieren, und um seine physikalische Handhabung zu erleichtern.
  • Jeder Chip, der wie oben beschrieben aus einem dünn gemachten Wafer herausgetrennt wurde, hat I/Os mit einem Belag aus Metall, beispielsweise Al und Cu durch ein Metallisierungsverfahren, wobei nachdem die Metallperlen auf den Metallbelag-I/Os unter Verwendung eines Gold- oder Kupferverbindungsdrahtes gebildet wurden oder die lötfreien Kontakthöckern unter Verwendung eines Metallbeschichtungsverfahrens gebildet wurden und die leitfähigen Klebstoffe aufgebracht wurden.
  • Die leitfähigen Klebstoffe können anispotrop leitfähige Klebstoffe oder nichtleitfähige Klebstoffe sein und die anisotrop leitfähigen Klebstoffe oder nichtleitfähige Klebstoffe können die Form einer Schicht haben und die anisotrop leitfähigen Klebstoffe oder nichtleitfähige Klebstoffe können die Form einer Paste haben.
  • Wenn die leitfähigen Klebstoffe in Form einer Paste auf die vordere Fläche des Wafers aufgebracht werden, der mit lötfreien Kontakthöckern gebildet ist, können diese mittels eines Sprühverfahrens, eines Streichverfahrens, eines Wulstverfahrens, etc. aufgebracht werden, und im Fall der leitfähigen Klebstoffe in Form einer Schicht können diese mittels eines Beschichtungesverfahrens aufgebracht werden.
  • Zu diesem Zeitpunkt befinden sich die aufgebrachten leitfähigen Klebstoffe im B-Stufen-Zustand, wobei Harz welches die leitfähigen Klebstoffe bildet, zu ungefähr 50% gehärtet wird, indem Wärme oder gleichzeitig Wärme und Druck angewandt werden. Die leitfähigen Klebstoffe solch eines B-Stufen-Zustandes können vollständig gehärtet werden, indem Wärme von 150 bis 200°C und Druck von 138 kPa bis 690 kPa (20 bis 100 psi) 10 bis 20 Sekunden lang angewandt wird.
  • Der Wafer, auf welchen anisotrop leitfähige Klebstoffe oder nichtleitfähige Klebstoffe aufgebracht wurden, wird mittels einer Wafer-Aufteil-Maschine in einzelne Wafer aufgeteilt.
  • Die Flip-Chip-Verbindung des Schritts (b) wird mit dem Kupfer des ersten kupferkaschierten Laminats erreicht, indem die einzelnen Halbleiterchips in den Vertiefungen im zweiten kupferkaschierten Laminat angeordnet werde und 10 bis 20 Sekunden lang Wärme von 150 bis 200°C und Druck von von 138 kPa bis 690 kPa (20 bis 100 psi) angewandt wird.
  • Zu diesem Zeitpunkt wird eine Mehrzahl an Vertiefungen in einem einzelnen kupferkaschierten Laminat gebildet, so dass die Halbleiterchips in einem organischen Substrat mit Vertiefungen montiert sind. Vor Schritt (c) werden die Vertiefungen, welche in den kupferkaschierten Laminaten gebildet sind, in mehreren Schichten gestapelt, indem dasselbe Verfahren wie in Schritt (b) wiederholt wird, indem die Vertiefungen an unterschiedlichen Positionen von den Vertiefungen gebildet werden, die im kupferkaschierten Laminat gebildet sind, mit welchen die Halbleiterchips verbunden sind und Stapeln der kupferkaschierten Laminate, die mit den Kupferverdrahtungen und den Durchgangslöchern gebildet sind, so dass die Halbleiterchips eingebettet werden können.
  • Nachdem der Stapel der kupferkaschierten Laminate, mit welchen die Halbleiterchips verbunden sind, fertig gestellt sind, wird der Schritt (c) durchgeführt, wobei die Halbleiterchips im Innern des Substrates montiert werden, indem die kupferkaschierten Laminate, welche mit den Kupferverdrahtungen oder den Kupferverdrahtungen und Durchgangslöchern gebildet sind, auf die oberen Abschnitte der kupferkaschierten Laminate gestapelt werden, mit welchen die Halbleiterchips verbunden sind.
  • Das Material des Isolationssubstrats (organisches Substrat) des kupferkaschierten Laminats ist BT, FR04 oder FR05.
  • Das Herstellungsverfahren für das oben beschriebene organische Substrat mit den eingebetteten Aktivchips der vorliegenden Erfindung, besteht darin, schließlich das organische Substrat mit den eingebetteten Aktivchips herzustellen, indem die leitfähigen Klebstoffe in einem Wafer-Zustand aufgebracht werden, die einzelnen Halbleiterschips, welche mittels Dicing erhalten wurden, in den Vertiefungen angeordnet werden, um in der Lage zu sein, die Flip-Chip-Verbindung nur durch Anwenden von Wärme und Druck zu erzeugen, und Stapeln der kupferkaschierten Laminate im oberen Bereich davon. Daher gilt für das Herstellungsverfahren des organischen Substrats mit eingebetteten Aktivchips der vorliegenden Erfindung folgendes: Es benötigt keine Verfahren wie beispielsweise Schneiden leitfähiger Klebstoffe auf Chipgröße und einzelnes Vorbeschichten mit leitfähigen Klebstoffen in Chipgröße, Entfernen der Auslösungsschicht, usw.; es kann gleichzeitig die elektrische Verbindung und die mechanische Haftung des Substrats und der Halbleiterschicht mittels eines einfachen Verfahrens der Anwendung von Wärme und Druck erhalten; es erfordert es nicht, das Innere der Vertiefungen, wo die Chips angeordnet werden, mit Epoxidharz etc. zu füllen; und es kann die Flip-Chip-Ausrichtung der Halbleiterchips und der Kupferverdrahtungen des Substrats wegen der Transparenz der leitfähigen Klebstoffe im B-Stufen-Zustand erleichtern.
  • Zudem wird die Anzahl der I/Os und die Form der Halbleiterchips nicht begrenzt, da die vorliegende Erfindung die Form einer Flip-Chip-Verbindung hat, und ein leichtes, schmales, kurzes und kleines Substrat kann durch Verringern der Dicke im Wafer-Zustand und Auftragen der leitfähigen Klebstoffe und Dicing von diesen erhalten werden, um die Flip-Chip-Verbindung der Halbleiterchips und die Kupferverdrahtung des Substrats zu erhalten. Die vorliegende Erfindung hat Vorteile in Verfahren wie beispielsweise einem bleifreien Verfahren, einem umweltfreundlichen flusslosen Verfahren, einem Niedertemperaturverfahren, ultrafeiner Neigungsanwendungen etc., indem die lötfreien Kontakthöcker und leitfähigen Klebstoffe verwendet werden.

Claims (6)

  1. Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips, umfassend die Schritte: (a) Stapeln eines zweiten kupferkaschierten Laminates, das mit Kupferverdrahtungen, Durchgangslöchern und Vertiefungen gebildet ist, auf einer oberen Fläche eines ersten kupferkaschierten Laminates, das mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern gebildet ist; (b) Aufbringen anisotrop leitfähiger Klebstoffe oder nichtleitfähiger Klebstoffe auf eine obere Fläche eines Halbleiterwafers und dann Anordnen von Halbleiterchips (Aktivchips), welche innerhalb von Vertiefungen im zweiten kupferkaschierten Laminat aufgeteilt sind und Verbinden der Kupferverdrahtungen auf dem ersten kupferkaschierten Laminat mit einem Flip-Chip durch Anwenden von Wärme und Druck; und (c) Stapeln eines dritten kupferkaschierten Laminats, das mit den Kupferverdrahtungen oder den Kupferverdrahtungen und den Durchgangslöchern auf der oberen Fläche des zweiten kupferkaschierten Laminats gebildet ist, mit dem die Aktivchips verbunden sind.
  2. Verfahren nach Anspruch 1, wobei die Halbleiterchips in Schritt (b) hergestellt werden, umfassend die Schritte: Bilden von lötfreien Kontakthöckern auf den I/Os jedes Halbleiterchips auf einem leichten und dünnen Wafer von 200 μm oder weniger unter Verwendung eines Golddrahtanschlussverfahrens oder eines Nickel- und Goldbeschichtungsverfahrens; Aufbringen der anisotrop leitfähigen Klebstoffe oder der nichtleitfähigen Klebstoffe in einem B-Stufen-Zustand auf der oberen Fläche des Wafers, der mit den lötfreien Kontakthöckern gebildet ist; und Aufteilen des Wafers, auf den die anitotropen leitfähigen Klebstoffe oder die nichtleitfähigen Klebstoffe aufgebracht wurden, in einzelne Halbleiterchips.
  3. Verfahren nach Anspruch 1, wobei nach dem Schritt (b) ein organisches Substrat mit den eingebetteten Aktivchips mit der Anzahl gewünschter Schichten hergestellt wird, indem dasselbe Verfahren wie der Schritt (b) wiederholt wird, indem Vertiefungen an unterschiedlichen Positionen von den Vertiefungen gebildet werden, die auf dem kupferkaschierten Laminat gebildet sind, mit dem die Aktivchips verbunden sind, und die kupferkaschierten Laminate, welche mit den Kupferverdrahtungen und den Durchgangslöchern gebildet sind, gestapelt werden.
  4. Verfahren nach Anspruch 2, wobei die anisotrop leitfähigen Klebstoffe oder die nichtleitfähigen Klebstoffe die Form einer Schicht oder eine Paste haben.
  5. Verfahren nach Anspruch 1, wobei die Flip-Chip-Verbindung in Schritt (b) erzeugt wird, indem Wärme von 150 bis 200°C und Druck von 138 bis 690 kPa 10 bis 20 Sekunden lang angewandt wird.
  6. Verfahren nach Anspruch 1, wobei das Material des organischen Substrats BT, FR04 oder FR05 ist.
DE102008017569A 2007-08-06 2008-04-07 Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips Expired - Fee Related DE102008017569B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070078457A KR100888195B1 (ko) 2007-08-06 2007-08-06 능동소자가 내장된 유기기판 제조방법
KR10-2007-0078457 2007-08-06

Publications (2)

Publication Number Publication Date
DE102008017569A1 DE102008017569A1 (de) 2009-02-19
DE102008017569B4 true DE102008017569B4 (de) 2010-11-11

Family

ID=40279612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008017569A Expired - Fee Related DE102008017569B4 (de) 2007-08-06 2008-04-07 Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips

Country Status (4)

Country Link
US (1) US20090042336A1 (de)
JP (1) JP2009044113A (de)
KR (1) KR100888195B1 (de)
DE (1) DE102008017569B4 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770874B1 (ko) * 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
KR100819278B1 (ko) * 2006-11-22 2008-04-02 삼성전자주식회사 인쇄회로 기판 및 그 제조 방법
KR20090117237A (ko) * 2008-05-09 2009-11-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
US8111730B2 (en) * 2009-08-20 2012-02-07 International Business Machines Corporation 3D optoelectronic packaging
US9257467B2 (en) 2009-12-16 2016-02-09 Samsung Electronics Co., Ltd. Image sensor modules, methods of manufacturing the same, and image processing systems including the image sensor modules
AT12317U1 (de) * 2010-04-13 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
KR101086835B1 (ko) * 2010-05-28 2011-11-24 엘지이노텍 주식회사 임베디드 인쇄회로기판 및 그 제조 방법
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
CN103579030B (zh) * 2013-10-30 2016-01-13 深圳市志金电子有限公司 一种新型芯片封装方法及芯片封装结构
DE102014222899B4 (de) 2014-11-10 2018-03-22 Robert Bosch Gmbh Sensorgehäuse
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
US11272619B2 (en) 2016-09-02 2022-03-08 Intel Corporation Apparatus with embedded fine line space in a cavity, and a method for forming the same
CN106374208B (zh) * 2016-10-09 2019-06-18 华进半导体封装先导技术研发中心有限公司 高带宽有机基板天线结构和制作方法
US11322823B2 (en) 2017-10-17 2022-05-03 Mediatek Inc. Antenna-in-package with frequency-selective surface structure
KR102163662B1 (ko) 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US10462937B1 (en) 2019-04-11 2019-10-29 Borgwarner, Inc. PCB design for electrically-actuated turbochargers
CN110824181B (zh) * 2019-10-18 2021-10-15 中国航空工业集团公司西安飞行自动控制研究所 一种低电阻敏感器件信号连接方法
US11923307B2 (en) 2020-06-16 2024-03-05 Intel Corporation Microelectronic structures including bridges
US11887962B2 (en) 2020-06-16 2024-01-30 Intel Corporation Microelectronic structures including bridges
US11373972B2 (en) 2020-06-16 2022-06-28 Intel Corporation Microelectronic structures including bridges
US11791274B2 (en) 2020-06-16 2023-10-17 Intel Corporation Multichip semiconductor package including a bridge die disposed in a cavity having non-planar interconnects
US11521931B2 (en) * 2020-06-16 2022-12-06 Intel Corporation Microelectronic structures including bridges
US11804441B2 (en) 2020-06-16 2023-10-31 Intel Corporation Microelectronic structures including bridges
CN114531134B (zh) * 2022-04-22 2022-07-19 深圳新声半导体有限公司 一种用于薄膜滤波器芯片级封装的方法和结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040298A1 (en) * 2000-05-12 2001-11-15 Shunji Baba Method of mounting chip onto printed circuit board in shortened working time
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
US20050196901A1 (en) * 2004-03-05 2005-09-08 Kazuhiko Suzuki Device mounting method and device transport apparatus
KR20070000644A (ko) * 2005-06-28 2007-01-03 삼성전기주식회사 소자 내장 인쇄회로기판 및 그 제조방법
US20070152318A1 (en) * 2005-12-30 2007-07-05 Chia-Wen Chiang Structure and process of chip package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541407A (ja) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd 半導体装置の実装方法
JPH10199927A (ja) * 1996-12-27 1998-07-31 Texas Instr Japan Ltd 異方性導電膜付回路基体及び回路チップ並びにその製法
US20040177921A1 (en) * 2001-06-29 2004-09-16 Akira Yamauchi Joining method using anisotropic conductive adhesive
JP2003023034A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd フリップチップ実装方法
CN100550355C (zh) * 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP2004356188A (ja) * 2003-05-27 2004-12-16 Sony Corp 素子内蔵用空所の形成方法及び素子内蔵基板
KR100785488B1 (ko) * 2005-04-06 2007-12-13 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
KR100838747B1 (ko) 2006-01-27 2008-06-17 (주)선우팩 기화성 방청기능을 가진 흡습제 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
US20010040298A1 (en) * 2000-05-12 2001-11-15 Shunji Baba Method of mounting chip onto printed circuit board in shortened working time
US20050196901A1 (en) * 2004-03-05 2005-09-08 Kazuhiko Suzuki Device mounting method and device transport apparatus
KR20070000644A (ko) * 2005-06-28 2007-01-03 삼성전기주식회사 소자 내장 인쇄회로기판 및 그 제조방법
US20070152318A1 (en) * 2005-12-30 2007-07-05 Chia-Wen Chiang Structure and process of chip package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KR 10 2007 0 000 644 A KR 10 0 361 640 B1

Also Published As

Publication number Publication date
DE102008017569A1 (de) 2009-02-19
US20090042336A1 (en) 2009-02-12
JP2009044113A (ja) 2009-02-26
KR20090014478A (ko) 2009-02-11
KR100888195B1 (ko) 2009-03-12

Similar Documents

Publication Publication Date Title
DE102008017569B4 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102008025223B4 (de) Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE112013007312B4 (de) Zuerst eingehauste und später geätzte dreidimensionale flip-chip system-in-package-struktur und verfahren für deren herstellung
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102017124071A1 (de) Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben
DE102013207326B4 (de) Hoch-Dichte-3D-Paket
DE112018003103T5 (de) Haftklebeband für Verbindungen mit hoher Dichte
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102018128200B4 (de) Integriertes schaltungs-package und verfahren zu dessen bilden
DE112013002672T5 (de) Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE112006003181T5 (de) Verfahren zum Bonden zwischen elektrischen Bauelementen unter Verwendung von Ultraschallschwingung
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102013104455A1 (de) PoP-Gerät
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE112012006469T5 (de) Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110211

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee