JP5977711B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5977711B2 JP5977711B2 JP2013101304A JP2013101304A JP5977711B2 JP 5977711 B2 JP5977711 B2 JP 5977711B2 JP 2013101304 A JP2013101304 A JP 2013101304A JP 2013101304 A JP2013101304 A JP 2013101304A JP 5977711 B2 JP5977711 B2 JP 5977711B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent resin
- semiconductor device
- manufacturing
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Description
また特許文献2には、充填した透明樹脂を押圧しつつ加熱して硬化させて平坦に加工することが記載されている。
(2)請求項2の発明は、請求項1に記載の半導体装置の製造方法において、第2の工程における透明樹脂のポッティング量は、少なくとも第3の工程において作製される中間製品の透明樹脂の表面に起伏が生じてもワイヤが露出しないように設定されていることを特徴とする。
(3)請求項3の発明は、請求項1に記載の半導体装置の製造方法において、第2の工程における透明樹脂のポッティング量は、ワイヤの最高位置の高さより30μm〜230μm高くしたことを特徴とする。
(4)請求項4の発明は、請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、第3の工程は、透明樹脂を第1の温度で第1の時間硬化させる先工程と、第1の時間経過後に、第1の温度よりも高い第2の温度で第2の時間硬化させる次工程とを含むことを特徴とする。
(5)請求項5の発明は、請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、第5の工程では、透明樹脂の表面凹凸が5μm以下となるように板の平坦面で押圧することを特徴とする。
図1は、本発明による半導体装置10を説明する図である。図1(a)は、半導体装置10の断面図、図1(b)は上面図である。なお、図1(a)は(b)のIa-Ia線で切断して示す図である。
半導体装置10は、基板5と、基板5に実装された半導体チップ1と、封止樹脂である透明樹脂7とを有している。基板5は、有機材料であるガラスエポキシ、セラミックなど、透明樹脂7の素材により変性されない絶縁物質が用いられる。
図2および図3により、図1に示した半導体装置10の比較例について説明する。図2は、比較例である半導体装置110の透明樹脂封止方法を説明する比較例を示す。ここでは説明のため、半導体チップ1は、その両側にのみボンディングワイヤ3があるとしている。なお、図2に示す方法は、たとえば特許文献1に示すように、樹脂の流動性のみを利用して樹脂表面の平坦化を行う方法に相当する。
図3は、ポッティングされて硬化した透明樹脂70の表面形状、すなわち凹凸を等高線により模模式的に示すものである。
この例では、ボンディングワイヤ3の直上で樹脂が最も盛り上がり、ボンディングワイヤ3の周辺に比べて最大16μm程度の高度差を生じている。これは以下の理由によると思われる。
図4は、本発明による半導体装置の製造方法を説明する概略図である。図4では、説明を簡単にするため図2と同様に単純な構造の半導体装置10としている。
電極であるリード4を有する基板5を作製する基板作成工程。
基板5の上面に半導体チップ1を実装する実装工程。
半導体チップ1の上面の電極と基板5のリード4とをワイヤ3で接続する接続工程。
一般にエポキシ樹脂は所定の温度以上で硬化し、この温度に依存する所定の時間で硬化が完了する。本例では、数時間から15時間程度で硬化が完了するような条件(樹脂成分、硬化剤、加熱温度)としている。
なお、上記では透明樹脂7の表面の平坦化のために金属部材9を押圧するとしたが、表面が平坦であって、離型性が十分であれば金属以外の材質な平坦な板を適宜用いてもよい。
(1)一旦硬化させた透明樹脂を軟化させ、この軟化状態で透明樹脂の表面を押圧部材9の平坦面で押圧することにより、樹脂表面の起伏、すなわち凹凸(高度差)を5μm以下に抑えることができる。この製造方法は、金型を必要とせずに樹脂表面の凹凸を抑制することができ、製造コストを抑えることができる。
(2)そして、このような製造方法で作製された半導体装置によれば、入射面の凹凸が5μm以下であり、たとえば、PDを2個並設した場合でも、各PDに正しく光が導入される。
上記では、半導体チップ1にPD素子を2個搭載した例を説明したが、半導体チップ1の構成はこれに限定するものではない。PD素子が1個のみ搭載されているものであっても、本発明による半導体装置およびその製造方法を用いて、個々の半導体装置における透明樹脂表面の起伏を低減することができるので、半導体装置間の特性のバラツキが抑えられる。また、3個以上のPD素子を搭載したような半導体チップにおいても、同様に本発明を適用できる。
本発明による半導体装置およびその製造方法は、半導体チップ1にPD素子以外の光学素子、たとえばレーザダイオード(LED)素子が搭載されたものに対しても適用することができる。透明樹脂の表面の起伏が低減されるので、LED素子の発光方向が揃えられるので、特性の均一化を図ることができる。
また、この半導体チップ1にはLED素子とPD素子が搭載されたものであってもよい。本発明により、透明樹脂の表面の起伏が低減されるので、LED素子から放出される光は真っ直ぐ外部に向かう。このため、LED素子の光の透明樹脂7内での乱反射が大幅に低減されるので、LED素子とPD素子が搭載されたものであっても、十分動作可能となる。またこのような半導体チップを備えた半導体装置1個で光による入出力動作が可能となる。あるいは、LED素子から放出された光が外部で反射されたものを同じ半導体チップのPD素子で受光することも可能であり、このような半導体装置を用いてたとえば外部物体の有無を検出する小型のセンサを製造することが可能となる。
図1では、PD素子2個を搭載した半導体チップ1個がパッケージされた半導体装置を示したが、このような半導体チップを複数個備えるような半導体装置においても適用できる。本発明によれば、透明樹脂の表面の起伏が低減されるので、PD素子やLED素子の特性にさらにバラツキを与えることがない。したがって、このような素子を備える半導体装置の特性を揃えることが容易となる。また複数の半導体チップを搭載する場合は、波長感度の異なるPD素子や、発光波長の異なるLED素子等を同時に搭載した半導体装置の製造も可能である。このような半導体装置に対しても、特性を容易に揃えることが可能となる。
透明樹脂としてエポキシ樹脂を用いたものとして説明した。しかしながら、本発明による半導体装置およびこの製造方法では、PD素子などの半導体素子2の特性(波長感度)を妨げないような波長吸収特性を有し、また、あまり急激に硬化しない、たとえば所定の硬化温度で数時間程度で硬化するような樹脂であればよく、エポキシ樹脂や硬化剤の組成を限定するものでない。
図2では省略しているが、基板5は、平板上の底板部と、底板部の周縁に設けた周壁と、周壁に適宜の間隔で設けたリード部とを予め有する構成としてもよい。この場合、透明樹脂が投入された場合は、周壁をこの透明樹脂の堰き止める壁として用いることができる。
あるいは、たとえば大型のガラスエポキシ基板の上に、半導体チップを搭載する部分以外は不透明な樹脂を積層あるいは封入したような大型のパッケージを用いて、これに多数の半導体チップを搭載し、個々の半導体チップを透明樹脂で封入するような製造方法であってもよい。いずれの方法でも、リード4の周囲の壁が、流動性のある透明樹脂7の堰き止め用の壁として用いられる。
2・・・フォトダイオード素子(PD素子)
3・・・ボンディングワイヤ
4・・・リード
5・・・基板
7・・・透明樹脂
9・・・金属部材
10・・・半導体装置
Claims (5)
- 基板と、光機能素子を有し、前記基板に実装されワイヤにより前記基板上の電極と接続された半導体チップと、前記半導体チップを基板上で封止する透明樹脂とを有する半導体装置の製造方法であって、
前記半導体チップを前記基板上に実装し、前記半導体チップと前記基板上の電極とを接続する第1の工程と、
前記基板の上面において、前記ワイヤを覆う高さに透明樹脂をポッティングする第2の工程と、
前記第2の工程でポッティングした前記透明樹脂を、該透明樹脂の硬化温度より高い温度に加熱して硬化された中間製品を作製する第3の工程と、
前記第3の工程で作製された前記中間製品をガラス転移温度以下に冷却する第4の工程と、
前記第4の工程の後、前記透明樹脂の表面を、硬化前の前記透明樹脂の硬化温度より低い温度で、かつ、硬化後の前記透明樹脂のガラス転移温度より高い温度に加熱した板で押圧する第5の工程とを有し、
前記第5の工程において、前記透明樹脂を軟化させるとともに、前記透明樹脂の表面を平坦化することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第2の工程における前記透明樹脂のポッティング量は、少なくとも前記第3の工程において作製される前記中間製品の前記透明樹脂の表面に起伏が生じても前記ワイヤが露出しないように設定されていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第2の工程における前記透明樹脂のポッティング量は、前記ワイヤの最高位置の高さより30μm〜230μm高くしたことを特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記第3の工程は、前記透明樹脂を第1の温度で第1の時間硬化させる先工程と、前記第1の時間経過後に、前記第1の温度よりも高い第2の温度で第2の時間硬化させる次工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、
前記第5の工程では、前記透明樹脂の表面凹凸が5μm以下となるように前記板の平坦面で押圧することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013101304A JP5977711B2 (ja) | 2013-05-13 | 2013-05-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013101304A JP5977711B2 (ja) | 2013-05-13 | 2013-05-13 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014222696A JP2014222696A (ja) | 2014-11-27 |
JP5977711B2 true JP5977711B2 (ja) | 2016-08-24 |
Family
ID=52122097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013101304A Expired - Fee Related JP5977711B2 (ja) | 2013-05-13 | 2013-05-13 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5977711B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220140567A1 (en) * | 2019-03-08 | 2022-05-05 | Rohm Co., Ltd. | Semiconductor laser device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006063092A (ja) * | 2004-07-29 | 2006-03-09 | Dow Corning Toray Co Ltd | 硬化性オルガノポリシロキサン組成物、その硬化方法、光半導体装置および接着促進剤 |
JP4966791B2 (ja) * | 2007-09-04 | 2012-07-04 | 新日本無線株式会社 | 光半導体装置の製造方法 |
JP2012129399A (ja) * | 2010-12-16 | 2012-07-05 | Stanley Electric Co Ltd | 表面実装型光半導体装置 |
-
2013
- 2013-05-13 JP JP2013101304A patent/JP5977711B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014222696A (ja) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6515515B2 (ja) | 発光装置の製造法 | |
JP3618551B2 (ja) | 光半導体モジュール | |
US7947530B2 (en) | Method of manufacturing wafer level package including coating and removing resin over the dicing lines | |
JP5987696B2 (ja) | 半導体装置の製造方法 | |
TWI466336B (zh) | 發光二極體製造方法 | |
JP4545956B2 (ja) | 半導体装置、およびその製造方法 | |
JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
JP2010050406A (ja) | 半導体装置、半導体装置製造方法、および電子機器 | |
CN101901770A (zh) | 集成电路封装结构的制造方法 | |
JP2012182357A (ja) | Led発光素子用リードフレーム基板、led発光素子装置、およびled発光素子用リードフレーム | |
US7350988B2 (en) | Optical module and method of manufacturing the same | |
JP5977711B2 (ja) | 半導体装置およびその製造方法 | |
KR20040093361A (ko) | 고체 촬상 장치의 제조 방법 | |
JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP6163009B2 (ja) | 半導体装置の製造方法 | |
JP2007035779A (ja) | リードレス中空パッケージ及びその製造方法 | |
KR20030080642A (ko) | 세라믹칩 패키지 제조방법 | |
KR101140081B1 (ko) | Led 패키지 제조방법 및 그에 의한 led 패키지 | |
JP4881337B2 (ja) | 半導体装置 | |
TW201824404A (zh) | 一種無基板半導體封裝製造方法 | |
TW201409672A (zh) | 半導體器件 | |
JP2008103460A (ja) | 半導体パッケージ及びその製造方法 | |
JP2008300669A (ja) | 半導体パッケージ及び配線基板 | |
JP2014179470A (ja) | 撮像センサのパッケージ構造 | |
JP2014036091A (ja) | パッケージ構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5977711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |