JP4545956B2 - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP4545956B2
JP4545956B2 JP2001004434A JP2001004434A JP4545956B2 JP 4545956 B2 JP4545956 B2 JP 4545956B2 JP 2001004434 A JP2001004434 A JP 2001004434A JP 2001004434 A JP2001004434 A JP 2001004434A JP 4545956 B2 JP4545956 B2 JP 4545956B2
Authority
JP
Japan
Prior art keywords
light emitting
internal lead
semiconductor device
wire
led light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001004434A
Other languages
English (en)
Other versions
JP2002208739A (ja
Inventor
孝史 上田
清浩 五十川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001004434A priority Critical patent/JP4545956B2/ja
Priority to US10/043,898 priority patent/US6940184B2/en
Publication of JP2002208739A publication Critical patent/JP2002208739A/ja
Priority to US11/036,508 priority patent/US7071034B2/en
Application granted granted Critical
Publication of JP4545956B2 publication Critical patent/JP4545956B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、たとえばＬＥＤ発光素子などの光学半導体素子を封入するようにして形成された樹脂パッケージを有する半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
光学半導体装置には、半導体素子としてＬＥＤ発光素子を用いた発光ダイオードがある。従来の発光ダイオードの代表的な構成例を図７に示す。また、図７のVIII-VIII線に沿う断面図を図８に示す。この発光ダイオード１００は、たとえば、携帯型電話機におけるプッシュボタンのバックライト用の光源や、フォトインタラプタの発光部などに適用されるタイプのものである。図７および図８に示すように、この発光ダイオード１００は、ＬＥＤ発光素子１が搭載された第１の内部リード２と、上記ＬＥＤ発光素子１とワイヤ４を介して導通接続された第２の内部リード３と、上記ＬＥＤ発光素子１とワイヤ４とを封入するようにして形成された透光性の樹脂パッケージ５と、を備えている。また、この発光ダイオード１００では、上記パッケージ５内において、ＬＥＤ発光素子１は、緩衝材１０７によって包囲されている。
【０００３】
上記ＬＥＤ発光素子１は、Ｐ型半導体層、発光層、およびｎ型半導体層を順次エピタキシャル成長させてなる半導体ウエハに対し、電極を形成した上、ダイシングによって所望のサイズにカットされたチップに分割するという手法によって製造される。
【０００４】
上記緩衝材１０７は、上記樹脂パッケージ５を形成する際に上記ＬＥＤ発光素子１が破損するのを防止するために形成される部品であり、上記樹脂パッケージ５を形成する前に形成される。このような緩衝材１０７は、ＪＣＲ（Junction Coating Resin）と呼ばれる軟質樹脂から形成される。
【０００５】
上記樹脂パッケージ５は、材料コストが比較的安価である点、ならびに加熱硬化により容易に形成することができる点などから、フィラを含有しない透光性エポキシ樹脂から形成されるのが一般的である。
【０００６】
エポキシ樹脂用いて樹脂パッケージ５を形成するには、型枠に所定の形状に形成されたキャビティ内に、ＬＥＤ発光素子１、ワイヤ４、第１の内部リード２および第２の内部リード３をセットし、溶融した上記エポキシ樹脂を注入し、これを加熱硬化させる。このとき、エポキシ樹脂は、キャビティ内で熱膨張しようとするため、ＬＥＤ発光素子１を押圧する。このＬＥＤ発光素子１は、上記したように、ウエハをカットすることにより形成されているため、カット時の応力によってカット面にひずみが生じている場合がある。したがって、ＬＥＤ発光素子１は、エポキシ樹脂で押圧されることにより、カット面が破損してしまうことがある。特に、発光ダイオードを製造する場合には、黒色エポキシ樹脂に比して線膨張係数がかなり大きい透光性エポキシ樹脂を使用しているため、樹脂パッケージ５内の半導体素子（ＬＥＤ発光素子１）が破損する可能性が高くなる。
【０００７】
しかし、この従来例では、ＬＥＤ発光素子１は、樹脂パッケージ５を形成する前に予め上記緩衝材１０７によって包み込まれているので、樹脂パッケージ５の形成時におけるＬＥＤ発光素子１への押圧力は、緩衝材１０７の弾性により吸収される。このようにして、緩衝材料１０７は、ＬＥＤ発光素子１を保護することができる。軟質樹脂としては、具体的には、透光性のあるシリコーンレジンが採用されるのが一般的である。
【０００８】
しかしながら、シリコーンレジンは、ゲル状材料を用いて形成されるため、緩衝材１０７の厚みが大となってしまう。さらに、緩衝材１０７の形状を均一にするのが困難となる。これにより、ＬＥＤ発光素子１から発せられた光を屈折させてしまうレンズ効果が緩衝材１０７に生じてしまうとともに、このレンズ効果が個々の発光ダイオードごとに異なってしまう。
【０００９】
また、シリコーンレジンを用いて緩衝材１０７を形成するには、ゲル状材料でＬＥＤ発光素子１を包囲し、これを炉などで加熱硬化させなければならず、発光ダイオード１００の製造効率が悪い。
【００１０】
【発明が解決しようとする課題】
本願発明は、上記した事情のもとで考え出されたものであって、樹脂パッケージ内において、半導体素子が破損するのを防止するための保護材にレンズ効果が生じるのを防止することができる半導体装置、およびその製造方法を提供することをその課題とする。
【００１１】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１２】
すなわち、本願発明の第１の側面により提供される半導体装置は、半導体素子が搭載された第１の内部リードと、上記半導体素子とワイヤを介して導通接続された第２の内部リードと、上記半導体素子と上記ワイヤとを封入するようにして形成された樹脂パッケージと、を備えている半導体装置であって、上記樹脂パッケージ内において、上記第１の内部リードと、上記半導体素子と、上記ワイヤと、上記第２の内部リードとは、非晶性フッ素樹脂を含有した被膜でコーティングされていることを特徴としている。
【００１３】
本願発明の第１の側面においては、非晶性フッ素樹脂は、一般的に耐圧縮性に優れ、かつディッピングや吹き付けなどのコーティング加工に適した樹脂であることから、上記被膜を、上記樹脂パッケージ形成時における半導体素子の保護材として、厚みが薄くなるように形成することが可能となる。したがって、被膜にレンズ効果が生じるのを防止することができる。
【００１４】
本願発明の第２の側面により提供される半導体装置の製造方法は、半導体素子が搭載された第１の内部リードと、上記半導体素子とワイヤを介して導通接続された第２の内部リードと、上記半導体素子と上記ワイヤとを封入するようにして形成された樹脂パッケージと、を備えている半導体装置を製造する方法であって、上記樹脂パッケージを形成する前に、上記第１の内部リードと、上記半導体素子と、上記ワイヤと、上記第２の内部リードとを、非晶性フッ素樹脂が含有された被膜でコーティングすることを特徴としている。
【００１５】
具体的には、上記半導体素子は、ＬＥＤ発光素子であり、かつ、上記樹脂パッケージは、透光性樹脂により形成される。
【００１６】
好ましい実施の形態においては、上記非晶性フッ素樹脂は、ＰＴＦＥである。
【００１７】
この製造方法は、上記した本願発明の第１の側面に係る半導体装置の製造方法である。したがって、本願発明の第１の側面に係る半導体装置について上述したのと同様の利点を享受することができる。
【００１８】
好ましい実施の形態においてはまた、上記被膜は、揮発性の溶剤に非晶性フッ素樹脂を含有させたものを塗布し、それを乾燥させることによって形成される。
【００１９】
このような構成によれば、粘度が低い状態で塗布することができるので、薄状の緩衝被膜を簡便に形成することができる。また、従来の緩衝材に用いられるシリコーンレジンのように硬化用の炉などを用いて加熱硬化させる必要がなく、自然乾燥によって形成されるので、半導体装置の製造効率を向上させることができる。
【００２０】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２１】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２２】
図１は、本願発明に係る半導体装置の一例を示す概略斜視図、図２は、図１のII-II線に沿う断面図、図３は、図２における半導体素子を拡大して示す断面図である。図４ないし図６は、本願発明に係る半導体装置の製造方法を説明するための図であり、図５は、図４のV-V線に沿う断面図である。なお、これらの図において、従来例を示す図７および図８に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００２３】
図１および図２に表れているように、本願発明の半導体装置は、半導体素子１が搭載された第１の内部リード２と、上記半導体素子１とワイヤ４を介して導通接続された第２の内部リード３と、上記半導体素子１と上記ワイヤ４とを封入するようにして形成された樹脂パッケージ５と、を備えている。この半導体装置は、本実施形態では、半導体素子１としてＬＥＤ発光素子を用いた発光ダイオードＡである。
【００２４】
上記半導体素子（ＬＥＤ発光素子）１は、図３に示すように、ｎ型（またはｐ型）半導体層１０ａ、ｐ型（またはｎ型）半導体層１０ｂ、およびこれらの間に介在する活性層１０ｃを備えるチップ本体１０と、チップ本体の下面に形成された全面電極１ｂと、チップ本体の上面に形成された電極パッド１ａとを備えている。このＬＥＤ発光素子１は、第１の内部リード２に対して全面電極１ｂ側でチップボンディングされ、第２の内部リード３に対して電極パッド１ａがワイヤボンディングされ、各電極１ａ，１ｂ間に電流を流すと活性層１０ｃが発光するように構成されている。
【００２５】
このようなＬＥＤ発光素子１は、Ｐ型半導体層、発光層、およびｎ型半導体層を順次エピタキシャル成長させてなる半導体ウエハに対し、上記全面電極１ｂおよび電極パッド１ａを形成した上、ダイシングによって所望のサイズにカットされたチップに分割するという手法によって製造される。
【００２６】
上記ワイヤ４は、上記ワイヤボンディングの際に形成される。ワイヤ４は、電導性の優れた金線などから形成されている。
【００２７】
上記第１の内部リード２は、樹脂パッケージ５の外側に配置された第１の外部リード２ａと連続して、第１リード２０を構成している。これと同様に、上記第２の内部リード３は、第２の外部リード３ａとともに第２リード３０を構成している。これらの第１リード２０および第２リード３０は、銅や鉄などの金属板を打ち抜き形成して得られるリードフレームの一部として形成される。より詳細には、図４に示すように、リードフレーム６は、横方向に延びるサイドフレーム６０を有しており、複数の第１および第２リード２０…，３０…は、サイドフレーム６０の一長辺から縦方向に延びるように形成されている。
【００２８】
上記樹脂パッケージ５は、本実施形態では、透光性樹脂により形成されている。具体的には、材料コストが比較的安価である点、ならびに加熱により容易に硬化させることができる点などから、フィラを含有しない透光性エポキシ樹脂が用いられている。
【００２９】
また、上記樹脂パッケージ５内において、上記第１の内部リード２と、ＬＥＤ発光素子１と、ワイヤ４と、第２の内部リード３とは、非晶性フッ素樹脂を含有した被膜７でコーティングされている。
【００３０】
上記被膜７は、上記樹脂パッケージ５の形成時におけるＬＥＤ発光素子１の保護材として形成されるものである。一般的に、非晶性フッ素樹脂は、耐圧縮性に優れ、かつディッピングや吹き付けによってコーティング加工が可能な樹脂であるので、被膜７の厚みを薄く（たとえば、約１０μｍ程度）することができる。
【００３１】
なお、非晶性フッ素樹脂としては、具体的には、ＰＴＦＥが使用される。ＰＴＦＥは、圧縮強さが非常に大である透明なフッ素樹脂である。
【００３２】
以下、半導体装置（発光ダイオード）Ａの製造方法を順を追って説明する。なお、以下の工程は、第１の内部リード２および第２の内部リード３が上記リードフレーム６に形成された状態で行なわれる。
【００３３】
発光ダイオードＡを製造するには、まず、第１の内部リード２にＬＥＤ発光素子１を搭載する。この工程において、ＬＥＤ発光素子１は、上記第１の内部リード２に形成されたチップボンディング領域（図示略）に下面側でチップボンディングされる。これによって、ＬＥＤ発光素子１と第１の内部リード２とが導通接続されるとともに、ＬＥＤ発光素子１が第１の内部リード２上に機械的に支持される。
【００３４】
次いで、ＬＥＤ発光素子１の電極パッド１ｃと第２の内部リード３とをワイヤ４を介して導通接続する。この工程において、ＬＥＤ発光素子１の電極パッド１ｃは、上記第２の内部リード３に形成されたワイヤボンディング領域（図示略）に金線などからなるワイヤ４によって結線される。これによって、ＬＥＤ発光素子１と第２の内部リード３とが導通接続される。ワイヤ４は、ＬＥＤ発光素子１の電極パッド１ｃに対しては、いわゆるボールボンディングされ、第２の内部リード３に対しては、いわゆるスティッチボンディングされる。
【００３５】
次いで、図５に示すように、第１の内部リード２と、ＬＥＤ発光素子１と、ワイヤ４と、第２の内部リード３とを、非晶性フッ素樹脂が含有された被膜７でコーティングする。この工程において、被膜７は、揮発性の溶剤に非晶性フッ素樹脂を含有させたもの（被膜剤７０）を塗布し、それを乾燥させることによって形成される。このとき、被膜剤７０を粘度が低い状態で塗布することができるので、薄状の緩衝被膜を簡便に形成することができる。
【００３６】
上記被膜剤７０の塗布は、本実施形態では、図４に示すように、ＬＥＤ発光素子１、ワイヤ４、内部リード２、および第２の内部リード３を被膜剤７０を入れた溶液槽中に浸漬する、いわゆるディッピングにより行うことができる。この方法では、上記リードフレーム６に複数形成された状態の第１および第２の内部リード２…，３…に対して、一括して被膜剤７０の塗布を行うことができる。また、被膜剤７０には、揮発性の溶剤が用いられていることから、これを自然乾燥するだけでよい。したがって、従来のように、硬化用の炉などを用いて加熱硬化させる必要がないため、発光ダイオードの製造効率を向上させることができる。
【００３７】
なお、被膜剤７０の塗布は、本実施形態では、ディッピングにより行なわれているが、第１および第２の内部リード２，３に対して、被膜剤７０を吹き付けるようにしてもよい。
【００３８】
次いで、上記樹脂パッケージ５を形成する。この工程では、図６に示すように、型枠８を用いる注型法などが採用される。この方法では、まず、型枠８に所定の形状に形成されたキャビティ８０内に、上記被膜７のコーティング工程を終えた第１および第２の内部リード２，３をセットする。その後、このキャビティ８０内に溶融したエポキシ樹脂５０を注入し、これを加熱硬化させる。
【００３９】
そして、上記第１および第２リード２０…，３０…をリードフレーム６から切り離すことにより、発光ダイオードＡが得られる。
【００４０】
次に、上述した半導体装置（発光ダイオード）の製造方法における作用について簡単に説明する。
【００４１】
上記樹脂パッケージ５を形成する際、上記エポキシ樹脂５０を加熱硬化させるときに、エポキシ樹脂５０がキャビティ８０内で熱膨張しようとし、上記ＬＥＤ発光素子１がエポキシ樹脂５０により押圧される。このＬＥＤ発光素子１は、上記被膜７によりコーティングされているので、被膜７の耐圧縮性により破損するのが防止される。すなわち、上記被膜７は、従来における緩衝材１０７の代わりに形成されるものである。
【００４２】
そして、上記被膜７は、耐圧縮性に優れ、かつディッピングや吹き付けによるコーティング加工が可能である非晶性フッ素樹脂から形成されているので、ＬＥＤ発光素子の保護材としての効果を維持したままの状態で、厚みが薄くなるように形成されうる。したがって、ＬＥＤ発光素子１から発せられた光を屈折させてしまうレンズ効果が上記被膜７に生じるのを防止することができる。
【００４３】
以上、説明したように、本願発明によれば、樹脂パッケージ内において、半導体素子が破損するのを防止するための保護材にレンズ効果が生じるのを防止することができる。
【００４４】
もちろん、本願発明の範囲は、上述した実施形態に限定されるものではない。
たとえば、上記実施形態では、光学半導体素子として、ＬＥＤ発光素子が用いられているが、フォトダイオードあるいはフォトトランジスタなどの受光素子に用いてもよい。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を示す概略斜視図である。
【図２】図１のII-II線に沿う断面図である。
【図３】図２における半導体素子を拡大して示す断面図である。
【図４】本願発明に係る半導体装置の製造方法を説明するための図である。
【図５】図４のV-V線に沿う断面図である。
【図６】本願発明に係る半導体装置の製造方法を説明するための図である。
【図７】従来の半導体装置の一例を示す概略斜視図である。
【図８】図７のVIII-VIII線に沿う断面図である。
【符号の説明】
１ 半導体素子
２ 第１の内部リード
３ 第２の内部リード
４ ワイヤ
５ 樹脂パッケージ
７ 被膜
Ａ 半導体装置

Claims (5)

  1. 半導体素子が搭載された第１の内部リードと、上記半導体素子とワイヤを介して導通接続された第２の内部リードと、上記半導体素子と上記ワイヤとを封入するようにして形成された樹脂パッケージと、を備えている半導体装置であって、
    上記樹脂パッケージ内において、上記第１の内部リードと、上記半導体素子と、上記ワイヤと、上記第２の内部リードとは、非晶性フッ素樹脂を含有した被膜でコーティングされていることを特徴とする、半導体装置。
  2. 半導体素子が搭載された第１の内部リードと、上記半導体素子とワイヤを介して導通接続された第２の内部リードと、上記半導体素子と上記ワイヤとを封入するようにして形成された樹脂パッケージと、を備えている半導体装置を製造する方法であって、
    上記樹脂パッケージを形成する前に、上記第１の内部リードと、上記半導体素子と、上記ワイヤと、上記第２の内部リードとを、非晶性フッ素樹脂が含有された被膜でコーティングすることを特徴とする、半導体装置の製造方法。
  3. 上記非晶性フッ素樹脂は、ＰＴＦＥである、請求項２に記載の半導体装置の製造方法。
  4. 上記被膜は、揮発性の溶剤に非晶性フッ素樹脂を含有させたものを塗布し、それを乾燥させることによって形成される、請求項２または３に記載の半導体装置の製造方法。
  5. 上記半導体素子は、ＬＥＤ発光素子であり、かつ、
    上記樹脂パッケージは、透光性樹脂により形成される、請求項２ないし４のいずれかに記載の半導体装置の製造方法。
JP2001004434A 2001-01-12 2001-01-12 半導体装置、およびその製造方法 Expired - Fee Related JP4545956B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001004434A JP4545956B2 (ja) 2001-01-12 2001-01-12 半導体装置、およびその製造方法
US10/043,898 US6940184B2 (en) 2001-01-12 2002-01-11 Semiconductor device with coated semiconductor chip
US11/036,508 US7071034B2 (en) 2001-01-12 2005-01-12 Method of making semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001004434A JP4545956B2 (ja) 2001-01-12 2001-01-12 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002208739A JP2002208739A (ja) 2002-07-26
JP4545956B2 true JP4545956B2 (ja) 2010-09-15

Family

ID=18872626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004434A Expired - Fee Related JP4545956B2 (ja) 2001-01-12 2001-01-12 半導体装置、およびその製造方法

Country Status (2)

Country Link
US (2) US6940184B2 (ja)
JP (1) JP4545956B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
US8294166B2 (en) 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
KR100612322B1 (ko) * 2004-07-16 2006-08-16 삼성전자주식회사 잉크젯 카트리지
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2009094189A (ja) * 2007-10-05 2009-04-30 Tokai Rika Co Ltd コネクタ付き半導体パッケージ
TW201025675A (en) * 2008-12-31 2010-07-01 Jess Link Products Co Ltd Light emitting diode light strip and method of making the same
JP5744386B2 (ja) * 2009-10-07 2015-07-08 日東電工株式会社 光半導体封止材
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101142015B1 (ko) * 2010-03-18 2012-05-17 한국광기술원 내열, 내습성이 강화된 구조를 채용한 발광다이오드 패키지 및 그 제조방법
TW201205745A (en) * 2010-07-23 2012-02-01 Global Unichip Corp Semiconductor packaging structure and the forming method
DE102011016567B4 (de) * 2011-04-08 2023-05-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und derart hergestelltes Bauelement
DE102011100028A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US8941962B2 (en) * 2011-09-13 2015-01-27 Fsp Technology Inc. Snubber circuit and method of using bipolar junction transistor in snubber circuit
CN103178191B (zh) * 2011-12-24 2015-10-28 展晶科技(深圳)有限公司 发光二极管
JP2014130963A (ja) * 2012-12-28 2014-07-10 Nichia Chem Ind Ltd 発光装置
US9129951B2 (en) * 2013-10-17 2015-09-08 Freescale Semiconductor, Inc. Coated lead frame bond finger
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363032A (ja) * 1991-03-18 1992-12-15 Japan Gore Tex Inc 半導体装置
JPH06132330A (ja) * 1992-10-15 1994-05-13 Toshiba Chem Corp 光半導体装置の封止方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170009A (en) * 1990-03-22 1992-12-08 Canon Kabushiki Kaisha Electrically conductive covers and electrically conductive covers of electronic equipment
JPH0462042A (ja) * 1990-06-25 1992-02-27 Gasket Seisakusho:Yugen 複合ガスケット材料
EP0482923B1 (en) * 1990-10-26 2001-01-31 Canon Kabushiki Kaisha Image transmitting transparent films and method for forming images using the same
JPH04196601A (ja) * 1990-11-26 1992-07-16 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導マイクロ波受動素子およびその製造方法
DE4437685A1 (de) * 1994-10-21 1996-04-25 Hoechst Ag Rieselfähige Polytetrafluorethylen-Formpulver
US5571152A (en) 1995-05-26 1996-11-05 Light Sciences Limited Partnership Microminiature illuminator for administering photodynamic therapy
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US6046075A (en) * 1997-12-23 2000-04-04 Vlsi Technology, Inc. Oxide wire bond insulation in semiconductor assemblies
US6177726B1 (en) * 1999-02-11 2001-01-23 Philips Electronics North America Corporation SiO2 wire bond insulation in semiconductor assemblies
JP2001057321A (ja) * 1999-08-18 2001-02-27 Nec Corp チップ型固体電解コンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363032A (ja) * 1991-03-18 1992-12-15 Japan Gore Tex Inc 半導体装置
JPH06132330A (ja) * 1992-10-15 1994-05-13 Toshiba Chem Corp 光半導体装置の封止方法

Also Published As

Publication number Publication date
US6940184B2 (en) 2005-09-06
US20020093081A1 (en) 2002-07-18
US7071034B2 (en) 2006-07-04
US20050127507A1 (en) 2005-06-16
JP2002208739A (ja) 2002-07-26

Similar Documents

Publication Publication Date Title
JP4545956B2 (ja) 半導体装置、およびその製造方法
US9666776B2 (en) Semiconductor light emitting device and multiple lead frame for semiconductor light emitting device
JP6515515B2 (ja) 発光装置の製造法
US8222059B2 (en) Method transparent member, optical device using transparent member and method of manufacturing optical device
KR101620113B1 (ko) 광전 소자 및 광전 소자 제조 방법
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
JP3618551B2 (ja) 光半導体モジュール
KR101418397B1 (ko) 반도체 패키지 및 그의 제조방법
US20100127288A1 (en) Light-emitting diode devices and methods for fabricating the same
KR102409220B1 (ko) 발광 디바이스 패키지
US20070267643A1 (en) Semiconductor light emitting device and method for manufacturing the same
WO1999063594A1 (fr) Dispositif a semi-conducteurs
TWI466336B (zh) 發光二極體製造方法
JPH11195794A (ja) 光電素子および該光電素子の製造方法
JP2000174350A (ja) 光半導体モジュール
TWI414028B (zh) 注射封膠系統及其方法
JP3908383B2 (ja) 半導体装置
US20170288109A1 (en) Light emitting device package
US20120001312A1 (en) Package for semiconductor device, method of manufacturing the same and semiconductor device
US7350988B2 (en) Optical module and method of manufacturing the same
US20130015488A1 (en) Light emitting diode package and method for fabricating the same
JP2002222992A (ja) Ｌｅｄ発光素子、およびｌｅｄ発光装置
CN109671834B (zh) 一种双面出光的led芯片csp封装结构及其封装方法
TW201448286A (zh) 發光二極體封裝結構及其製造方法
JP4409074B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees