JP2008103460A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2008103460A
JP2008103460A JP2006283491A JP2006283491A JP2008103460A JP 2008103460 A JP2008103460 A JP 2008103460A JP 2006283491 A JP2006283491 A JP 2006283491A JP 2006283491 A JP2006283491 A JP 2006283491A JP 2008103460 A JP2008103460 A JP 2008103460A
Authority
JP
Japan
Prior art keywords
semiconductor package
sealing body
package
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006283491A
Other languages
English (en)
Inventor
Koji Miyata
浩司 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006283491A priority Critical patent/JP2008103460A/ja
Publication of JP2008103460A publication Critical patent/JP2008103460A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】中空パッケージの中空部を気密状態とすることに伴う不具合を解消すると共に、入射光の波長を問わずに適用可能な半導体パッケージを提供する。
【解決手段】半導体チップ２が内装された中空パッケージ３と、中空パッケージの中空部を被覆する金属材料からなる封止プレート４とを備える半導体パッケージ１において、半導体チップに設けられた外部接続パッドと中空パッケージに設けられた内部接続端子を金属ワイヤ５で接続することで、半導体チップと中空パッケージが導通される。また、封止プレートの半導体チップの受光領域に対応する領域に孔部６を形成する。
【選択図】図１

Description

本発明は半導体パッケージ及びその製造方法に関する。詳しくは、受光素子として機能する半導体チップが内装された半導体パッケージ及びその製造方法に係るものである。
従来の半導体チップは、中空パッケージと称される所用形状の収容容器（半導体パッケージ基台）に内装されて構成される半導体パッケージの形態で取り扱われており（例えば、特許文献１参照。）、図５で示す様に、半導体パッケージ１０１は、半導体チップ１０２に設けられた外部接続パッド（図示せず）と中空パッケージ１０３に設けられた内部接続端子（図示せず）とを金属製ワイヤ１０４で接続することで半導体チップと中空パッケージとが導通される様に構成され、更に、内部接続端子と接続されている中空パッケージに設けられた外部接続端子（図示せず）を介して実装基板と導通される様に構成されている。
この様な中空パッケージにおいては、内装される半導体チップが固体撮像素子、ラインセンサー用素子、あるいはフォトディテクター用素子などの様に光電変換を行なう受光領域を有する光電変換素子や、ＵＶＰＲＯＭの様に紫外線照射を受けることによりデータの消去を行なう記憶素子などである場合に、中空パッケージ内において所用の光を受けることができる様にガラス板などの透光性材料から成る封止体１０５で中空パッケージの開口部が閉塞されている。
具体的には、例えば上部に開口部を設けながら箱状とした中空パッケージの中空部に受光領域を上に向けて半導体チップを配設し、半導体チップと内部接続端子との電気配線の接続を行い、その後、透明なガラス板から成る封止体のガラスキャップを熱硬化性の接着材などを用いて開口部に取着しているのである。
上記の様に構成された従来の半導体パッケージを製造する際には、先ず、所定のパターンがエッチングまたはプレス等の手法により施された４２アロイ等の金属から成るリードフレーム１０７を形成し（図６（ａ）参照。）、続いて、成型後に半導体チップ搭載のための中空部分を確保できる様に加工されたモールド成型金型（図示せず）の間にリードフレーム１０７を挟み、熱硬化性エポキシ樹脂等から成るモールド樹脂１０８を金型内へ射出することでリードフレームをモールド樹脂で封止して複数の中空パッケージが一体となった中空パッケージの集合体１０９を得る（図６（ｂ）参照。）。
次に、リードフレームにダイボンド用ペーストやダイボンド用フィルム等のダイアタッチ材１１０を用いて半導体チップをマウントし（図６（ｃ）参照。）、半導体チップに設けられた外部接続パッドとリードフレームとを金細線等の金属製ワイヤを用いて接続する（図６（ｄ）参照。）。
続いて、モールド樹脂上にシール接着材等のシーリング材１１１を塗布した後に個片化されたガラスキャップを搭載し、各中空パッケージの中空部をガラスキャップで閉塞することで、複数の半導体パッケージが一体となった半導体パッケージの集合体を得ることができ（図６（ｅ）参照。）、その後、リードフレームとモールド樹脂をダイシングによって分割することで、半導体パッケージの集合体を個片化して半導体パッケージを得ることができる（図６（ｆ）参照。）。
特開２００６−１９６６６５号公報
しかしながら、上記した従来の半導体パッケージでは、中空パッケージの開口部への封止体の取着に伴って中空パッケージの中空部が気密状態となるために、開口部に封止体を取着するために通常行なわれている加熱処理の際に、中空部内の空気が膨張して封止体を持ち上げることで封止体が位置ズレを起こしたり、封止体が持ち上げられた状態で取着用の接着材が硬化することに起因して封止体が剥れたりすることがあった。また、封止体によって中空パッケージの開口部を閉塞した後に生じる環境温度の変化によって、気密封止されている中空パッケージの中空部内で結露が生じて封止体にくもりが発生することがあった。
更に、封止体としてガラス材を用いている場合にあっては、熱の影響に伴うモールド樹脂の反りにガラス材が追従することができないために、ガラス材を搭載した後に個片化するのではなく個片化したガラス材を個々の中空パッケージに搭載する必要があり生産能力の向上が困難であると共に、ガラス材はそれ自体が非常に高価であるために、半導体パッケージのコストが高くなってしまう。
また、半導体チップの受光領域への入射光が封止体を透過するために、封止体の表裏面には反射防止膜を形成しており、入射光の波長に応じた反射防止膜を形成する必要がある。以下、この点について詳細に説明を行なう。
即ち、図７（ａ）はガラス材料から成る封止体に青色レーザ用の反射防止膜を形成した場合におけるレーザの波長とレーザ透過率との関係を示したグラフであり、図７（ｂ）は透明樹脂材料から成る封止体に赤色レーザ用の反射防止膜を形成した場合におけるレーザの波長とレーザ透過率との関係を示したグラフであるが、図７（ａ）で示すグラフから、青色レーザ用の反射防止膜を形成した場合には、青色レーザの波長である４３０〜４６０ｎｍ程度のレーザ光の透過率は高いものの、それ以外の波長のレーザ光（例えば、６１０〜７８０ｎｍ程度の波長である赤色レーザ光）の透過率は低いことが分かる。同様に、図７（ｂ）で示すグラフから、赤色レーザ用の反射防止膜を形成した場合には、赤色レーザの波長である６１０〜７８０ｎｍ程度のレーザ光の透過率は高いものの、それ以外の波長のレーザ光（例えば、４３０〜４６０ｎｍ程度の波長である青色レーザ光）の透過率は低いことが分かる。従って、入射光の波長に応じた反射防止膜を形成しなければ、入射光を充分に半導体チップの受光領域まで到達させることができないために、入射光の波長に応じた反射防止膜を形成する必要があるのである。
本発明は以上の点に鑑みて創案されたものであって、中空パッケージの中空部を気密状態とすることに伴う不具合を解消すると共に、入射光の波長を問わずに適用可能な半導体パッケージを提供することを目的とするものである。また、生産効率の向上が実現可能な半導体パッケージの製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る半導体パッケージは、半導体チップが内装された半導体パッケージ基台と、該半導体パッケージ基台の中空部を被覆する封止体とを有する半導体パッケージにおいて、前記封止体は、前記半導体チップの受光領域に対応する領域に孔部が形成されている。
ここで、封止体の半導体チップの受光領域に対応する領域に孔部が形成されているために、封止体の着設後に半導体パッケージ基台の中空部内が気密封止されることはなく、加熱に伴って空気を孔部から排出することができるので中空部の内圧が高まることはなく、また、環境温度の変化に伴って中空部内の温度も追随して変化し、くもりが発生することも無い。
更に、封止体の半導体チップの受光領域に対応する領域に孔部が形成され、半導体チップの受光領域への入射光が封止体を透過することがないために封止体に反射防止膜を形成する必要が無い。
また、上記の目的を達成するために、本発明に係る半導体パッケージの製造方法では、半導体チップが内装された半導体パッケージ基台と、該半導体パッケージ基台の中空部を被覆する封止体とを有し、前記半導体チップの受光領域に対応する前記封止体の領域に孔部が形成された半導体パッケージの製造方法であって、複数の半導体パッケージ基台が一体的に形成された半導体パッケージ基台集合体の各半導体パッケージ基台に半導体チップを内装する工程と、孔部を有する複数の封止体が一体的に形成された封止体集合体を、前記半導体チップの受光領域と封止体の孔部とを対応させて前記半導体パッケージ基台集合体に搭載する工程と、前記封止体集合体が搭載された前記半導体パッケージ基台集合体をダイシングによって個片化する工程とを備える。
ここで、孔部を有する複数の封止体が一体的に形成された封止体集合体を半導体チップの受光領域と封止体の孔部とを対応させて半導体パッケージ基台集合体に搭載した後に、封止体集合体が搭載された半導体パッケージ基台集合体をダイシングによって個片化することによって、封止体の一括搭載が可能となるために半導体パッケージの生産効率の向上が実現する。
ところで、従来の封止体はガラス材料等の透光性材料で構成されており、封止体を一括搭載した場合には半導体パッケージ基台の反りに封止体が追従しないために個片化された封止体を個々に搭載していたのであるが、封止体（封止体集合体）を金属材料で構成することによって半導体パッケージ基台の反りに追従することが可能となり、封止体の一括搭載が実現するのである。なお、封止体を非透光性材料である金属材料で構成することができるのは、半導体チップの受光領域に対応する領域に孔部が形成されているためである。
上記した本発明の半導体パッケージでは、中空部を気密状態とすることによる不具合を解消することができると共に、入射光の波長を問わずに適用が可能である。また、上記した本発明の半導体パッケージの製造方法では、生産効率の飛躍的な向上が期待できる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体パッケージの一例を説明するための模式図であり、ここで示す半導体パッケージ１は、半導体チップ２（例えば、固体撮像素子、ラインセンサー用素子、あるいはフォトディテクター用素子などの様に光電変換を行なう受光領域を有する光電変換素子や、ＵＶＰＲＯＭの様に紫外線照射を受けることによりデータの消去を行なう記憶素子）が内装された中空パッケージ３（半導体パッケージ基台の一例）と、中空パッケージの中空部を被覆する金属材料（例えば４２アロイ）から成る封止プレート４（封止体の一例）とから成り、半導体チップに設けられた外部接続パッド（図示せず）と中空パッケージに設けられた内部接続端子（図示せず）とを金属ワイヤ５（例えば金細線）で接続することで半導体チップと中空パッケージとが導通される様に構成され、更に、内部接続端子と接続されている中空パッケージに設けられた外部接続端子（図示せず）を介して実装基板（図示せず）と導通される様に構成されている。
また、封止プレートには、半導体チップの受光領域に対応する領域に孔部６が形成されており、半導体チップへの光は封止プレートに形成された孔部を通って半導体チップの受光領域に入射することとなる。
ここで、封止プレートは、半導体チップの受光領域に対応する領域に孔部が形成されることによって、半導体パッケージの中空部が気密状態となることを回避することができると共に、封止プレートに反射防止膜を形成する必要がなくなれば充分であって、必ずしも金属材料によって構成される必要は無く、いかなる材料（例えば、従来の封止体と同様にガラス材料）で構成されていても構わない。
但し、封止プレートを金属材料で構成することによって、中空パッケージを構成するモールド樹脂の反りに追従することが可能となり、後述する様に、半導体パッケージの製造工程において、個片化された封止プレートを搭載するのではなく、複数の封止プレートが一体的に形成された封止プレートの集合体の搭載が可能となり、生産効率の向上が期待できるために、主に半導体パッケージの生産効率の点を考慮すると封止プレートは金属材料で構成される方が好ましい。
以下、上記の様に構成された半導体パッケージの製造方法について説明を行なう。即ち、本発明を適用した半導体パッケージの製造方法の一例について説明を行なう。
本発明を適用した半導体パッケージの製造方法では、先ず、所定のパターンがエッチングまたはプレス等の手法により施された４２アロイ等の金属から成るリードフレーム７を形成し（図２（ａ）参照。）、続いて、成型後に半導体チップ搭載のための中空部分を確保できる様に加工されたモールド成型金型（図示せず）の間にリードフレームを挟み、熱硬化性エポキシ樹脂等から成るモールド樹脂８を金型内へ射出することでリードフレームをモールド樹脂で封止して複数の中空パッケージが一体となった中空パッケージの集合体９（半導体パッケージ基台集合体の一例）を得る（図２（ｂ）参照。）。
次に、リードフレームにダイボンド用ペーストやダイボンド用フィルム等のダイアタッチ材１０を用いて半導体チップをマウントし（図２（ｃ）参照。）、半導体チップに設けられた外部接続パットとリードフレームとを金細線等の金属製ワイヤを用いて接続する（図２（ｄ）参照。）。
続いて、モールド樹脂上にシール接着材等のシーリング材１１を塗布した後に複数の封止プレートが一体となった封止プレートの集合体１２（封止体集合体の一例）を、半導体チップの受光領域と封止プレートの孔部とを位置合わせして搭載して半導体パッケージの集合体１３を得る（図２（ｅ）参照。）。
上記した封止プレートの集合体は、図３で示す様に、各封止プレート４が吊り部分１４を介して一体的に形成されており、各封止プレート間にはスリット１５が設けられている。更に、吊り部分はハーフエッチング処理が施されており、封止プレート部分よりも板厚が薄くなる様に構成されている。具体的には、封止プレートの集合体の分割予定線に沿ってスリットが形成されており、各封止プレートが離散しない様に、ハーフエッチング処理が施された吊り部分で一体的に形成されている。
ここで、封止プレートにスリットが設けられているのは、後述するダイシング処理（半導体パッケージの個片化処理）の際のダイシングブレードの負荷を軽減するためであり、必ずしもスリットを設ける必要はないものの、ダイシングブレードの負荷軽減と言う点を考慮すると、分割予定線に沿ってスリットが形成された方が好ましい。
また、吊り部分にハーフエッチング処理が施されているのも、上記したスリットと同様に、ダイシング処理の際のダイシングブレードの負荷を軽減するためであり、必ずしも吊り部分にハーフエッチング処理を施す必要はないものの、ダイシングブレードの負荷軽減と言う点を考慮すると、吊り部分にはハーフエッチング処理を施した方が好ましい。
その後、ダイシングによって半導体パッケージの集合体を個片化して半導体パッケージを得ることができる（図２（ｆ）参照。）。
上記した本発明を適用した半導体パッケージでは、封止プレートに孔部が形成されており、中空パッケージの中空部が気密状態にならないために、加熱（リフロ処理等）に伴って空気を孔部から排出できるので中空部の内圧が高まることはなく、中空部の内圧が高まることによって引き起こされると考えられる封止プレートの位置ズレを防止することができる。
また、封止プレートは孔部が形成された金属材料によって構成されるために、従来のガラスキャップの様に気密封止されている中空パッケージの中空部内で結露が生じるといった現象が無く、半導体パッケージの特性劣化を防止することが期待できる。
更に、従来のガラスキャップの代替として安価な金属材料から成る孔部が形成された封止プレートを用いることで、材料コストの低減が可能となり、半導体パッケージのコストダウンが実現できる。
また、封止プレートに孔部が設けられた半導体パッケージでは、半導体チップへの入射光は封止プレートの孔部を通過することとなり、従来の半導体パッケージの様にガラスキャップを透過した光が半導体チップへ到達するのではなく、半導体チップに直接的に光が到達するために、入射光に応じた反射防止膜を封止プレートに形成する必要が無く、結果として半導体パッケージを汎用的に使用することができることとなる。即ち、従来の半導体パッケージの場合には入射光の波長に応じて反射防止膜を形成する必要があり、使用用途が反射防止膜により限定されていたのに対して、反射防止膜の形成が不要になったことで使用用途が反射防止膜によって限定されることが無くなるのである。
また、封止プレートが金属材料で構成されているために、必要に応じて封止プレート表面にハーフエッチング処理等で所定の表示（半導体パッケージの方向性を示す１ピン表示や半導体パッケージのアドレス表示等）を行なうことが可能となる。即ち、ガラス材料によって封止体が構成されていた従来の半導体パッケージでは封止体への表示は困難であったために、半導体パッケージの裏面等に所定の表示を付しており、半導体パッケージの裏面に行なう外部端子設計を困難にする一因となる場合があったが、封止プレートが金属材料で構成され、封止プレートに所定の表示画可能となることにより、半導体パッケージの裏面に所定の表示を付す必要がなくなる。
更に、封止プレートが金属材料により構成され、中空パッケージを構成するモールド樹脂の反りに追従することが可能であるために、半導体パッケージを製造する際に、封止プレートの集合体を搭載した後にダイシング処理を行なうことが可能となり、換言すると、封止プレートの一括搭載が可能となるために、効率的な半導体パッケージの製造が実現する。
また、封止プレートの集合体を中空パッケージの集合体に搭載した後にダイシング処理を行なうことによって、封止プレートの集合体をダイシングする際に生じるカットバリを低減することができ、半導体パッケージの製造歩留りの向上が実現する。
即ち、図４（ａ）で示す様に、ダイシングシート１６に封止プレートの集合体を貼り合わせた状態でダイシングブレード１７によるダイシング処理を行なった場合には、ダイシング処理時にカットバリが発生してしまうものの、図４（ｂ）で示す様に、封止プレートの集合体を中空パッケージの集合体に搭載した後にダイシング処理を行なった場合には、中空パッケージの集合体が「受け」の役割を担い、ダイシング処理時のカットバリの発生を低減することができるのである。
本発明を適用した半導体パッケージの一例を説明するための模式図である。 本発明を適用した半導体パッケージの製造方法の一例を説明するための模式図である。 封止プレートの集合体を説明するための模式図である。 封止プレートのダイシング処理を説明するための模式図である。 従来の半導体パッケージを説明するための模式図である。 従来の半導体パッケージの製造方法を説明するための模式図である。 レーザの波長とレーザの透過率との関係を示すグラフである。
符号の説明
１ 半導体パッケージ
２ 半導体チップ
３ 中空パッケージ
４ 封止プレート
５ 金属ワイヤ
６ 孔部
７ リードフレーム
８ モールド樹脂
９ 中空パッケージの集合体
１０ ダイアタッチ材
１１ シーリング材
１２ 封止プレートの集合体
１３ 半導体パッケージの集合体
１４ 吊り部分
１５ スリット
１６ ダイシングシート
１７ ダイシングブレード

Claims (5)

  1. 半導体チップが内装された半導体パッケージ基台と、
    該半導体パッケージ基台の中空部を被覆する封止体とを有する半導体パッケージにおいて、
    前記封止体は、前記半導体チップの受光領域に対応する領域に孔部が形成された
    ことを特徴とする半導体パッケージ。
  2. 半導体チップが内装された半導体パッケージ基台と、該半導体パッケージ基台の中空部を被覆する封止体とを有し、前記半導体チップの受光領域に対応する前記封止体の領域に孔部が形成された半導体パッケージの製造方法であって、
    複数の半導体パッケージ基台が一体的に形成された半導体パッケージ基台集合体の各半導体パッケージ基台に半導体チップを内装する工程と、
    孔部を有する複数の封止体が一体的に形成された封止体集合体を、前記半導体チップの受光領域と封止体の孔部とを対応させて前記半導体パッケージ基台集合体に搭載する工程と、
    前記封止体集合体が搭載された前記半導体パッケージ基台集合体をダイシングによって個片化する工程とを備える
    半導体パッケージの製造方法。
  3. 前記封止体集合体は金属材料から成る
    ことを特徴とする請求項２に記載の半導体パッケージの製造方法。
  4. 前記封止体集合体は、分割予定線の少なくとも一部にスリットが形成されている
    ことを特徴とする請求項２に記載の半導体パッケージの製造方法。
  5. 前記封止体集合体は、一の前記封止体と他の前記封止体とが吊り部分を介して一体的に形成されると共に、該吊り部分にハーフエッチング処理が施されている
    ことを特徴とする請求項２に記載の半導体パッケージの製造方法。
JP2006283491A 2006-10-18 2006-10-18 半導体パッケージ及びその製造方法 Pending JP2008103460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283491A JP2008103460A (ja) 2006-10-18 2006-10-18 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283491A JP2008103460A (ja) 2006-10-18 2006-10-18 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008103460A true JP2008103460A (ja) 2008-05-01

Family

ID=39437577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283491A Pending JP2008103460A (ja) 2006-10-18 2006-10-18 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008103460A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216557A (ja) * 2013-04-26 2014-11-17 アオイ電子株式会社 半導体装置およびその製造方法
US9287476B2 (en) 2008-09-03 2016-03-15 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
CN112739054A (zh) * 2020-12-11 2021-04-30 昆山丘钛光电科技有限公司 一种smt元件贴片方法及电路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132535A (ja) * 1984-07-25 1986-02-15 Sanyo Electric Co Ltd センサの製造方法
JP2003101042A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 光半導体素子収納用容器
JP2003163298A (ja) * 2001-11-29 2003-06-06 Nippon Filcon Co Ltd 電子素子パッケージ用封止キャップとその製造方法及びそのキャップを用いた封止方法
JP2005347337A (ja) * 2004-05-31 2005-12-15 Matsushita Electric Works Ltd 固体撮像素子収納パッケージ、および固体撮像素子収納パッケージの製造方法
JP2006108285A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2007123444A (ja) * 2005-10-26 2007-05-17 Kyocera Corp 光素子収納用パッケージ、並びに、光装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132535A (ja) * 1984-07-25 1986-02-15 Sanyo Electric Co Ltd センサの製造方法
JP2003101042A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 光半導体素子収納用容器
JP2003163298A (ja) * 2001-11-29 2003-06-06 Nippon Filcon Co Ltd 電子素子パッケージ用封止キャップとその製造方法及びそのキャップを用いた封止方法
JP2005347337A (ja) * 2004-05-31 2005-12-15 Matsushita Electric Works Ltd 固体撮像素子収納パッケージ、および固体撮像素子収納パッケージの製造方法
JP2006108285A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2007123444A (ja) * 2005-10-26 2007-05-17 Kyocera Corp 光素子収納用パッケージ、並びに、光装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287476B2 (en) 2008-09-03 2016-03-15 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US9490411B2 (en) 2008-09-03 2016-11-08 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US9537071B2 (en) 2008-09-03 2017-01-03 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US10115870B2 (en) 2008-09-03 2018-10-30 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US10573789B2 (en) 2008-09-03 2020-02-25 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US10573788B2 (en) 2008-09-03 2020-02-25 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US10700241B2 (en) 2008-09-03 2020-06-30 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US11094854B2 (en) 2008-09-03 2021-08-17 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
JP2014216557A (ja) * 2013-04-26 2014-11-17 アオイ電子株式会社 半導体装置およびその製造方法
CN105144358A (zh) * 2013-04-26 2015-12-09 青井电子株式会社 半导体装置的制造方法以及半导体装置
US9570407B2 (en) 2013-04-26 2017-02-14 Aoi Electronics Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
CN112739054A (zh) * 2020-12-11 2021-04-30 昆山丘钛光电科技有限公司 一种smt元件贴片方法及电路板

Similar Documents

Publication Publication Date Title
US7227236B1 (en) Image sensor package and its manufacturing method
US7723146B2 (en) Integrated circuit package system with image sensor system
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
TWI606615B (zh) 低成本囊封發光裝置
JP2009099680A (ja) 光学デバイスおよびその製造方法
US8003426B2 (en) Method for manufacturing package structure of optical device
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
US7350988B2 (en) Optical module and method of manufacturing the same
JP2008103460A (ja) 半導体パッケージ及びその製造方法
US11515220B2 (en) Semiconductor package structures and methods of manufacturing the same
US20090117689A1 (en) Packaged integrated circuits
JP5996328B2 (ja) 半導体デバイス
JP6104624B2 (ja) 半導体デバイスの製造方法および半導体デバイス
JP5214356B2 (ja) 半導体装置の製造方法
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
US10529869B2 (en) Electronic component, electronic equipment, and method for manufacturing electronic component
JP3140970U (ja) 光感知モジュールのパッケージング
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
JP2983767B2 (ja) 固体撮像素子の製造方法
CN107994039B (zh) Cmos图像传感器的晶圆级封装方法
JP3138260B2 (ja) 固体撮像素子の製造方法
JP6889452B1 (ja) イメージセンサモジュール、及び、イメージセンサモジュールの製造方法
US11495706B2 (en) Method for producing an optoelectronic component, optoelectronic component, and IR detector
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
KR101926721B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019