JP4966791B2 - 光半導体装置の製造方法 - Google Patents

光半導体装置の製造方法 Download PDF

Info

Publication number
JP4966791B2
JP4966791B2 JP2007229035A JP2007229035A JP4966791B2 JP 4966791 B2 JP4966791 B2 JP 4966791B2 JP 2007229035 A JP2007229035 A JP 2007229035A JP 2007229035 A JP2007229035 A JP 2007229035A JP 4966791 B2 JP4966791 B2 JP 4966791B2
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
resin
substrate
element chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007229035A
Other languages
English (en)
Other versions
JP2009064813A (ja
Inventor
努 富田
正臣 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2007229035A priority Critical patent/JP4966791B2/ja
Publication of JP2009064813A publication Critical patent/JP2009064813A/ja
Application granted granted Critical
Publication of JP4966791B2 publication Critical patent/JP4966791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は光半導体装置の製造方法、特に青紫レーザー光を受光する光ピックアップ用フォトダイオード等を基板に組み付けた受光素子で、高エネルギーのレーザー光等によっても良好な耐光性を維持することができる光半導体装置の製造方法に関する。
従来の受光用光半導体装置(受光素子)としては、光ピックアップ用のフォトダイオードやフォトトランジスタ等があり、これら受光素子では、そのチップをリードフレームやプリント配線板上にダイボンドし、ワイヤボンドした後、その上に透明樹脂をモールドする構造となっていた。しかし、受光素子の受光面に樹脂をモールドするものでは、青紫レーザー光等のように、高エネルギーのレーザー光を受光する場合に、モールドした樹脂が変色又は変形し、経時的に受光量が減少するという問題がある。
そこで、従来では、樹脂の変色又は変形等を生じさせるという耐光性の劣化をなくすために、樹脂を使用せず、ガラス製の蓋をして受光面側を中空構造にしたり、樹脂を使用する場合でも、受光面上は樹脂で覆わないようにすることが行われる。
図5には、従来の受光用光半導体装置の構成例が示されており、図5(B)に示されるように、受光素子チップ1は、基板2上にダイボンドされ、また受光素子チップ1の上面電極と基板2上の電極3とが金線ワイヤ4でワイヤボンディングされる。この後、受光面1Rを除いた受光素子チップ1及び基板2の上側が樹脂5によって封止され、その上に、耐酸性膜6が設けられており、受光素子チップ1の受光面1Rの上側には光入射孔7が形成される。
一方、電子部品の封止方法として、樹脂フィルムを用いる方法は、下記特許文献1に開示されている。
特開2002−217221号公報
しかしながら、上記図5の従来の受光用光半導体装置では、受光素子チップ1をダイボンドし、金線ワイヤ4でワイヤボンディングすることから、この受光素子チップ1を基板2に実装した受光素子全体の高さが高くなり、低背化、小型化ができず、また生産コストの低減を図ることもできないという問題があった。
また、上記特許文献1の電子装置の製造方法には、電子部品と基板に樹脂フィルムを被せ、電子部品の周辺の樹脂フィルムを治具により加圧することにより、樹脂フィルムを電子部品及び基板に密着させ、樹脂封止することが示されている。しかし、この方法では、電子部品と樹脂フィルムとの間に、ボイド(気泡)が生じて樹脂フィルムの密着性が低下する可能性がある。
本発明は上記問題点に鑑みてなされたものであり、その目的は、高エネルギーのレーザー光を受光する場合でも耐光性の劣化がない構造の受光素子において、その受光素子の高さを抑制し、低背化、小型化を実現し、また生産コストの低減を図ることが可能となり、更には樹脂封止におけるボイドの発生を抑制することができる光半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明に係る光半導体装置の製造方法は、複数の受光素子を実装するため各受光素子チップに対応した光入射孔が形成されかつ電極が設けられた集合基板を用意し、この集合基板の各光入射孔に上記受光素子チップの受光面側を配置しながら、この受光素子側電極を上記集合基板の裏面側電極にバンプ接続するチップ接続工程と、このチップ接続工程で得られた受光素子チップ接続基板の上記裏面側へ半硬化状態の樹脂シートを配置し、該樹脂シートが軟化する温度に加熱した平面プレス板(略平らな面を有するプレス板)により減圧状態で上記樹脂シートの全体を上記受光素子チップ接続基板側へ加圧し、軟化した樹脂を各受光素子チップと上記集合基板との間へ入り込ませながら該受光素子チップ接続基板へ密着させる加圧工程と、上記平面プレス板により上記樹脂シートへの加圧状態を保持しながら、硬化用温度に過熱して樹脂を硬化させ、上記受光素子チップ接続基板の裏面樹脂全体をフラットに形成する硬化工程と、を備え、上記加圧工程及び硬化工程により上記複数の受光素子チップのそれぞれを上記集合基板に樹脂封止し、この樹脂封止された集合基板を切断することにより個片化され、上記光入射孔には樹脂が配置されない受光素子を得ることを特徴とする。
本発明の製造方法によれば、集合基板の各光入射孔に受光素子チップの受光面側を合わせながら、受光素子側電極と基板側電極とがバンプ接続され、この後、受光素子チップが実装された集合基板の面側、即ち受光素子チップ接続基板の裏側に、半硬化状態の樹脂シートを配置し、この樹脂シートが平面プレス板により加圧される。このとき、平面プレス板の温度は樹脂の軟化温度に加熱され、また雰囲気が減圧状態とされるので、受光素子チップと基板との間、即ちバンプ接続された電極部側へ樹脂が回り込むようにして入ると共に、ボイドが発生することなく、樹脂が集合基板及び各受光素子チップの周りに密着することになる。この結果、各受光素子チップが集合基板に対してしっかりと樹脂封止される。
そして、受光素子チップ接続基板の樹脂は、硬化用温度に加熱されて硬化し、その裏面樹脂全体がフラットに形成される。その後、樹脂封止された受光素子チップ接続基板は、ダイヤモンドソー等によって切断されることにより、個片化された1つの受光素子(フリップチップマウンティングされたもの)が製作される。
本発明の光半導体装置の製造方法によれば、高エネルギーのレーザー光を受光する場合でも耐光性の劣化がない構造の光半導体装置において、その光半導体装置の高さを抑制し、低背化、小型化の実現ができ、またこの低背化、小型化により材料が削減されると共にバンプ接続により接続が容易となるため、生産コストの低減を図ることが可能となる。
また、加熱した平面プレス板で半硬化状態の樹脂シートを加圧し、例えば上記特許文献1のように電子部品の周辺の樹脂を加圧するのではなく、平面プレス板で集合基板全体の樹脂を加圧するので、受光素子チップと樹脂との間に、ボイド(気泡)が生じることもなく、樹脂を受光素子チップの周りにしっかりと密着させることができるという効果がある。
更に、平面プレス板による半硬化状態の樹脂シートの加熱、加圧により、受光素子の裏面である樹脂面がフラットに形成されるので、例えば製作後の受光素子を更に回路基板等に取り付ける際では、フラットな裏面を吸着しながら受光素子を自動搬送することも可能となり、受光素子の使用や運搬において取り扱いやすくなるという利点がある。
図1乃至図4には、本発明の実施例に係る光半導体装置の製造方法及び光半導体装置の構造が示されており、この光半導体装置は、チップ接続工程、加圧工程及び硬化工程によって製作される。まず、チップ接続工程では、図1及び図3(A)に示されるように、複数の受光素子チップ10を取り付けるための集合基板12が用いられ、この集合基板12には、円形の複数の光入射孔14が形成される。この集合基板12には、表面にプリント配線である電極(端子)15が形成され、裏面にも同様の電極(端子)16が形成され、これら表面電極15と裏面電極16は導通ビア17を介して接続される。
そして、図1(A),(B)に示されるように、上記集合基板12の各光入射孔14に受光素子チップ10の受光面10R側を配置しながら、受光素子側電極18が上記裏面電極16にバンプ接続される。図2には、この状態の各受光素子部の構成が示されており、図2(A)に示されるように、集合基板12の裏側に受光素子チップ10が取り付けられ、図2(B)に示されるように、集合基板12の表側では、光入射孔14から受光素子チップ10の受光面10Rが見える状態となる。
次に、樹脂封止のための加圧工程と硬化工程が行われており、図3(B),(C)に示されるように、加圧工程では、複数の受光素子チップ10が取り付けられた集合基板12(受光素子チップ接続基板)の裏面側に、半硬化状態の樹脂(例えばエポキシ樹脂)シート20が被せられ、図4(A)に示されるように、この樹脂シート20が加熱した平面プレス板22により加圧される。この加圧工程では、例えば267〜667Paの減圧(真空)状態とされると共に、平面プレス板22が110〜130度(℃)に加熱され、この平面プレス板22により200g/cm以上の圧力で樹脂シート20を加圧する。なお、この平面プレス板22の押圧面は、平面となっている。
図1(C),(D)には、この加圧工程での状態が示されており、樹脂シート20が加熱した平面プレス板22で加圧されると、樹脂は溶けながら、図1(C)のように受光素子チップ10の外周面を囲み、更には図1(D)のように、受光素子チップ10の電極18が配置された面(受光面10Rの外周)と電極16及び集合基板12との隙間へ樹脂が入り込む。このとき、樹脂シート20の粘度は高いため、上記隙間に入り込んだ樹脂が光入射孔14を配置した受光面10R側へ流れ込むことはない。
また、このような平面プレス板22による加圧によれば、上記特許文献1のように、電子部品の周辺の樹脂のみを部分的に加圧するのではなく、受光素子チップ10が接続された集合基板12裏側の樹脂全体を加圧するので、受光素子チップ10の外周面と樹脂との間に、ボイドが発生せず、受光素子チップ10の周囲及び集合基板12に樹脂がしっかりと密着することになる。
更に、硬化工程では、上記平面プレス板22による所定圧力の加圧状態が保持されており、例えば平面プレス板22を175℃程度に加熱して1時間程度、放置することにより、樹脂が硬化する。なお、この硬化工程での平面プレス板22による押圧力は、加圧工程で設定された圧力でもよいし、それよりも低い圧力でもよい。
このような加圧工程と硬化工程にて、受光素子チップ10が集合基板12の裏面に樹脂封止されるが、実施例では上述のように、樹脂が受光素子チップ10の外周面及び集合基板12にボイドなしで密着し、かつ受光素子チップ10の電極18の配置面と集合基板12及び電極16との隙間へ入り込むことにより、しっかりとした樹脂封止が行われる。
そして、上記硬化工程の後は、図4(B)に示されるように、ダイヤモンドソー等を用いて、樹脂20及び集合基板12をダイシングライン(切断線)100で切断して個片化(ダイシング)することになり、これによって単一の受光素子が得られる。
また、実施例で製作された光半導体装置によれば、その光入射孔14に封止のための樹脂を注入したり、光入射孔14の上側を樹脂で被覆したりすることはなく、青紫レーザー光等の高エネルギーのレーザー光を受光する場合でも、従来のように光入射孔14を覆う樹脂の変色又は変形等による耐光性の劣化が生じることはない。
本発明の実施例に係る光半導体装置の製造工程を示す断面図である。 実施例の受光素子チップ接続工程で得られる各受光素子部分の構成を示し、図(A)は集合基板の裏面側の図、図(B)は集合基板の表面側の図である。 実施例の光半導体装置の製造工程で、チップ接続工程[図(A)]と受光素子チップ接続基板に樹脂シートを被せるまでの状態[図(B),(C)]を示す図である。 実施例に光半導体装置の製造工程で、加圧工程[図(A)]とダイシング[図(B)]を示す図である。 従来の光半導体装置の構造を示し、図(A)は上面図、図(B)は断面図である。
符号の説明
1,10…受光素子チップ、 2…基板、
3,15,16…基板側電極、 7,14…光入射孔、
10R…受光面、 12…集合基板、
18…受光素子側電極、 20…樹脂シート、
22…平面プレス板。

Claims (1)

  1. 複数の受光素子を実装するため各受光素子チップに対応した光入射孔が形成されかつ電極が設けられた集合基板を用意し、この集合基板の各光入射孔に上記受光素子チップの受光面側を配置しながら、この受光素子側電極を上記集合基板の裏面側電極にバンプ接続するチップ接続工程と、
    このチップ接続工程で得られた受光素子チップ接続基板の上記裏面側へ半硬化状態の樹脂シートを配置し、該樹脂シートが軟化する温度に加熱した平面プレス板により減圧状態で上記樹脂シートの全体を上記受光素子チップ接続基板側へ加圧し、軟化した樹脂を各受光素子チップと上記集合基板との間へ入り込ませながら該受光素子チップ接続基板へ密着させる加圧工程と、
    上記平面プレス板により上記樹脂シートへの加圧状態を保持しながら、硬化用温度に過熱して樹脂を硬化させ、上記受光素子チップ接続基板の裏面樹脂全体をフラットに形成する硬化工程と、を備え、
    上記加圧工程及び硬化工程により上記複数の受光素子チップのそれぞれを上記集合基板に樹脂封止し、この樹脂封止された集合基板を切断することにより個片化され、上記光入射孔には樹脂が配置されない受光素子を得ることを特徴とする光半導体装置の製造方法。
JP2007229035A 2007-09-04 2007-09-04 光半導体装置の製造方法 Active JP4966791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007229035A JP4966791B2 (ja) 2007-09-04 2007-09-04 光半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007229035A JP4966791B2 (ja) 2007-09-04 2007-09-04 光半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009064813A JP2009064813A (ja) 2009-03-26
JP4966791B2 true JP4966791B2 (ja) 2012-07-04

Family

ID=40559181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007229035A Active JP4966791B2 (ja) 2007-09-04 2007-09-04 光半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4966791B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977711B2 (ja) * 2013-05-13 2016-08-24 アオイ電子株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250889A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP4113722B2 (ja) * 2001-04-18 2008-07-09 松下電器産業株式会社 半導体モジュールとその製造方法
JP5035580B2 (ja) * 2001-06-28 2012-09-26 ナガセケムテックス株式会社 弾性表面波デバイスおよびその製法
JP2003032061A (ja) * 2001-07-16 2003-01-31 Toshiba Corp 弾性表面波装置の製造方法
JP4603231B2 (ja) * 2002-07-19 2010-12-22 パナソニック電工株式会社 火災感知器
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型sawデバイスの製造方法
JP2005286284A (ja) * 2004-02-03 2005-10-13 Sony Chem Corp 機能素子実装モジュール並びに光機能素子実装モジュール及びその製造方法
JP4778370B2 (ja) * 2005-11-09 2011-09-21 アオイ電子株式会社 電子部品の製造方法

Also Published As

Publication number Publication date
JP2009064813A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
US8222059B2 (en) Method transparent member, optical device using transparent member and method of manufacturing optical device
JP6515515B2 (ja) 発光装置の製造法
JP5095113B2 (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP5095114B2 (ja) 固体撮像装置の製造方法
JP5518502B2 (ja) 発光ダイオードの製造方法
JP5746919B2 (ja) 半導体パッケージ
JP5294902B2 (ja) 表面実装型発光素子の製造方法
US7420754B2 (en) Optical module and method for manufacturing the same
US7389026B2 (en) Method for manufacturing optical module
JP2008187207A (ja) 積層型電子部品
JP2008541431A (ja) マルチチップモジュールおよび製造方法
JP2003197927A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
JP5515223B2 (ja) 半導体装置
US7350988B2 (en) Optical module and method of manufacturing the same
JP2006269783A (ja) 光半導体パッケージ
US20080157309A1 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP4966791B2 (ja) 光半導体装置の製造方法
US20070117236A1 (en) Method of manufacturing optical module
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
JP4409074B2 (ja) 半導体装置
US8252616B2 (en) Package structure of photodiode and forming method thereof
JP2012009505A (ja) 半導体装置の製造方法及び半導体装置
JP2008124160A (ja) 半導体装置、その製造方法、およびそれを搭載したカメラモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250