KR100836652B1 - 압전성 웨이퍼를 이용한 패키지 및 그 제조방법 - Google Patents

압전성 웨이퍼를 이용한 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100836652B1
KR100836652B1 KR1020070022365A KR20070022365A KR100836652B1 KR 100836652 B1 KR100836652 B1 KR 100836652B1 KR 1020070022365 A KR1020070022365 A KR 1020070022365A KR 20070022365 A KR20070022365 A KR 20070022365A KR 100836652 B1 KR100836652 B1 KR 100836652B1
Authority
KR
South Korea
Prior art keywords
wafer
pattern
piezoelectric wafer
piezoelectric
package
Prior art date
Application number
KR1020070022365A
Other languages
English (en)
Inventor
박승욱
김태훈
최상현
현정호
김현호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070022365A priority Critical patent/KR100836652B1/ko
Application granted granted Critical
Publication of KR100836652B1 publication Critical patent/KR100836652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

압전성 웨이퍼를 이용한 패키지 및 그 제조방법이 개시된다. 압전성 웨이퍼에 패턴을 형성하는 단계; 패턴을 접지하는 단계; 및 패턴을 커버하여 캡 웨이퍼를 상기 압전성 웨이퍼에 본딩하는 단계를 포함하는 패키지 제조방법이 개시된다. 이 방법에 의하면, 공정 중에 발생하는 전기를 방출함으로써 패키지 제조 수율을 향상시킬 수 있다.
압전성 웨이퍼, 패키지, 표면탄성파, SAW, surface acoustic wave IDT, Interdigital Transducer

Description

압전성 웨이퍼를 이용한 패키지 및 그 제조방법{package using piezoelectric wafer and fabrication method thereof }
도 1은 본 발명의 일 실시예에 따른 패키지 제조방법의 순서도,
도 2는 본 발명의 일 실시예에 따른 패키지 제조방법의 공정도,
도 3은 본 발명의 일 실시예에 따른 분할(separation)공정을 나타내는 사시도,
도 4는 본 발명의 일 실시예에 따른 패키지 배열의 단면도,
도 5는 본 발명의 일 실시예에 따른 패키지의 단면도,
도 6은 본 발명의 일 실시예에 따른 압전성 웨이퍼의 일면에 절연층을 포함하는 패키지의 단면도,
도 7은 본 발명의 일 실시예에 따른 압전성 웨이퍼의 비아와 전기적으로 연결되는 전극을 포함하는 패키지의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
200: 캡 웨이퍼 220: 액티브 영역
210: 압전성 웨이퍼 230: 절연층
211: 비아 320: 패키지
본 발명은 압전성 웨이퍼를 이용한 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 제조과정 중에 접지수단을 제공하여 전기를 배출하는 패키지 및 그 제조방법에 관한 것이다.
압전성 웨이퍼를 활용하면 다양한 디바이스 패키지를 제조할 수 있다. 특히, RF 신호처리 분야에서 사용되는 표면탄성파(SAW, surface acoustic wave) 디바이스 등이 압전성 웨이퍼를 활용하여 제조된다. 압전성 웨이퍼를 구성하는 압전성 물질은 열에 의하여 전기를 발생하는 성질, 즉 초전성을 가질 수 있다. 압전성 및 초전성으로 인해, 패키지 제조공정 중에 발생하는 열에 의한 전기는 디바이스 패키지 제조공정의 수율을 저해하는 요인이 된다.
본 발명은 압전성 웨이퍼를 이용한 패키지 제조공정 중에 발생하는 전기를 방출하는 접지단계를 구비한 패키지 제조방법을 제공한다.
또한, 본 발명은 제조공정에서 접지수단으로 활용되는 비아를 포함하는 패키지를 제공한다.
본 발명의 일 측면에 따르면, 압전성 웨이퍼에 패턴을 형성하는 단계, 패턴을 접지하는 단계 및 패턴을 커버하여 캡 웨이퍼를 상기 압전성 웨이퍼에 본딩하는 단계를 포함하는 패키지 제조방법이 제공된다. 압전성 웨이퍼는 탄탈산리튬(LT, LiTaO3), 니오브산리튬(LN, LiNbO3) 및 석영(Quartz)으로 구성된 군으로부터 선택된 물질로 이루어질 수 있다. 압전성 웨이퍼 상에는 일 예로 IDT(interdigital transducer)를 포함하는 액티브 영역이 패턴될 수 있으며, 형성된 IDT(interdigital transducer)는 표면탄성파(SAW, surface acoustic wave) 디바이스의 일부로서 기능할 수 있다. 캡 웨이퍼는 압전성 웨이퍼와 상응하는 열팽창계수를 가지는 물질로 구성될 수 있으며, 동일한 물질로 구성될 수 있다. 접지단계는 압전성 웨이퍼 상에 패턴과 전기적으로 비아를 형성하고 그를 접지하는 것으로 수행될 수 있다. 캡 웨이퍼의 본딩은 접지가 이루어진 후에 수행될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 압전성 웨이퍼, 압전성 웨이퍼의 일 면에 형성된 패턴, 압전성 웨이퍼에 형성되고 패턴과 전기적으로 연결된 비아 및 압전성 웨이퍼의 패턴을 커버하여 압전성 웨이퍼에 본딩되는 캡 웨이퍼를 포함하는 패키지가 제공된다. 압전성 웨이퍼는 탄탈산리튬(LT, LiTaO3), 니오브산리튬(LN, LiNbO3) 및 석영(Quartz) 구성된 군으로부터 선택된 물질로 이루어질 수 있다. 압전성 웨이퍼 상에는 IDT(interdigital transducer)를 포함하는 액티브 영역이 패턴될 수 있으며, 형성된 IDT(interdigital transducer)는 표면탄성파(SAW, surface acoustic wave) 디바이스의 일부로서 기능할 수 있다. 패키지는 압전성 웨이퍼의 외측 일면에 형성되는 절연층을 더 포함할 수 있다. 또한, 압전성 웨이퍼의 관통비아는 완성된 패키지에서 전극을 형성하는 데 사용될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 압전성 웨이퍼를 이용한 패키지 및 그 제조방법의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 패키지 제조방법의 순서도이다. 도 1을 참조하면, 압전성 웨이퍼에 패턴을 형성하는 단계(S110), 패턴을 접지하는 단계(S120), 캡 웨이퍼를 본딩하는 단계(S130), 절연층을 형성하는 단계(S140), 전극을 형성하는 단계(S150) 및 분할단계(S160)를 포함하는 패키지 제조방법이 개시된다. 도 1의 순서도는 도 2의 공정도 및 후속되는 도면들을 참조하여 설명된다.
압전성 웨이퍼에 패턴을 형성하는 단계(S110)는 압전성 웨이퍼에 패턴을 형성하는 단계이다. 이 단계는 본 발명의 일 실시예에 의하여 제조되는 패키지의 내부회로를 형성하는 단계로서 도 2의 (a) 및 도 2의 (b)를 참조하여 설명된다.
본 발명의 일 실시예에서, 압전성 웨이퍼(210)에 패턴을 형성하는 단계(S110)는 패턴(220, 221)에 전기적으로 연결되는 비아(211)를 형성하는 단계를 포함할 수 있다. 도 2의 (a)를 참조하면, 비아(211)는 압전성 웨이퍼(210)를 관통하여 형성될 수 있다. 비아(211)는 CO2 레이저, YAG 레이저 및 엑시머 레이저 등을 사용하거나, 플라즈마 에처(plasma etcher)등에 의한 에칭(etching)을 사용하여 비아홀을 형성하고, 그에 전도성 물질을 충전함으로써 형성될 수 있다.
비아(211)의 형성 과정에는, 필요에 따라, 절연막을 형성하는 과정이 더 포함될 수 있다. 이 절연막은 비아홀 내에 충전되는 전도성 물질과 압전성 웨이퍼를 전기적으로 절연할 수 있을 뿐만 아니라, 보호막으로서의 기능을 수행할 수도 있다. 이러한 절연막은, CVD법에 의해, 인 규산염 유리(PSG) 또는 실리콘 산화막(SiO2)으로 구성될 수 있다. 또한, 다른 형태로서, 폴리이미드 수지, 에폭시 수지 등의 수지(특히 감광성 수지)를 전면에 도포하여 절연막을 형성하는 것도 가능하다.
도 2의 (b)를 참조하면, 압전성 웨이퍼(210)에 형성되는 패턴은 액티브 영역(220)과 배선영역(221)으로 구분될 수 있다. 액티브 영역(220)은 본 발명의 일 실시예에 의하여 형성되는 패키지의 특징적인 기능을 수행하는 소자를 구성하는 영역이며, 배선영역(221)은 패키지의 각 구성요소에 전기적인 연결을 제공하기 위한 배선을 구성하는 영역이다. 본 발명의 일 실시예에서 액티브 영역(220)은 IDT(interdigital transducer)를 구성하는 패턴을 포함할 수 있다. 또한, IDT(interdigital transducer)를 구성하는 패턴은 표면탄성파(SAW, surface wave device) 디바이스의 일부로서 형성될 수 있다.
압전성 웨이퍼에 패턴을 형성하는 단계(S110)는 감법(subtractive)공정 및 부가(additive)공정 등이 사용하여 구현될 수 있다. 감법(subtractive)공정은 전도성 물질이 도포된 절연기판 상에서 불필요한 부분을 식각하여 패턴을 형성하는 공정이다. 부가(additive)공정은 절연기판 상에 전도성 물질을 무전해 도금하는 방법 등을 사용하여 패턴을 형성하는 방법이다. 반-부가(semi-additive) 공정은 무전해 도금 후에 전기도금 및 식각공정을 사용하여 패턴을 형성한다. 이러한 패턴형성 방법에는 사진 식각(photo lithography) 공정을 포함하는 다양한 공정들이 채용될 수 있다. 패턴의 재료로서 구리(Cu) 등이 사용될 수 있으며, 필요하다면, 금(Au) 또는 주석(Sn) 등의 피복이 행하여 질 수 있다.
패턴을 접지하는 단계(S120)는 압전성 웨이퍼에 형성된 패턴을 전기적으로 접지하는 단계이다. 이 단계는 패키지를 제조하는 공정 중에 발생하는 전기가 패키지 내부의 회로를 손상하지 않도록 방출하는 수단을 제공하는 단계로서, 도 2의 (c)를 참조하여 설명된다.
패턴을 접지하는 단계(S120)는 패턴과 접지간에 직간접적인 전기적 연결을 형성함으로써 수행된다.본 발명의 일 실시예에서, 패턴(220, 221)과 전기적으로 연결되는 비아(211)를 접지함으로써 패턴(220, 221)을 접지시킬 수 있다. 압전성 웨이퍼(210)는 패키지 제조공정에서 지그(jig)위에 위치할 수 있다. 이 경우 압전성 웨이퍼의 비아(211)와 전기적으로 연결된 지그가 전도성 물질로 구성되어 공정상에서 발생하는 전기를 충분히 방출할 수 있도록 접지된 경우에는 접지를 형성하기 위한 추가적인 작업이 생략될 수 있다. 지그가 세라믹 등으로 구성되어 직접적으로 접지를 형성하지 못하는 경우에는, 지그 위에 접지를 제공하는 전도성 물질을 위치시키는 방법 등을 사용하여 이 단계를 수행한다. 또한, 캡 웨이퍼의 비아(201)는 본딩공정 중에 의하여 패턴(220, 221)과 전기적으로 연결될 수 있으므로, 캡 웨이퍼의 비아(201)를 접지함으로써 접지수단을 제공하는 것도 가능하다.
캡 웨이퍼를 본딩하는 단계(S130)는 캡 웨이퍼가 패턴(220, 221)을 커버하도록 상기 압전성 웨이퍼에 본딩(bonding)하는 단계이다. 이 단계는 패턴 형성단계(S110)을 통하여 내부회로가 형성된 압전성 웨이퍼에 캡 웨이퍼를 본딩하여 패키지의 배열을 형성하는 단계로서 도2의 (d), 도2의 (f) 및 도2의 (g)를 참조하여 설명된다.
도2의 (d) 및 도2의 (f)를 참조하면, 본딩재(202, 212)가 압전성 웨이퍼(210) 또는 캡 웨이퍼(200)에 부가된다. 본딩재(202, 212)를 부가하는 방법으로는 증착(evaporation), 전해도금(electroplating), 스크린 프린팅, 스터드(Stud) 및 Super-Juffit 등의 범핑 기술이 사용될 수 있다. 본딩재로는 Sn-Pb계 유연(有鉛)솔더 이외에도 무연(無鉛, Pb-Free) 솔더로서 Sn-Ag계 또는 Sn-Zn계 솔더가 사용될 수 있다. 이외에도 금(Au), 은(Ag), 동(Cu), 인듐(In) 또는 그 합금(In-Pb, In-Sn 등), 니켈(Ni) 등이 본딩재로서 고려될 수 있으며, 본딩재의 종류에 상응하 여 본딩단계(S130)에서 요구되는 온도 등이 변화된다. 전기적 연결이 요구되지 않는 경우에는 폴리머(polymer)에 의한 본딩도 고려된다. 필요에 따라서는 다른 종류의 본딩재가 혼용될 수 있다.
도 2의 (g)를 참조하면, 캡 웨이퍼(220)가 압전성 웨이퍼(210)를 커버하여 위치되며, 가열과정 등을 통해 본딩을 형성한다. 본딩단계(S130)에서 열이 압전성 웨이퍼(210) 및 캡 웨이퍼(200)로 전달될 수 있다. 이 경우 초전성 등으로 인해 발생하는 전기가 패키지 제조공정의 수율에 악영향을 미칠 수 있으므로, 접지단계(S120)는 본딩단계(S130)보다 앞서 수행되는 것이 필요할 수 있다.
절연층을 형성하는 단계(S140)는 압전성 웨이퍼에 절연층을 형성하는 단계이다. 이 단계는 도 2의 (h) 및 도 2의 (i)를 참조하여 설명된다. 형성된 절연층(230)은 본 발명의 일 실시예에 의하여 제조된 패키지를 외부의 충격으로부터 보호하거나 후속되는 레이저 마킹 등의 공정을 용이하게 한다. 또한, 절연층(230)은 도 6에서 개시된 패키지에서와 같이 비아(211)를 전기적으로 절연할 수 있다.
절연층(230)은 캡 웨이퍼로 커버되지 않는 압전성 웨이퍼의 외측 일면에 형성될 수 있다. 절연층(230)은 CVD(chemical vapor deposition) 등에 의하여 형성될 수 있으며, 절연물질로는 실리콘 산화물(SiO2) 이외에도 인 규산염 유리(PSG)등이 사용 가능하다. 또한, 폴리이미드 수지 및 에폭시 수지 등이 도포되어 절연층을 형성할 수 있다.
절연층(230)은 도 2의 (h)에서와 같이 압전성 웨이퍼(210)의 일면 전체를 커버하는 형태로 형성되거나, 도 2의 (i)에서와 같이 개구부(240)을 포함한 형태로 형성될 수 있다. 개구부(240)는 형성된 절연층(230)에 사진식각 공정 등을 부가함으로써 형성될 수 있다. 또한, 비아(211)의 위치와 대응되는 형상을 가진 마스크(mask) 등을 사용함으로써, 개구부와 절연층을 한번에 형성할 수 도 있다.
전극을 형성하는 단계(S150)는 압전성 웨이퍼 상의 패턴(220, 221)이 패키지 외부의 회로들과 전기적으로 연결될 수 있도록 전극을 형성하는 단계이다. 이 단계는 도 2의 (i) 및 도 2의 (j)를 참조하여 설명된다.
본 발명의 일 실시예에서, 비아(211)는 패턴(220, 221)과 전기적으로 연결되므로 제조된 패키지에서 외부회로와의 연결을 제공하는 수단으로 활용될 수 있다. 전극(250)은 패키지가 인쇄회로기판(PCB) 기판 등에 실장되는 경우에 솔더볼(solder ball)에 접하는 패드(pad)로서 사용될 수 있다. 전극(250)은 개구부(240)에 전도성 물질을 충전함으로써 형성될 수 있다. 이 과정에서 전해 또는 무전해 도금공정이 사용될 수 있다. 전극(250)의 재료로서는, 예를 들면 금(Au), 구리(Cu), 니켈(Ni), 크롬(Cr), 알루미늄(Al) 등이 사용된다.
분할단계(S160)는 본딩된 캡 웨이퍼와 압전성 웨이퍼를 개별 패키지 단위로 분할하는 공정이다. 이 단계는 도 3 및 도 4를 참조하여 설명된다. 본딩단계(S130)를 거친 압전성 웨이퍼와 캡 웨이퍼는 패키지들의 배열(310)을 형성한다. 패키지의 배열(310)을 분할 기준선(410)을 따라 분할하면 독립된 패키지(320)들이 획득된다. 본 발명의 일 실시예에서 분할단계(S160)은 블레이드 다이싱(blade dicing) 또는 초음파 다이싱과 같은 방법에 의하여 수행될 수 있다. 초음파 다이싱은 세라믹 등의 난삭재 가공에 적합하다.
도 2는 본 발명의 일 실시예에 따른 패키지 제조방법의 공정도이다. 도 2를 참조하면 압전성 웨이퍼를 이용한 패키지 제조공정이 단계별로 개시된다. 다만, 도 2에 개시된 제조공정의 순서는 본 발명의 목적을 달성하는 범위 내에서 변경될 수 있다. 도 2의 공정도는 도 1에 대한 상세한 설명을 참조하여 이해될 수 있으며, 상세한 중복되는 설명은 생략될 수 있다.
도 2의 (a)를 참조하면, 비아(211)는 압전성 웨이퍼(210)를 관통하여 형성된다. 비아를 형성하는 방법과 비아에 충전되는 물질은 앞서 언급된 바와 같다. 도 2에서는 비아(211)는 패턴(220, 221)이 형성되기 이전에 형성될 수 있다. 이 경우 패턴이 형성되는 과정에서 발생하는 열과 그에 따라 발생하는 전기가 비아(211)를 통해 방출될 수 있다.
도 2의 (b)를 참조하면, 패턴(220, 221)은 압전성 웨이퍼(210)의 일면에 형성된다. 본 발명의 일 실시예에서, 패턴은 액티브 영역(220)과 배선영역(221)으로 구분될 수 있고, 비아(211)과 전기적으로 연결될 수 있다. 액티브 영역(220)은 IDT(interdigital transducer)를 형성할 수 있다. IDT(interdigital transducer)는 전기적 신호와 기계적 신호 상호간을 변환할 수 있으며, 특히 표면탄성파(SAW, surface acoustic wave,) 필터와 같은 디바이스의 구성요소로서 사용될 수 있다. 패턴을 형성하는 방법과 패턴을 구성하는 물질은 앞서 언급된 바와 같다.
도 2의 (c)를 참조하면, 본딩재(212)가 압전성 웨이퍼(210) 및 배선영역(221)에 부가된다. 본딩재는 전기적인 연결을 위해 전도성이 있는 물질로 선택될 수 있다. 다만, 단순히 실링(sealing)을 위한 목적이라면, 전도성이 없는 수지 등이 사용될 수 있다.
도 2의 (d)를 참조하면, 압전성 웨이퍼의 비아(211)는 접지된다. 접지는 압전성 웨이퍼(210)가 위치하는 지그(jig) 등에 의하여 제공될 수 있다. 지그(jig) 자체로서 접지를 제공하지 못하는 경우의 대체적인 수단에 관하여는 앞서 언급되었다.
도 2의 (e)를 참조하면, 캡 웨이퍼(200)에 비아(201)가 형성된다. 비아(201)는 접지수단 또는 외부회로와의 전기적 연결수단을 제공하기 위하여 형성되지만, 경우에 따라서 생략될 수 있다. 비아(201)은 블라인드 비아로 형성된 후에 thinning 공정을 이용하여 형성될 수 있다.
도 2의 (f)를 참조하면, 본딩재(202)가 캡 웨이퍼(200)의 일면에 부가된다. 본딩재(202)는 캡 웨이퍼(200)와 압전성 웨이퍼(210)를 본딩하는 역할을 수행하고, 비아(201)와 배선영역(221)간의 전기적인 연결을 제공한다. 도 2의 (c) 및 도 2의 (f)에서 본딩재(202, 212)를 압전성 웨이퍼(210) 또는 캡 웨이퍼(200)에 위치시키는 방법은 앞서 언급된 바와 같다.
도 2의 (g)를 참조하면, 캡 웨이퍼(200)는 압전성 웨이퍼(210)를 커버하여 본딩된다. 본딩재(202, 212)를 구성하는 물질에 따라서 전기적 연결이 형성될 수 있다. 이 과정에서 발생하는 전기는 패키지의 수율에 악영향을 미칠 수 있으므로, 이를 방출하기 위한 접지가 먼저 확보되는 것이 필요할 수 있다.
도 2의 (h)를 참조하면, 절연층(230)이 압전성 웨이퍼의 외측 일면에 형성된다. 본 발명의 일 실시예에서, 비아(211)가 제조된 패키지에서 외부회로와의 전기적 연결에 사용되지 않는 경우에는 절연층을 은 비아(211)를 전기적으로 절연할 수 있다. 이 경우 캡 웨이퍼의 비아(201)가 패키지와 외부회로와의 전기적 연결을 담당할 수 있다. 상술한 바와 같이 절연층은 CVD 및 도포공정 등을 통하여 형성될 수 있고, 절연층을 구성하는 물질은 실리콘 산화물(SiO2), 인 규산염 유리(PSG), 폴리이미드 수지 및 에폭시 수지 등이다.
도 2의 (i)를 참조하면, 압전성 웨이퍼의 비아(211)의 위치에 대응하는 개구부(240)가 형성된다. 마스크(mask) 등이 활용되는 경우, 개구부(240)는 절연층과 동시에 형성될 수 있다. 또한, 사진식각(lithography) 및 에칭(etching)공정을 이용하여 이미 형성된 절연층(230)에 개구부(240)를 형성할 수 도 있다.
도 2의 (j)를 참조하면, 전도성 물질이 개구부에 충전되어 압전성 웨이퍼의 비아(211)와 전기적으로 연결된 전극(250)을 형성한다. 전도성 물질을 충전하는 방법으로는 전해도금(electroplating) 및 스크린 프린팅 등의 기술이 사용될 수 있다.
도 3은 본 발명의 일 실시예에 따른 분할(separation)공정을 나타내는 사시도이다. 도 3을 참조하면, 본 발명의 일 실시예에 의하여 형성된 패키지의 배열(310)과 독립된 패키지(320)가 개시된다. 본 발명의 일 실시예에서 패키지 배열(310)은 분할 단계(S160)를 통하여 독립된 패키지(320)로 분할된다.
도 4는 본 발명의 일 실시예에 따른 패키지 배열의 단면도이다. 도 4를 참조하면, 패키지의 배열(310)은 분할 기준선(410)을 따라서 다이싱(dicing)됨으로써 독립된 패키지(320)로 분할된다. 이 경우, 본딩재(202,212)의 결합은 패턴(220, 221)을 보호하는 실링(sealing)을 형성한다.
도 5는 본 발명의 일 실시예에 따른 패키지의 단면도이다. 도 5를 참조하면, 압전성 웨이퍼(210), 압전성 웨이퍼의 일 면에 형성된 패턴(220, 221), 압전성 웨이퍼를 관통하고 상기 패턴과 전기적으로 연결되는 비아(211) 및 상기 패턴을 커버하여 상기 압전성 웨이퍼에 본딩되는 캡 웨이퍼(200)를 포함하는 패키지가 개시된다. 또한, 캡 웨이퍼(200)는 경우에 따라서, 비아(201)를 더 포함할 수 있다.
압전성 웨이퍼(210)는 압전성 물질로 이루어 진다. 압전성 물질로는 탄탈산리튬(LT, LiTaO3), 니오브산리튬(LN, LiNbO3) 및 석영(Quartz) 등이 있다. 압전성 물질은 열에 의하여 전기를 발생시키는 초전성을 가질 수 있으므로 패키지 제조공정에서 소자가 받는 열에 의하여서도 전기가 발생한다. 비아(211)는 전도성 물질로 충전되어 열과 전기를 외부로 방출할 수 있다.
캡 웨이퍼(200)는 압전성 웨이퍼(210)와 상응하는 열팽창계수(coefficient of thermal expansion)를 가진 물질로 구성될 수 있다. 상응한다는 것은 비례하거나 반비례하거나 동일한 값을 가지는 것을 포함하는 의미로 해석될 수 있다. 캡 웨이퍼(200)와 압전성 웨이퍼(210)의 열팽창 계수간의 차이는 패키지의 온도변화에 따라 상이한 변형으로 귀결된다. 이러한 상이한 변형은 압전성에 의한 전압의 차를 발생시켜 패키지의 성능에 영향을 미칠 수 있다. 따라서, 캡 웨이퍼(200)가 압전성 웨이퍼(210)와 동일한 물질로 구성되는 경우에는 열팽창계수의 상이함으로부터 발생하는 문제들을 예방할 수 있다.
본 발명의 일 실시예에서, 압전성 웨이퍼의 패턴(220, 221)은 액티브 영역(220)과 배선영역(221)으로 구분될 수 있다. 액티브 영역(220)은 IDT(interdigital transducer)를 형성할 수 있다. IDT(interdigital transducer)는 전기적 신호와 기계적 신호 상호간을 변환할 수 있으며, 특히 표면탄성파(SAW, surface acoustic wave,) 필터와 같은 디바이스의 구성요소로서 사용될 수 있다. 패턴을 형성하는 방법과 패턴을 구성하는 물질은 앞서 언급된 바와 같다.
본딩재(202, 212)는 패키지의 실링(sealing)을 형성할 수 있으며, 비아(201, 211)와 배선영역(221)사이의 전기적 연결을 형성할 수 있다. 패키지 외부로 노출된 비아(201, 201)는 패턴(220, 221)과 외부회로를 전기적으로 연결하는 수단으로 활용될 수 있다. 다만, 이 경우 패키지를 실장하는 과정에서 솔더 범프(solder bump)를 목적에 맞게 변형하는 등의 추가적인 노력이 요구될 수 있다. 본 발명의 일 실 시예에서, 패턴(220, 212)은 IDT(interdigital transducer)를 구성하는 액티브 영역(220)을 포함할 수 있으며, 독립된 패키지(320)는 IDT(interdigital transducer)를 포함하는 표면탄성파(SAW) 디바이스의 웨이퍼 레벨 패키지가 될 수 있다.
도 6은 본 발명의 일 실시예에 따른 압전성 웨이퍼의 일면에 절연층을 포함하는 패키지의 단면도이다. 도 6을 참조하면, 도 5에 개시된 패키지에 절연층(230)이 부가된 패키지가 개시된다. 절연층(230)은 비아(211)와 외부회로와의 전기적 연결을 차단한다. 이 경우, 패턴(220, 221)과 패키지 외부회로 사이의 전기적인 연결은 캡 웨이퍼의 비아(201)을 통하여 형성될 수 있다. 절연층의 형성방법과 절연층을 형성하는 물질에 대해서는 앞서 살펴본 바와 같다.
도 7은 본 발명의 일 실시예에 따른 압전성 웨이퍼의 비아와 전기적으로 연결되는 전극을 포함하는 패키지의 단면도이다. 도 7을 참조하면, 도 5에서 개시된 패키지에 절연층(230)과 전극(250)이 더 포함된 형태의 패키지가 개시된다. 또한, 패턴(220, 221)과 외부회로와의 전기적인 연결이 전극(250)을 통하여 모두 형성되는 경우, 캡 웨이퍼의 비아(201)는 추가적인 절연층에 의하여 전기적으로 절연되거나 처음부터 패키지에서 생략될 수 있다. 전극의 형성방법은 도2를 참조하여 이해될 수 있다.
이제까지 본 발명에 대하여 그 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 공정 중에 발생하는 전기를 접지수단을 통해 방출함으로써 패키지 제조 수율을 향상시킬 수 있다. 또한, 공정 중에 접지수단으로 활용되는 비아를 사용하여 패키지의 외부전극을 형성함으로써 공정을 단순화 시킬 수 있다.

Claims (18)

  1. 압전성 웨이퍼에 패턴을 형성하는 단계;
    상기 패턴을 접지하는 단계; 및
    상기 패턴을 커버하여 캡 웨이퍼를 상기 압전성 웨이퍼에 본딩하는 단계를 포함하며,
    상기 접지 단계는 상기 접지단계는 상기 본딩 단계 이전에 수행되는 것을 특징으로 하고, 상기 패턴의 접지 상태는 상기 본딩 단계 중에 유지되어 상기 본딩 단계에서 발생하는 전하를 배출하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  2. 제1항에 있어서,
    상기 패턴형성 단계는 상기 압전성 웨이퍼에 상기 패턴과 전기적으로 연결되는 비아를 형성하는 단계를 포함하고,
    상기 접지단계는 상기 비아를, 상기 압전성 웨이퍼가 놓여지는 지그 또는 상기 지그 상의 접지 수단을 이용하여, 접지시키는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  3. 제2항에 있어서,
    상기 압전성 웨이퍼의 외측 일면에 절연층을 형성하는 단계를 더 포함하는 웨이퍼 레벨 패키지 제조방법.
  4. 제2항에 있어서,
    상기 비아에 전기적으로 연결되는 전극을 형성하는 단계를 더 포함하는 웨이퍼 레벨 패키지 제조방법.
  5. 제1항에 있어서,
    상기 압전성 웨이퍼는 탄탈산리튬(LT, LiTaO3), 니오브산리튬(LN, LiNbO3) 및 석영(Quartz)으로 구성되는 군에서 선택되는 물질로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  6. 제1항에 있어서,
    상기 캡 웨이퍼의 열팽창 계수가 상기 압전성 웨이퍼의 열팽창 계수와 동일한 값을 가지는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  7. 제6항에 있어서,
    상기 캡 웨이퍼는 상기 압전성 웨이퍼와 동일한 물질로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 패턴은 IDT(interdigital transducer)를 구성하는 패턴을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  10. 압전성 웨이퍼;
    상기 압전성 웨이퍼의 일 면에 형성된 패턴;
    상기 압전성 웨이퍼를 관통하고 상기 패턴과 전기적으로 연결되는 접지 제공 비아; 및
    상기 패턴을 커버하여 상기 압전성 웨이퍼에 본딩되는 캡 웨이퍼를 포함하고,
    상기 접지 제공 비아는, 상기 압전성 웨이퍼가 위치하는 지그 또는 상기 지그 상의 접지 수단을 이용하여 접지되어, 상기 캡 웨이퍼의 본딩 공정 중에 발생하는 전하를 배출하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  11. 제10항에 있어서,
    상기 압전성 웨이퍼는 탄탈산리튬(LT, LiTaO3), 니오브산리튬(LN, LiNbO3) 및 석영(Quartz)으로 구성되는 군에서 선택되는 물질로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  12. 제10항에 있어서,
    상기 캡 웨이퍼의 열팽창 계수가 상기 압전성 웨이퍼의 열팽창 계수와 동일한 값을 가지는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  13. 제12항에 있어서,
    상기 캡 웨이퍼는 상기 압전성 웨이퍼와 동일한 물질로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  14. 제10항에 있어서,
    상기 압전성 웨이퍼의 외측 일면에 형성된 절연층을 더 포함하는 웨이퍼 레벨 패키지.
  15. 제10항에 있어서,
    상기 접지 제공 비아에 전기적으로 연결되는 전극을 더 포함하는 웨이퍼 레벨 패키지.
  16. 제10항에 있어서,
    상기 패턴은 IDT(interdigital transducer)를 구성하는 패턴을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  17. 제16항에 있어서,
    상기 IDT(interdigital transducer)를 구성하는 패턴은 표면탄성파(SAW, surface acoustic wave) 디바이스의 일부로서 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  18. 압전성 웨이퍼,
    압전성 웨이퍼의 일면에 형성된 IDT(interdigital transducer)를 구성하는 패턴,
    상기 압전성 웨이퍼를 관통하고 상기 패턴에 전기적으로 연결되는 접지 제공 비아, 및
    상기 패턴을 커버하여 상기 압전성 웨이퍼에 본딩되는 캡 웨이퍼를 포함하고,
    상기 접지 제공 비아는, 상기 압전성 웨이퍼가 위치하는 지그 또는 상기 지그 상의 접지 수단을 이용하여 접지되어, 상기 캡 웨이퍼의 본딩 공정 중에 발생하는 전하를 배출하는 것을 특징으로 하는 웨이퍼 레벨 표면탄성파(SAW, surface acoustic wave) 디바이스 패키지.
KR1020070022365A 2007-03-07 2007-03-07 압전성 웨이퍼를 이용한 패키지 및 그 제조방법 KR100836652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070022365A KR100836652B1 (ko) 2007-03-07 2007-03-07 압전성 웨이퍼를 이용한 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070022365A KR100836652B1 (ko) 2007-03-07 2007-03-07 압전성 웨이퍼를 이용한 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100836652B1 true KR100836652B1 (ko) 2008-06-10

Family

ID=39770709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022365A KR100836652B1 (ko) 2007-03-07 2007-03-07 압전성 웨이퍼를 이용한 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100836652B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101178840B1 (ko) 2010-09-10 2012-09-03 에스케이하이닉스 주식회사 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법
KR20170073188A (ko) 2015-12-18 2017-06-28 (주)와이솔 표면 탄성파 웨이퍼 레벨 패키지 및 이를 위한 pcb 제작 방법
US10069475B2 (en) 2016-08-26 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic wave filter device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214584A (ja) 2002-08-30 2004-07-29 Kyocera Corp 高周波用パッケージ
KR20040110979A (ko) * 2003-06-05 2004-12-31 후지쓰 메디아 데바이스 가부시키가이샤 탄성 표면파 디바이스 및 그 제조 방법
JP2005130412A (ja) * 2003-10-27 2005-05-19 Toyo Commun Equip Co Ltd 圧電デバイスとその製造方法
KR20060048139A (ko) * 2004-05-27 2006-05-18 쿄세라 코포레이션 탄성표면파 장치 및 통신기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214584A (ja) 2002-08-30 2004-07-29 Kyocera Corp 高周波用パッケージ
KR20040110979A (ko) * 2003-06-05 2004-12-31 후지쓰 메디아 데바이스 가부시키가이샤 탄성 표면파 디바이스 및 그 제조 방법
JP2005130412A (ja) * 2003-10-27 2005-05-19 Toyo Commun Equip Co Ltd 圧電デバイスとその製造方法
KR20060048139A (ko) * 2004-05-27 2006-05-18 쿄세라 코포레이션 탄성표면파 장치 및 통신기기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101178840B1 (ko) 2010-09-10 2012-09-03 에스케이하이닉스 주식회사 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법
KR20170073188A (ko) 2015-12-18 2017-06-28 (주)와이솔 표면 탄성파 웨이퍼 레벨 패키지 및 이를 위한 pcb 제작 방법
US10069475B2 (en) 2016-08-26 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic wave filter device

Similar Documents

Publication Publication Date Title
US7042056B2 (en) Chip-size package piezoelectric component
JP5587490B2 (ja) 弾性波装置および弾性波モジュール
US7205705B2 (en) Electronic component and method of producing the same
JP2012182604A (ja) 弾性波フィルタ部品
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
US8334737B2 (en) Acoustic wave device and electronic apparatus using the same
EP2267895B1 (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
US20060091485A1 (en) Piezoelectric device and manufacturing method thereof
US20100045145A1 (en) Piezoelectric component and manufacturing method thereof
EP0939485A1 (en) Chip device and method for producing the same
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2009010559A (ja) 圧電部品及びその製造方法
WO2006006343A1 (ja) 圧電デバイス
US20160301386A1 (en) Elastic wave filter device
JP2007318058A (ja) 電子部品及びその製造方法
JP5206377B2 (ja) 電子部品モジュール
JP2008135971A (ja) 弾性波デバイス
KR100836652B1 (ko) 압전성 웨이퍼를 이용한 패키지 및 그 제조방법
US11159143B2 (en) Filter device and method for manufacturing the same
US6951047B2 (en) Method of manufacturing a surface acoustic wave element
KR100862379B1 (ko) 표면탄성파 디바이스 패키지 및 그 제조방법
KR102295454B1 (ko) 전자 부품 및 그것을 구비하는 모듈
JP2005217670A (ja) 弾性表面波装置および通信装置
WO2019111740A1 (ja) 電子部品
KR20170091428A (ko) 압전소자 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee