WO2006006343A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2006006343A1
WO2006006343A1 PCT/JP2005/011169 JP2005011169W WO2006006343A1 WO 2006006343 A1 WO2006006343 A1 WO 2006006343A1 JP 2005011169 W JP2005011169 W JP 2005011169W WO 2006006343 A1 WO2006006343 A1 WO 2006006343A1
Authority
WO
WIPO (PCT)
Prior art keywords
cover
element substrate
piezoelectric
reinforcing material
support layer
Prior art date
Application number
PCT/JP2005/011169
Other languages
English (en)
French (fr)
Inventor
Takashi Iwamoto
Yoshihiro Koshido
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2006524540A priority Critical patent/JP4210958B2/ja
Priority to EP05751314.5A priority patent/EP1768256B1/en
Priority to US10/564,220 priority patent/US7259500B2/en
Publication of WO2006006343A1 publication Critical patent/WO2006006343A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a piezoelectric device, and more particularly to a piezoelectric device including a piezoelectric element such as a resonator or a filter using a piezoelectric substrate or a piezoelectric thin film.
  • a piezoelectric element such as a resonator or a filter using a piezoelectric substrate or a piezoelectric thin film.
  • SAW filters surface acoustic wave filters
  • BAW filters Balta acoustic wave filters
  • CSP chip size package
  • the piezoelectric device 2 shown in FIG. 5 has one main surface of a piezoelectric substrate 3 on which a piezoelectric element including an IDT (Inter Digital Transducer) 4a and a conductive pattern such as a pad 4b are formed.
  • 3a is provided with a cover 6 via a support layer 5, and the external electrode 7 is exposed from the cover 6, and is mounted face-down at a predetermined position with respect to the wiring pattern la of the circuit board 1 (for example, (See Patent Document 1).
  • Patent Document 1 Japanese Patent Laid-Open No. 11-251866 (Fig. 1)
  • the piezoelectric device 2 disclosed in Patent Document 1 covers the external electrode 7 with the pad 4b by covering the hole with the cover 6 and filling the hole with the external electrode 7 by electrolytic plating or vapor deposition. Connect in the same way. As a result, the vibration space around IDT4a cannot be sealed sufficiently.
  • the present invention provides a piezoelectric device and a method for manufacturing the piezoelectric device that can improve the moisture resistance while reducing the size and do not need to be sealed after being mounted on a circuit board in view of the strong situation.
  • the purpose is to do.
  • the present invention provides a piezoelectric device configured as follows.
  • the piezoelectric device includes: a) an element substrate on which a piezoelectric element and a conductive pattern connected to the piezoelectric element are formed; and b) arranged around the piezoelectric element on the principal surface of the element substrate.
  • An insulating reinforcing material that covers the entire periphery, and e) a conductive member that is electrically connected to the conductive pattern and penetrates the cover and the reinforcing material.
  • the piezoelectric element faces the cover with a space provided by the support layer, and a space is formed around the piezoelectric element, so that the piezoelectric element operates freely. Since the piezoelectric element can be sealed by the reinforcing material, the piezoelectric device has sufficient moisture resistance and does not need to be covered with a resin after being mounted on the circuit board.
  • the cover extends to the outside of the peripheral surface of the support layer when viewed from the normal direction of the main surface of the element substrate.
  • the cover material larger than the support layer is disposed on the support layer, and by removing the outside of the support layer, only the cover material is removed and removed without removing the support layer.
  • the cover can be formed by the cover material.
  • the amount of removal work can be reduced as much as possible, and the processing speed can be increased.
  • the contact area between the cover and the reinforcing material can be increased, and the sealing performance can be improved.
  • the cover or the support layer is a polyimide resin, a benzocyclobutene resin, or a silicone resin.
  • the reinforcing material is epoxy resin or silicone resin.
  • the present invention provides a method for manufacturing a piezoelectric device configured as follows.
  • the method for manufacturing a piezoelectric device is a method for manufacturing a plurality of piezoelectric devices simultaneously.
  • a method for manufacturing a piezoelectric device includes: a) a device substrate in which a piezoelectric element and a conductive pattern connected to the piezoelectric element are formed on a main surface, and a support layer is formed around the piezoelectric element; And a first step of forming a first conductive member that penetrates the cover and is electrically connected to the conductive pattern, and b) a normal direction cover of the element substrate.
  • the piezoelectric element faces the cover with a space provided by a support layer, and a space is formed around the piezoelectric element, so that the piezoelectric element operates freely. Since the piezoelectric element is hermetically sealed with a reinforcing material, the piezoelectric device has sufficient moisture resistance and does not need to be covered with grease after being mounted on a circuit board.
  • a through-hole is formed in the cover in order to pass a wiring that electrically connects the conductive pattern of the element substrate and the external electrode.
  • the cover can be removed with a laser used to form the through hole.
  • the laser beam has a wavelength of 355 nm or less.
  • the laser beam having the above-mentioned wavelength removes the resin but does not remove the metal. For this reason, when a conductive pattern such as a metal power supply line is formed on the element substrate along the boundary line that forms one piezoelectric device, the cover is removed and the metal power supply line or the like is left to cover the cover. After removing one, use it for power supply when electroplating or for pyroelectric grounding of the element substrate be able to.
  • the conductive pattern formed on the main surface of the element substrate along a boundary line that forms one piezoelectric device is provided between the second step and the third step.
  • the conductive pattern formed along the boundary line of the piezoelectric device cannot be used after removing the force that can be used as a power supply line for electrolytic plating, it is difficult to form the external electrode by electrolytic plating. become. In this case, it is formed by electroless plating.
  • a metal column electrically connected to the first conductive member is formed on the cover as the second conductive member, and the metal column is used as the reinforcing material. Make sure that the strength of the reinforcing material is exposed after placement!
  • the reinforcing material disposed on the element substrate and the cover is cured in a reduced-pressure atmosphere.
  • the piezoelectric device of the present invention can improve moisture resistance while being miniaturized, and does not need to be sealed after being mounted on a circuit board. Further, according to the method for manufacturing a piezoelectric device of the present invention, it is possible to improve moisture resistance while reducing the size, and it is possible to manufacture a piezoelectric device that does not need to be sealed after being mounted on a circuit board.
  • FIG. 1 is a cross-sectional view of a surface acoustic wave filter. (Example 1)
  • FIG. 2 is a plan view of a surface acoustic wave filter. (Example 1)
  • FIG. 3 is an explanatory diagram of a production process of a surface acoustic wave filter. (Example 1)
  • FIG. 4 is an explanatory diagram of a production process of a surface acoustic wave filter.
  • Example 2 is a cross-sectional view of a surface acoustic wave filter.
  • the surface acoustic wave filter 10 includes a piezoelectric element including an IDT 22 and a conductive pattern including a nod 24 on a top surface 14 which is one main surface of a piezoelectric substrate 12. It is formed by the film 20.
  • a cover 50 is disposed on the upper surface 14 with a support layer 30 at an interval to form a vibration space 26 around the IDT 22.
  • the support layer 30 is formed around the IDT 24, and surface acoustic waves freely propagate in a portion adjacent to the vibration space 26 of the piezoelectric substrate 12.
  • an insulating reinforcing material 70 covers the entire area from the cover 50 to the periphery of the upper surface 14.
  • the external electrode 80 is exposed from the reinforcing material 70, and the surface acoustic wave filter 10 can be mounted on a circuit board such as an electric device.
  • a protective resin 16 is disposed on the other main surface 15 (lower surface in the figure) of the piezoelectric substrate 12.
  • the cover 50 covers the support layer 30 and extends to the peripheral surface 34 of the support layer 30. Cover 50 May extend outside the peripheral surface 34. As will be described in detail later, a through hole is formed in the cover 50 and the reinforcing material 70 so that an electrical wiring connecting the pad 24 and the external electrode 80 can pass therethrough.
  • the reinforcing material 70 extends over the entire circumference along the outer edge of the upper surface 14 of the piezoelectric substrate 12 of the surface acoustic wave filter 10, and seals the upper surface 14 side of the piezoelectric substrate 12. As a result, the vibration space 26 is sealed and shielded from the outside.
  • FIG. 2 shows two elastic surface wave filters 10 together with boundaries at the time of manufacture.
  • the external electrodes 80 a, 80 b, 80 c, and 8 Od are provided as the external electrode 80.
  • the external electrodes 80a and 80d are ground terminals, the external electrode 80b is an input terminal, and the external electrode 80c is an output terminal.
  • a metal film pattern schematically shown by a one-dot chain line in FIG. 2 is formed on the upper surface of the wafer of the piezoelectric substrate 12.
  • the metal film pattern is not shown for the surface acoustic wave filter 10 on the right side.
  • IDT 22 a, 22 b, 22 c, and 22 d force are formed as IDT 22, and five nod 24 a, 24 b, 24 c, 24 d, and 24 x force ⁇ are formed as the nod 24. Speak. Further, wirings for connecting the electrode terminals of the IDTs 22a, 22b, 22c, and 22d and the nodes 24a, 24b, 24c, 24d, and 24x are formed. On the other hand, a conductive line 21 is formed at the boundary between adjacent surface acoustic wave filters 10.
  • short lines 25 a, 25 b, 25 c, 25 d that connect the conductive lines 21 and the wiring in the surface acoustic wave filter 10 are formed.
  • the metal film pattern other than the IDT or the reflector is not necessarily surrounded by the support layer. For example, a part of the wiring connecting the pads 24a, 24b, 24c, 24d and the IDT may go out of the support layer 30.
  • the cover 50 disposed on the support layer 30 has through holes (via holes) described later at positions corresponding to the pads 24a, 24b, 24c, 24d, 24x.
  • a ground wiring 60 indicated by a two-dot chain line is formed for the surface acoustic wave filter 10 on the right side in FIG. Note that the left surface acoustic wave filter 10 in FIG. In this case, the ground wiring 60 is not shown. Both ends 60a and 60b of the ground wiring 60 are electrically connected to the pads 24a and 24d through via holes penetrating the force bar 50 and the support layer 30.
  • the intermediate point 60x of the ground wiring 60 is electrically connected to the pad 24x connected to the IDT 24x through a via hole penetrating the cover 50 and the support layer 30.
  • the ground wiring 60 is three-dimensionally crossed with the hot wiring connecting the IDT 22a and the IDTs 22b and 22d, and the support layer 30 and the cover 50 which are insulators.
  • the surface acoustic wave filter 10 on the right side is formed into a reinforcing material 70 as shown by the dotted line, and the rectangular scissors 72a, 72b, 72c, 72d force S are formed.
  • the outer casing electrodes 80a, 80b, 80c, and 80d are electrically connected to the nodes 24a, 24b, 24c, and 24d through the tans 72a, 72b, 72c, and 72d.
  • the rectangular hole of the reinforcing material 70 is omitted!
  • a metal film 20 is formed on the upper surface 14 of the wafer of the piezoelectric substrate 12.
  • a LiTaO substrate with a thickness of 0.3 mm and a diameter of 100 mm
  • An A1 film with a thickness of lOOnm is formed by vapor deposition lift-off on the part 21 (see Fig. 2).
  • the line width of the conductive line 21 is Further, in order to form a power feeding film at the time of subsequent plating, a Ti film having a thickness of 10 nm and an A1 film having a thickness of L m are formed on the pad 24 and the conductive line 21 (see FIG. 2) by a lift-off method.
  • a support layer 30 is formed on the upper surface 14 of the wafer of the piezoelectric substrate 12.
  • the support layer 30 forms openings in the IDT 22 and pad 24 portions.
  • an interval is provided between adjacent neutral surface acoustic wave filters 10, and an opening is formed on the conductive line 21 (see FIG. 2).
  • a negative photosensitive polyimide is applied to the upper surface 14 of the wafer of the piezoelectric substrate 12 to a thickness of 20 m, dried, exposed, developed and developed, and IDT22, Nod 24, and the adjacent surface acoustic wave.
  • a support layer 30 having a pattern in which a portion between the filter 10 is opened is formed.
  • the inclined surface 32 of the j-jet taper is formed in the opening of the pad 24 so that the wiring 40 can be easily formed in the next step.
  • Wiring 40 extending from the pad 24 to the pad portion (line width 30 m) on the upper surface of the support layer 30 is formed.
  • Wiring 40 has a thickness that allows for later plating A 3 ⁇ m thick Cu film is deposited on a 10 nm Ti film.
  • short lines 25a to 25d (refer to FIG. 2) for connecting the nod portion on the upper surface of the support layer 30 and the conductive line 21 (refer to FIG. 2) are also formed on the upper surface of the support layer 30 to form the plating line. (Line width 30 m, film thickness 3 m). If A1 is used instead of Cu, it is sufficient that the damage during the subsequent laser-caching is small, but a syndicated treatment is necessary as a pre-process for plating, which increases the manufacturing cost.
  • the cover 50 is formed.
  • a sheet obtained by applying a polyimide adhesive to a polyimide film having a thickness of 15 / ⁇ ⁇ to 35 / ⁇ ⁇ is attached to the entire surface of the wafer by a roll laminating method and cured at 200 ° C.
  • a through hole (via hole) 52 is formed in the cover 50, and the portion where the cover 50 protrudes outside the peripheral surface 34 of the support layer 30 is removed. Then, the groove 54 is covered at the boundary between the adjacent surface acoustic wave filters 10.
  • a THG laser is used to cast a 10 m diameter via hole 52 and groove 54 on the force bar 50, and then the O bar
  • the processing residue is removed.
  • the laser light absorption rate of the polyimide film of the cover 50 is 99%, and the laser light absorption rate of A1 of the conductive lines 21 and short lines 25a to 25d is about 10%.
  • the protruding portion of the cover 50 is removed with a laser to form the groove 54, the conductive line 21 and the like formed on the lower upper surface 14 are not removed with a laser.
  • SHG laser wavelength 532nm
  • CO laser wavelength 10.6m
  • the groove 54 can be formed between the adjacent surface acoustic wave filters 10 by one cutting if the laser processing conditions are appropriately selected, such as forming the conductive line 21 etc. formed on the upper surface 14 thick. .
  • the support layers 30 of the adjacent surface acoustic wave filters 10 are spaced by the peripheral surface 34, only the cover 50 can be removed with a laser in a short time. At this time, if the laser beam diameter increases, a large output is required to obtain the same energy density (to obtain the same processing speed and processing shape). Therefore, the processing width should be as small as possible and the energy density should be reduced. It is preferable to increase the processing speed to increase the speed, that is, the cover 50 after removal extends to the outside of the peripheral surface 34 of the support layer 30. Also, contact between cover and reinforcing material The area can be increased and the sealing performance can be improved.
  • the via hole 52 is filled with a conductive material.
  • the via hole 52 is filled with Cu electrolytic plating using the conductive line 21 as a power supply film.
  • the ground wiring 60 and the hot wiring 65 for connecting the via hole 52 and the external electrode 80 are formed on the cover 50.
  • the ground wiring 60 and the hot wiring 65 are formed by lift-off.
  • Ti of 100 ⁇ m thickness, Al of 1 ⁇ m thickness, and Cu of lOOnm thickness are formed in this order.
  • the reinforcing material 70 is applied to the upper surface 14 side of the wafer of the piezoelectric substrate 12, and the support layer 30, the cover 50, and the like are covered with the reinforcing material 70.
  • through holes 72 are formed in the hardened reinforcing material 70, and the ground wiring 60 and the hot wiring 65 are exposed.
  • epoxy resin, silicone resin, low-temperature glass fritter, polyimide resin, or acrylate resin resin is applied so that the thickness on the cover 50 is 30 m, and the diameter 100 m through-holes 72 are formed.
  • the through-hole 72 is formed by lithography when a photosensitive resin is used for the reinforcing material 70, and by a laser when a non-photosensitive resin is used.
  • the halogen gas is generated when the reinforcing material 70 is cured, the characteristic deterioration is caused by corrosion of the IDT 22 and the piezoelectric substrate 12 or adhesion to the element surface.
  • polyimide resin, benzocyclobutene resin or silicone resin for the cover 50 and the support layer 30 and epoxy resin or silicone resin for the reinforcing material 70 because halogen gas is not generated.
  • curing the reinforcing material 70 in a reduced-pressure atmosphere can prevent the halogen gas from entering the vibrating space 26 in which the DT22 is sealed, resulting in deterioration of characteristics. Can be prevented.
  • the base film of the external electrode 80 300 nm thick Ni and lOOnm thick Au are sequentially electrolyzed on the exposed portions of the through holes 72 of the ground wiring 60 and hot wiring 65. It is formed by. Instead of forming a base film, Ni and Au are filled by filling the through hole 72 with Cu electrolytic plating. Electrode-attached external electrode 80 itself may be formed. Next, after applying epoxy resin on the entire back surface of the wafer of the piezoelectric substrate 12 with a thickness of 10 m, soldering for external electrodes is printed on the through hole 72 and reflowed to form a ball shape. Form external terminals.
  • the wafer of the piezoelectric substrate 12 is divided into pieces of the surface acoustic wave filter 10 by dicing at the boundary between the adjacent surface acoustic wave filters 10.
  • the reinforcing material 70 is cut so that the support layer 30 and the cover 50 are not exposed by dicing.
  • the cut surfaces of the short lines 25 a to 25 d are exposed on the side surfaces of the cut surface acoustic wave filter 10.
  • the surface acoustic wave filter 10 is manufactured as described above, since the cover 50 without the alignment bonding process is an inexpensive roll laminate, the manufacturing cost can be reduced.
  • a via hole 52 having a diameter of 10 m can be formed in the cover 50, and the device can be miniaturized. Since no photosensitive resin is used, the degree of freedom in selecting the cover 50 and the reinforcing material 70 is increased. Since the cover 50 and the wiring are covered with the reinforcing material 70 and are not exposed, reliability can be ensured. Since the wiring is formed by plating, the via conduction good product rate is excellent. By using the plating and solder together, the strength of the external electrode 80 is increased. The reinforcement material 70 and the protective resin 16 can ensure strength against mounting impact. Since the support layer 30, the cover 50, and the reinforcing material 70 are made of resin, the buffering effect is unlikely to cause problems such as disconnection due to mounting shock or thermal shock.
  • the support layer 30 is formed as in the first embodiment. Then, the wiring 40 extending from the pad 24 to the upper surface of the support layer 30 is formed and then covered with the cover 50.
  • a through hole (via hole) 52 is formed in the cover 50, and the via hole 52 is filled with a conductive material.
  • the cover 50 has a diameter of 10
  • the laser cache residue is removed by O-ashing.
  • the via hole 52 is filled with Cu electrolytic plating.
  • the ground wiring 60 and the hot wiring 65 for connecting the via hole 52 and the external electrode 80 are formed on the cover.
  • the ground wiring 60 and the hot wiring 65 are formed by lift-off.
  • Ti is formed in the order of lOOnm thick Ti, 1 m thick Al, and lOOnm thick Cu.
  • a groove 54 is formed in the cover 50.
  • the short lines 25a to 25d connecting the conductive line 21 and the pads 24a to 24d are also removed (see FIG. 2).
  • the laser cache residue is removed by O-ashing.
  • the reinforcing material 70 is applied to the upper surface 14 side of the wafer, and the support layer 30 and the cover 50 are covered with the reinforcing material 70, and then, as shown in FIG. ), Through holes 72 are formed in the cured reinforcing material 70, and the ground wiring 60 and the hot wiring 65 are exposed.
  • the reinforcing material 70 epoxy resin, silicone resin, polyimide resin or acrylic ester resin is applied so that the thickness on the cover 50 is 30 ⁇ m and the diameter is 100 ⁇ m.
  • a through hole 7 2 is formed.
  • the through-hole 72 is formed by lithography when a photosensitive resin is used for the reinforcing material 70, and by a laser when non-photosensitive resin is used.
  • the external electrode itself may be formed by filling the through-hole 72 with Cu electroplating and electrolessly depositing Ni and Au.
  • solder for the external electrode is printed on the through-hole 72 and reflowed. The external terminal is formed.
  • the wafer of the piezoelectric substrate 12 is doubled at the boundary between adjacent surface acoustic wave filters 10a.
  • the surface acoustic wave filter 10a is divided into pieces by icing.
  • the reinforcing material 70 between the elements is cut so that the support layer 30 and the cover 50 are not exposed by dicing.
  • the surface acoustic wave filter 10a of the second embodiment has the same effect as the surface acoustic wave filter 10 of the first embodiment.
  • the surface acoustic wave filters 10 and 10a can improve the moisture resistance while reducing the size by sealing the vibration space 26 around the IDT 22 with the reinforcing material 70. There is no need to seal after mounting.
  • the present invention is not limited to a surface acoustic wave filter, such as a piezoelectric device including an element that uses a surface acoustic wave, or a Balta acoustic wave filter in which a piezoelectric element using a piezoelectric thin film is formed on a substrate. It can also be applied to piezoelectric devices.
  • a surface acoustic wave filter such as a piezoelectric device including an element that uses a surface acoustic wave, or a Balta acoustic wave filter in which a piezoelectric element using a piezoelectric thin film is formed on a substrate. It can also be applied to piezoelectric devices.

Abstract

　小型化しつつ耐湿性を向上することができ、回路基板に実装した後に封止する必要がない圧電デバイス及びその圧電デバイスの製造方法を提供する。 　圧電デバイス１０は、ａ）主面１４に圧電素子２２と圧電素子２２に接続された導電パターン２４とが形成された圧電基板１２と、ｂ）圧電基板１２の主面１４において圧電素子２２の周囲に配置された支持層３０と、ｃ）支持層３０に配置された後、圧電基板１２の主面１４の法線方向から見たとき、圧電基板１２の外周より内側が除去されて、圧電基板１２の外周より内側に圧電基板１２の外周と全周に渡って間隔を設けて延在するカバー５０と、ｄ）圧電基板１２よりカバー５０側を、カバー５０から圧電基板１２の主面１４の周部まで全体的に覆う絶縁性の補強材料７０と、ｅ）導電パターン２４に電気的に接続され、カバー５０及び補強材料７０を貫通する導電部材とを備える。

Description

明 細 書
圧電デバイス
技術分野
[0001] 本発明は、圧電デバイスに関し、詳しくは、圧電基板ゃ圧電薄膜を用いた共振子 やフィルタなどの圧電素子を備えた圧電デバイスに関する。
背景技術
[0002] 近年、圧電基板を用いた弾性表面波フィルタ (SAWフィルタ)ゃ圧電薄膜を用いた バルタ弾性波フィルタ（BAWフィルタ）などの圧電デバイスにつ!/、て、素子チップサイ ズまでパッケージを小型化するチップサイズパッケージ (CSP)の開発が進められて いる。
[0003] 例えば図 5に示す圧電デバイス 2は、 IDT(Inter Digital Transducer；櫛型電 極) 4aを含む圧電素子と、パッド 4bなどの導電パターンとが形成された圧電基板 3の 一方の主面 3aに、支持層 5を介してカバー 6を設け、カバー 6から外部電極 7が露出 するようになつていて、回路基板 1の配線パターン laに対して所定位置に、フェイス ダウン実装する (例えば、特許文献 1参照)。
特許文献 1：特開平 11― 251866号公報（図 1)
発明の開示
発明が解決しょうとする課題
[0004] 特許文献 1に開示された圧電デバイス 2は、カバー 6に穴をカ卩ェし、この穴に外部 電極 7を電解めつきや蒸着で埋めることにより、外部電極 7をパッド 4bと電気的に接 続する。そのため、 IDT4aの周囲の振動空間を十分に密封できないため、回路基板
1に圧電デバイス 2を実装した後に、バッファ榭脂 8を介して補強榭脂 9で覆うことによ り、封止する必要があった。
[0005] 本発明は、力かる実情に鑑み、小型化しつつ耐湿性を向上することができ、回路基 板に実装した後に封止する必要がな 、圧電デバイス及びその圧電デバイスの製造 方法を提供することを目的とする。
課題を解決するための手段 [0006] 本発明は、上記課題を解決するため、以下のように構成した圧電デバイスを提供す る。
[0007] 圧電デバイスは、 a)主面に圧電素子と該圧電素子に接続された導電パターンとが 形成された素子基板と、 b)前記素子基板の前記主面において前記圧電素子の周囲 に配置された支持層と、 c)前記支持層に配置された後、前記素子基板の前記主面 の法線方向力も見たとき、前記素子基板の外周より内側が除去されて、前記素子基 板の前記外周より内側に前記素子基板の前記外周と全周に渡って間隔を設けて延 在するカバーと、 d)前記素子基板より前記カバー側を、前記カバーから前記素子基 板の前記主面の周部まで全体的に覆う絶縁性の補強材料と、 e)前記導電パターン に電気的に接続され、前記カバー及び前記補強材料を貫通する導電部材とを備え る。
[0008] 上記構成において、圧電素子は、支持層により間隔を設けてカバーと対向し、圧電 素子の周囲には空間が形成されるので、圧電素子は自由に動作する。補強材料に より圧電素子を密封することができるので、圧電デバイスは、十分な耐湿性が得られ 、回路基板に実装した後に樹脂で覆う必要がない。
[0009] 好ましくは、前記カバーは、前記素子基板の前記主面の法線方向から見たとき、前 記支持層の周面よりも外側まで延在する。
[0010] 上記構成によれば、支持層よりも大きいカバー材を支持層の上に配置し、支持層 の外側を除去することにより、支持層を除去することなくカバー材のみを除去し、除去 したカバー材によってカバーを形成することができる。これにより、除去作業量をでき るだけ少なくすることができ、加工速度を高めることができる。また、カバーと補強材料 の接触面積を大きくでき、封止性を向上できる。
[0011] 好ましくは、前記カバー又は前記支持層が、ポリイミド榭脂、ベンゾシクロブテン榭 脂又はシリコーン榭脂である。前記補強材料が、エポキシ榭脂又はシリコーン榭脂で ある。
[0012] 榭脂が硬化する際にハロゲンガスが発生すると、圧電素子、素子基板の腐食や、 圧電素子表面への付着によって特性劣化の原因となる。上記構成によれば、ハロゲ ンガスが発生しない榭脂を用いるので、このような問題を防止することができる。 [0013] また、本発明は、上記課題を解決するため、以下のように構成した圧電デバイスの 製造方法を提供する。
[0014] 圧電デバイスの製造方法は、複数の圧電デバイスを同時に製造する製造方法であ る。圧電デバイスの製造方法は、 a)主面に圧電素子と該圧電素子に接続された導電 パターンとが形成され、前記圧電素子の周囲に支持層が形成された素子基板につ いて、前記支持層の上にカバーを配置するとともに、該カバーを貫通し、前記導電パ ターンに電気的に接続された第 1の導電部材を形成する第 1の工程と、 b)前記素子 基板の法線方向カゝら見たとき、一つの圧電デバイスとなる前記素子基板の外周より 内側に前記素子基板の前記外周と全周に渡って間隔を設けて延在するように、前記 カバー側から前記素子基板まで、少なくとも前記カバーの前記素子基板の前記外周 より内側をレーザ光で除去する第 2の工程と、 c)前記素子基板より前記カバー側を、 前記カバー側から前記素子基板まで全体的に覆うように、前記素子基板及び前記力 バーに絶縁性の補強材料を配置するとともに、該補強材料を貫通し、前記第 1の導 電部材に電気的に接続された第 2の導電部材を形成する第 3の工程とを含む。
[0015] 圧電素子は、支持層により間隔を設けてカバーと対向し、圧電素子の周囲には空 間が形成されるので、圧電素子は自由に動作する。圧電素子は、補強材料により密 封されるので、圧電デバイスは、十分な耐湿性が得られ、回路基板に実装した後に 榭脂で覆う必要がない。
[0016] カバーをレーザで除去するとき、一つの圧電デバイスとなる境界線に沿って支持層 がなければカバーのみを、あれば支持層も除去する。
[0017] 補強材料側に外部電極を設ける場合、素子基板の導電パターンと外部電極とを電 気的に接続する配線を通すため、カバーに貫通孔を形成する。この貫通孔を形成す るために用いるレーザで、カバーの除去も行うことができる。
[0018] 好ましくは、前記レーザ光は、波長が 355nm以下である。
[0019] 上記波長のレーザ光は、榭脂を除去するが、金属は除去しない。そのため、素子基 板上に、一つの圧電デバイスとなる境界線に沿って金属の給電ラインなどの導電パ ターンを形成した場合に、カバーを除去し、金属の給電ラインなどを残しておき、カバ 一の除去後に、電解めつきの際の給電や、素子基板の焦電のアースなどに利用する ことができる。
[0020] 好ましくは、前記第 2の工程と、前記第 3の工程との間に、一つの圧電デバイスとな る境界線に沿って前記素子基板の前記主面に形成された前記導電パターンを除去 する工程を備える。
[0021] この場合、素子基板と補強材料との間に導電パターンがないので、耐湿性を向上 することができる。
[0022] 圧電デバイスの境界線に沿って形成された導電パターンは、電解めつきの給電ライ ンとして利用できる力 除去した後は利用できないため、外部電極を電解めつきによ り形成することは困難になる。この場合には、無電解めつきにより形成する。又は、補 強材料を配置する前に、第 2の導電部材として、第 1の導電部材に電気的に接続さ れた金属柱をカバー上に形成しておき、この金属柱が、補強材料を配置した後に補 強材料力も露出するようにすればよ!、。
[0023] 好ましくは、前記第 3の工程において、前記素子基板及び前記カバーに配置した 前記補強材料を、減圧雰囲気中で硬化させる。
[0024] 補強材料が硬化する際に発生する硬化ガス中に、ハロゲンガスのように特性劣化 の原因となる悪影響成分が含まれていても、圧電素子を密封した空間内に入ることを 防止することができる。したがって、硬化ガス中の悪影響成分による特性劣化を防ぐ ことができる。
発明の効果
[0025] 本発明の圧電デバイスは、小型化しつつ耐湿性を向上することができ、回路基板 に実装した後に封止する必要がない。また、本発明の圧電デバイスの製造方法によ れば、小型化しつつ耐湿性を向上することができ、回路基板に実装した後に封止す る必要がない圧電デバイスを製造することができる。
図面の簡単な説明
[0026] [図 1]弾性表面波フィルタの断面図である。（実施例 1)
[図 2]弾性表面波フィルタの平面図である。（実施例 1)
[図 3]弾性表面波フィルタの製造工程の説明図である。（実施例 1)
[図 4]弾性表面波フィルタの製造工程の説明図である。（実施例 2) [図 5]弾性表面波フィルタの断面図である。（従来例)
符号の説明
[0027] 10, 10a 弾性表面波フィルタ（圧電デバイス)
12 圧電基板 (素子基板）
14 上面 (主面）
15 裏面
20 金属膜
22 IDT (圧電デバイス）
24 パッド (導電パターン）
30 支持層
34 周面
50 カノく一
70 補強材料
80 外部電極
発明を実施するための最良の形態
[0028] 以下、本発明の実施の形態について実施例を、図 1〜図 4を参照しながら説明する
[0029] 図 1の断面図に示すように、弾性表面波フィルタ 10は、圧電基板 12の一方の主面 である上面 14に、 IDT22を含む圧電素子と、ノッド 24を含む導電パターンとが金属 膜 20により形成されている。上面 14には、支持層 30によって間隔を設けてカバー 5 0を配置して、 IDT22の周囲に振動空間 26を形成する。支持層 30は IDT24の周囲 に形成され、圧電基板 12の振動空間 26に隣接する部分において、弾性表面波が自 由に伝搬するようになっている。さらに、絶縁性の補強材料 70により、カバー 50から 上面 14の周部まで全体的に覆っている。補強材料 70からは外部電極 80が露出して おり、弾性表面波フィルタ 10を電気機器等の回路基板に実装することができるように なっている。圧電基板 12の他方の主面 15 (図において下面）には、保護榭脂 16が 配置されている。
[0030] カバー 50は、支持層 30を覆い、支持層 30の周面 34まで延在している。カバー 50 は、周面 34よりも外側まで延在してもよい。詳しくは後述するが、カバー 50及び補強 材料 70には貫通孔が形成され、パッド 24と外部電極 80とを接続する電気配線が通 るようになっている。
[0031] 補強材料 70は、弾性表面波フィルタ 10の圧電基板 12の上面 14の外縁に沿って 全周に渡って延在し、圧電基板 12の上面 14側を封止する。これによつて、振動空間 26が密封され、外界から遮断される。
[0032] 弾性表面波フィルタ 10は、複数個を同時に製造することができ、図 2では、 2つ弾 性表面波フィルタ 10を製造時の境界線とともに図示している。
[0033] 図 2の平面図に示すように、外部電極 80として 4つの外部電極 80a, 80b, 80c, 8 Odが設けられている。外部電極 80a, 80dはアース端子、外部電極 80bは入力端子 、外部電極 80cは出力端子である。
[0034] 圧電基板 12のウェハの上面には、図 2において一点鎖線で模式的に示した金属 膜パターンが形成されている。なお、図 2において右側の弾性表面波フィルタ 10に ついては、金属膜パターンの図示を省略している。
[0035] すなわち、弾性表面波フィルタ 10内には、 IDT22として 4つの IDT22a, 22b, 22c , 22d力形成され、ノッド 24として 5つのノッド 24a, 24b, 24c, 24d, 24x力 ^形成さ れて ヽる。また、 IDT22a, 22b, 22c, 22dの各電極端子とノッド 24a, 24b, 24c, 2 4d, 24xとを接続する配線が形成されている。一方、隣接する弾性表面波フィルタ 1 0間の境界に、導電ライン 21が形成されている。さらに、導電ライン 21と弾性表面波 フィルタ 10内の配線と接続するショートライン 25a, 25b, 25c, 25dが形成されている 。 IDT22aの両側と IDT22bの IDT22cに対する反対側と IDT22dの IDT22cに対 する反対側とに反射器があってもょ ヽ。 IDT又は反射器以外の金属膜パターンは必 ずしも支持層に囲まれていなくてもよい。例えばパッド 24a, 24b, 24c, 24dと IDTを 接続する配線の一部が支持層 30の外に出てもよい。
[0036] 支持層 30の上に配置されたカバー 50には、パッド 24a, 24b, 24c, 24d, 24xに 対応する位置に、後述する貫通孔 (ビアホール）が形成されている。カバー 50の上面 には、図 2にお 、て右側の弾性表面波フィルタ 10につ 、て 2点鎖線で示したアース 配線 60が形成されている。なお、図 2において左側の弾性表面波フィルタ 10につい ては、アース配線 60の図示を省略している。アース配線 60の両端 60a, 60bは、力 バー 50と支持層 30を貫通するビアホールを介して、パッド 24a, 24dと電気的に接続 される。アース配線 60の中間点 60xは、カバー 50と支持層 30を貫通するビアホール を介して、 IDT24xに接続されたパッド 24xと、電気的に接続される。アース配線 60 は、 IDT22aと IDT22b及び 22dとを接続するホット配線と、絶縁体である支持層 30 及びカバー 50を挟んで立体交差して 、る。
[0037] 図 2にお 、て右側の弾性表面波フィルタ 10につ 、て点線で示すように、補強材料 7 0に ίま、矩形の孑し 72a, 72b, 72c, 72d力 S形成され、この孑し 72a, 72b, 72c, 72dを 介して、外咅電極 80a, 80b, 80c, 80dとノッド 24a, 24b, 24c, 24dと力 ^電気的に 接続される。なお、図 2において左側の弾性表面波フィルタ 10については、補強材 料 70の矩形の孔の図示を省略して!/、る。
[0038] 次に、弾性表面波フィルタ 10の製造方法について、図 3を参照しながら説明する。
[0039] 図 3 (a)に示すように、圧電基板 12のウェハの上面 14に、金属膜 20を形成する。例 えば、厚さ 0. 3mm、直径 100mmの LiTaO基板上に、 IDT22、パッド 24、導電ライ
3
ン 21 (図 2参照)などの部分に、厚さ lOOnmの A1膜を蒸着リフトオフで形成する。導 電ライン 21の線幅は、 である。さらに、後のめっき時に給電膜とするために、 パッド 24と導電ライン 21 (図 2参照）の部分について、厚さ 10nmの Ti及び厚さ: L m の A1をリフトオフ法で成膜する。
[0040] 次に、図 3 (b)に示すように、圧電基板 12のウェハの上面 14に、支持層 30を形成 する。支持層 30は、 IDT22やパッド 24の部分に開口を形成する。また、隣り合う弹 性表面波フィルタ 10との間に間隔を設け、導電ライン 21 (図 2参照)上にも開口を形 成する。例えば、圧電基板 12のウェハの上面 14に、ネガ型の感光性ポリイミドを 20 mの厚さで塗布し、乾燥'露光 ·ΡΕΒ·現像を行い、 IDT22、ノッド 24、及び隣り合 う弾性表面波フィルタ 10との間の部分が開口したパターンの支持層 30を形成する。 このとき、グレートーンフォトマスクを用いることで、パッド 24の開口部に、 j噴テーパの 傾斜面 32を形成し、次の工程で配線 40を形成しやすくする。
[0041] 次に、図 3 (c)に示すように、パッド 24から支持層 30の上面のパッド部分 (線幅 30 m)まで延在する配線 40を形成する。配線 40は、後のめっき処理を考慮して、厚さ 10nmの Ti膜の上に厚さ 3 μ mの Cu膜を成膜する。このとき同時に、支持層 30の上 面のノッド部分と導電ライン 21 (図 2参照）とを接続するショートライン 25a〜25d (図 2 参照）を、支持層 30の上面にも形成し、めっきライン (線幅 30 m、膜厚は 3 m)と して用いる。なお、 Cuの代わりに A1を採用すると、後のレーザカ卩ェ時のダメージが少 ない点ではよいが、メツキ前処理としてシンジケート処理が必要であり、製造コストが 増大する。
[0042] 次に、図 3 (d)に示すように、カバー 50を形成する。例えば、厚さ 15 /ζ πι〜35 /ζ πι のポリイミドフィルムにポリイミド系接着剤を塗布したシートを、ロールラミネート法でゥ ハ全面に貼り付け、 200°Cで硬化させる。
[0043] 次に、図 3 (e)に示すように、カバー 50に貫通孔（ビアホール） 52を形成するととも に、カバー 50が支持層 30の周面 34よりも外側にはみ出した部分を除去し、隣り合う 弾性表面波フィルタ 10の境界に溝 54をカ卩ェする。例えば、 THGレーザを用いて力 バー 50に、直径 10 mのビアホール 52と溝 54をカ卩ェした後、 Oアツシングでレー
2
ザ加工残渣を除去する。
[0044] THGレーザ（波長 355nm)の場合、カバー 50のポリイミドフィルムのレーザ光吸収 率は 99%、導電ライン 21やショートライン 25a〜25dの A1のレーザ光吸収率は 10% 程度であるので、カバー 50のはみ出した部分をレーザで除去して溝 54を形成すると きに、その下の上面 14に形成された導電ライン 21等をレーザで除去することはない 。 SHGレーザ（波長 532nm)、 COレーザ（波長 10. 6 m)を用いる場合であっても
2
、上面 14に形成された導電ライン 21等を厚く形成するなど、レーザ加工条件を適宜 に選択すれば、 1回の切断で、隣り合う弾性表面波フィルタ 10間に溝 54を形成する ことができる。
[0045] 隣り合う弾性表面波フィルタ 10の支持層 30は、周面 34により間隔が設けられてい るので、カバー 50のみをレーザにより短時間で除去することができる。このとき、レー ザビームの径が広がると、同じエネルギー密度（同等の加工速度、加工形状を得る） とするためには、大きな出力が必要であるため、加工幅はできるだけ小さくし、ェネル ギー密度を高くして加工速度を速くする、すなわち、除去後のカバー 50が、支持層 3 0の周面 34よりも外側まで延在することが好ましい。また、カバーと補強材料の接触 面積を大きくでき、封止性を向上できる。
[0046] 次に、図 3 (f)に示すように、ビアホール 52を導電材料で埋める。例えば、導電ライ ン 21を給電膜として、 Cu電解メツキでビアホール 52を埋め込む。
[0047] 次に、図 3 (g)に示すように、カバー 50の上に、ビアホール 52と外部電極 80とを接 続するためのアース配線 60とホット配線 65を形成する。例えば、リフトオフによりァー ス配線 60とホット配線 65を形成する。このとき、後のめっき性を考慮して、厚さ 100η mの Ti、厚さ 1 μ mの Al、厚さ lOOnmの Cuの順に形成する。
[0048] 次に、図 3 (h)に示すように、補強材料 70を圧電基板 12のウェハの上面 14側に塗 布し、支持層 30やカバー 50などを補強材料 70で覆った後、図 3 (i)に示すように、硬 化した補強材料 70に貫通孔 72を形成し、アース配線 60とホット配線 65を露出させる 。例えば、補強材料 70として、エポキシ榭脂、シリコーン榭脂、低温ガラスフリッタ、ポ リイミド榭脂又はアクリル酸エステル榭脂を塗布し、カバー 50上の厚さが 30 mとな るようし、直径 100 mの貫通孔 72を形成する。貫通孔 72は、補強材料 70に感光性 榭脂を用いる場合にはリソグラフィで、非感光性榭脂を用いる場合にはレーザで形成 する。
[0049] 補強材料 70が硬化する際にハロゲンガスが発生すると、 IDT22、圧電基板 12の 腐食や、素子表面への付着によって特性劣化の原因となる。カバー 50や支持層 30 にポリイミド榭脂、ベンゾシクロブテン榭脂又はシリコーン榭脂、補強材料 70にェポキ シ榭脂又はシリコーン榭脂を用いると、ハロゲンガスが発生しないので好ましい。ハロ ゲンガスが発生する榭脂であっても、減圧雰囲気中で補強材料 70を硬化させると、 I DT22を密封した振動空間 26内にハロゲンガスが入ることを防止することができ、特 性劣化を防ぐことができる。
[0050] 次に、図 3 (j)に示すように、貫通孔 72を介してアース配線 60とホット配線 65に接 続された外部電極 80を形成するとともに、圧電基板 12の裏面 15に保護榭脂 16を形 成する。
[0051] 具体的には、外部電極 80の下地膜として、アース配線 60とホット配線 65の貫通孔 72力ら露出した部分に、厚さ 300nmの Ni、厚さ lOOnmの Auを順に電解めつきで形 成する。下地膜を形成する代わりに、 Cu電解めつきで貫通孔 72を埋めて Ni, Auを 電解めつきした外部電極 80自体を形成してもよい。次に、圧電基板 12のウェハの裏 面にエポキシ榭脂を厚さ 10 mで全面に塗布した後、貫通孔 72の部分に外部電極 用のハンダを印刷し、リフローすることにより、玉状の外部端子を形成する。
[0052] 最後に、圧電基板 12のウェハを、隣接する弾性表面波フィルタ 10間の境界でダイ シングすることにより、弾性表面波フィルタ 10の個片に分割する。このとき、補強材料 70を切断し、支持層 30やカバー 50がダイシングによって露出しないようにする。ただ し、切断した弾性表面波フィルタ 10の側面には、ショートライン 25a〜25d (図 2参照） の切断面が露出する。
[0053] 上記のようにして弾性表面波フィルタ 10を製造する場合、ァライメント接合プロセス がなぐカバー 50は安価なロールラミネートであるので、製造コストを低減できる。 TH Gレーザを用いることにより、カバー 50に直径が 10 mのビアホール 52を形成でき、 素子を小型化できる。感光性榭脂を用いないため、カバー 50と補強材料 70の材料 選択自由度が大きくなる。カバー 50や配線が補強材料 70で覆われて露出しないの で、信頼性を確保できる。めっきで配線を形成するため、ビア導通良品率が優れてい る。めっきとはんだを併用することにより、外部電極 80の強度が高くなる。補強材料 7 0や保護榭脂 16により、実装衝撃などに対する強度を確保できる。支持層 30、カバ 一 50、補強材料 70が榭脂であるので、その緩衝効果により、実装衝撃や熱衝撃で 断線等の不具合が起こりにく 、。
[0054] 次に、第 2実施例の弾性表面波フィルタ 10aについて、図 4を参照しながら説明す る。
[0055] 第 2実施例では、第 1実施例と製造工程の一部が異なるため、弾性表面波フィルタ
10aの側面からは、ショートライン 25a〜25d (図 2参照）の切断面が露出しない。以 下では、第 1実施例との相違点を中心に説明する。
[0056] 図 4 (a)〜（d)に示すように、第 1実施例と同様に、圧電基板 12のウェハの上面 14 に、金属膜 20を形成した後、支持層 30を形成する。そして、パッド 24から支持層 30 の上面まで延在する配線 40を形成した後、カバー 50で覆う。
[0057] 次に、図 4 (e)に示すように、カバー 50に貫通孔（ビアホール） 52を形成し、ビアホ ール 52を導電材料で埋める。例えば、 THGレーザを用いてカバー 50に直径 10 mのビアホール 52をカ卩ェした後、 Oアツシングでレーザカ卩ェ残渣を除去する。そし
2
て、導電ライン 21 (図 2参照）を給電膜として、 Cu電解メツキでビアホール 52を埋め 込む。
[0058] 次に、図 4 (f)に示すように、カバーの上に、ビアホール 52と外部電極 80とを接続 するためのアース配線 60とホット配線 65を形成する。例えば、リフトオフによりアース 配線 60とホット配線 65を形成する。このとき、後のめっき性を考慮して、厚さ lOOnm の Ti、厚さ 1 mの Al、厚さ lOOnmの Cuの順に形成する。
[0059] 次に、図 4 (g)に示すように、カバー 50に溝 54を形成する。その際、導電ライン 21と パッド 24a〜24dとを接続しているショートライン 25a〜25dも除去する（図 2参照）。例 えば、 THGレーザを用いてカ卩ェした後、 Oアツシングでレーザカ卩ェ残渣を除去する
2
[0060] 次に、図 4 (h)に示すように、補強材料 70をウェハの上面 14側に塗布し、支持層 3 0やカバー 50などを補強材料 70で覆った後、図 4 (i)に示すように、硬化した補強材 料 70に貫通孔 72を形成し、アース配線 60とホット配線 65を露出させる。例えば、補 強材料 70として、エポキシ榭脂、シリコーン榭脂、ポリイミド榭脂又はアクリル酸エステ ル榭脂を塗布し、カバー 50上の厚さが 30 μ mとなるようし、直径 100 μ mの貫通孔 7 2を形成する。貫通孔 72は、補強材料 70に感光性榭脂を用いる場合にはリソグラフ ィで、非感光性榭脂を用いる場合にはレーザで形成する。
[0061] 次に、図 4 (j)に示すように、貫通孔 72を介してアース配線 60とホット配線 65に接 続された外部電極 80を形成するとともに、圧電基板 12の裏面 15に保護榭脂 16を形 成する。
[0062] 具体的には、外部電極の下地膜として、アース配線 60とホット配線 65の貫通孔 72 力 露出した部分に、厚さ 300nmの Ni、厚さ lOOnmの Auを順に無電解めつきで形 成する。下地膜を形成する代わりに、 Cu電解めつきで貫通孔 72を埋めて Ni, Auを 無電解めつきした外部電極自体を形成してもよい。次に、圧電基板 12のウェハの裏 面 15にエポキシ榭脂を厚さ 10 mで全面に塗布した後、貫通孔 72の部分に外部電 極用のハンダを印刷し、リフローすることにより、玉状の外部端子を形成する。
[0063] 最後に、圧電基板 12のウェハを、隣接する弾性表面波フィルタ 10a間の境界でダ イシングすることにより、弾性表面波フィルタ 10aを個片に分割する。このとき、要素間 の補強材料 70を切断し、支持層 30やカバー 50がダイシングによって露出しないよう にする。
[0064] カバー 50に溝 54を形成する際に、ショートライン 25a〜25d (図 2参照）が除去され 、ショートライン 25a〜25dの配線が補強材料 70の外に露出しないので、弾性表面 波フィルタ 10aの信頼性が高くなる。
[0065] なお、第 2実施例の弾性表面波フィルタ 10aは、第 1実施例の弾性表面波フィルタ 1 0と同様の効果もある。
[0066] 以上に説明したように、弾性表面波フィルタ 10, 10aは、補強材料 70で IDT22の 周囲の振動空間 26を密封することにより、小型化しつつ耐湿性を向上することができ 、回路基板に実装した後に封止する必要がない。
[0067] なお、本発明は、上記実施例に限定されるものではなぐ種々の変更を加えて実施 することが可能である。
[0068] 本発明は、弾性表面波フィルタに限らず、弾性表面波を利用する素子を備えた圧 電デバイスや、圧電薄膜を用いた圧電素子が基板に形成されたバルタ弾性波フィル タなどの圧電デバイスにも適用可能である。

Claims

請求の範囲
[1] 主面に圧電素子と該圧電素子に接続された導電パターンとが形成された素子基板 と、
前記素子基板の前記主面において前記圧電素子の周囲に配置された支持層と、 前記支持層に配置された後、前記素子基板の前記主面の法線方向から見たとき、 前記素子基板の外周より内側が除去されて、前記素子基板の前記外周より内側に前 記素子基板の前記外周と全周に渡って間隔を設けて延在するカバーと、
前記素子基板より前記カバー側を、前記カバーから前記素子基板の前記主面の周 部まで全体的に覆う絶縁性の補強材料と、
前記導電パターンに電気的に接続され、前記カバー及び前記補強材料を貫通す る導電部材とを備えたことを特徴とする、圧電デバイス。
[2] 前記カバーは、前記素子基板の前記主面の法線方向から見たとき、前記支持層の 周面よりも外側まで延在することを特徴とする、請求項 1に記載の圧電デバイス。
[3] 前記カバー又は前記支持層が、ポリイミド榭脂、ベンゾシクロブテン榭脂又はシリコ ーン榭脂であり、
前記補強材料が、エポキシ榭脂又はシリコーン榭脂であることを特徴とする、請求 項 1又は 2に記載の圧電デバイス。
[4] 複数の圧電デバイスを同時に製造する、圧電デバイスの製造方法であって、
主面に圧電素子と該圧電素子に接続された導電パターンとが形成され、前記圧電 素子の周囲に支持層が形成された素子基板について、前記支持層の上にカバーを 配置するとともに、該カバーを貫通し、前記導電パターンに電気的に接続された第 1 の導電部材を形成する第 1の工程と、
前記素子基板の法線方向から見たとき、一つの圧電デバイスとなる前記素子基板 の外周より内側に前記素子基板の前記外周と全周に渡って間隔を設けて延在するよ うに、前記カバー側から前記素子基板まで、少なくとも前記カバーの前記素子基板 の前記外周より内側をレーザ光で除去する第 2の工程と、
前記素子基板より前記カバー側を、前記カバー側から前記素子基板まで全体的に 覆うように、前記素子基板及び前記カバーに絶縁性の補強材料を配置するとともに、 該補強材料を貫通し、前記第 1の導電部材に電気的に接続された第 2の導電部材を 形成する第 3の工程とを含むことを特徴とする、圧電デバイスの製造方法。
[5] 前記レーザ光は、波長が 355nm以下であることを特徴とする、請求項 4に記載の 圧電デバイスの製造方法。
[6] 前記第 2の工程と、前記第 3の工程との間に、
一つの圧電デバイスとなる境界線に沿って前記素子基板の前記主面に形成された 前記導電パターンを除去する工程を備えたことを特徴とする、請求項 4又は 5に記載 の圧電デバイスの製造方法。
[7] 前記第 3の工程において、前記素子基板及び前記カバーに配置した前記補強材 料を、減圧雰囲気中で硬化させることを特徴とする、請求項 4、 5又は 6に記載の圧電 デバイスの製造方法。
PCT/JP2005/011169 2004-07-14 2005-06-17 圧電デバイス WO2006006343A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006524540A JP4210958B2 (ja) 2004-07-14 2005-06-17 圧電デバイス
EP05751314.5A EP1768256B1 (en) 2004-07-14 2005-06-17 Piezoelectric device
US10/564,220 US7259500B2 (en) 2004-07-14 2005-06-17 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004207896 2004-07-14
JP2004-207896 2004-07-14

Publications (1)

Publication Number Publication Date
WO2006006343A1 true WO2006006343A1 (ja) 2006-01-19

Family

ID=35783696

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/011169 WO2006006343A1 (ja) 2004-07-14 2005-06-17 圧電デバイス

Country Status (6)

Country Link
US (1) US7259500B2 (ja)
EP (1) EP1768256B1 (ja)
JP (1) JP4210958B2 (ja)
KR (1) KR100680511B1 (ja)
CN (1) CN100550618C (ja)
WO (1) WO2006006343A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083432A1 (ja) * 2006-01-18 2007-07-26 Murata Manufacturing Co., Ltd. 弾性表面波装置及び弾性境界波装置
WO2008120511A1 (ja) * 2007-03-29 2008-10-09 Murata Manufacturing Co., Ltd. 液中物質検出センサー
WO2009075088A1 (ja) * 2007-12-11 2009-06-18 Murata Manufacturing Co., Ltd. 表面波装置及びデュプレクサ
JP2010081006A (ja) * 2008-09-24 2010-04-08 Panasonic Corp 弾性表面波デバイス
JP2011071874A (ja) * 2009-09-28 2011-04-07 Taiyo Yuden Co Ltd フィルタ、通信モジュール、および通信装置
WO2011065499A1 (ja) * 2009-11-27 2011-06-03 京セラ株式会社 弾性波装置およびその製造方法
JP2013048489A (ja) * 2007-10-30 2013-03-07 Kyocera Corp 弾性波装置
US8477483B2 (en) 2008-10-24 2013-07-02 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
JP2013141330A (ja) * 2006-08-07 2013-07-18 Kyocera Corp 弾性波装置
JP2014212466A (ja) * 2013-04-19 2014-11-13 パナソニック株式会社 弾性波装置およびその製造方法
WO2015022856A1 (ja) * 2013-08-13 2015-02-19 株式会社村田製作所 弾性波装置
CN108843794A (zh) * 2018-06-21 2018-11-20 西安交通大学 一种阵列式超声波动密封装置及方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1892831B1 (en) * 2005-06-16 2012-08-29 Murata Manufacturing Co., Ltd. Piezoelectric device and manufacturing method thereof
JP2007081613A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 弾性表面波デバイス及びその製造方法
KR100731351B1 (ko) * 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
JP4886485B2 (ja) * 2006-11-28 2012-02-29 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP5113394B2 (ja) * 2007-01-23 2013-01-09 太陽誘電株式会社 弾性波デバイス
WO2008105199A1 (ja) * 2007-02-28 2008-09-04 Murata Manufacturing Co., Ltd. 分波器及びその製造方法
JP2009010559A (ja) * 2007-06-27 2009-01-15 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
KR101166637B1 (ko) * 2007-12-14 2012-07-18 가부시키가이샤 무라타 세이사쿠쇼 표면파 장치 및 그 제조방법
JP4468456B2 (ja) * 2008-01-07 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイス及びその製造方法
JP5090471B2 (ja) * 2008-01-30 2012-12-05 京セラ株式会社 弾性波装置
KR101238869B1 (ko) * 2008-06-16 2013-03-04 가부시키가이샤 무라타 세이사쿠쇼 탄성 경계파 장치
WO2010029657A1 (ja) * 2008-09-09 2010-03-18 株式会社村田製作所 弾性波装置
US9270252B2 (en) * 2009-04-28 2016-02-23 Kyocera Corporation Acoustic wave device and method for manufacturing same
US20100288525A1 (en) * 2009-05-12 2010-11-18 Alcatel-Lucent Usa, Incorporated Electronic package and method of manufacture
US8334737B2 (en) * 2009-07-15 2012-12-18 Panasonic Corporation Acoustic wave device and electronic apparatus using the same
JP5425005B2 (ja) * 2009-08-19 2014-02-26 日本電波工業株式会社 圧電部品及びその製造方法
US8471433B2 (en) * 2009-10-14 2013-06-25 Panasonic Corporation Elastic wave device and electronic device using the same
JP5577671B2 (ja) * 2009-10-23 2014-08-27 富士通株式会社 圧電振動子の製造方法
CN102652394B (zh) 2010-01-12 2015-05-13 京瓷株式会社 弹性波装置
JP5654303B2 (ja) * 2010-09-21 2015-01-14 太陽誘電株式会社 電子部品およびその製造方法、並びに電子部品を備えた電子デバイス
JP2012084954A (ja) * 2010-10-07 2012-04-26 Panasonic Corp 弾性波素子とこれを用いた電子機器
JP5653187B2 (ja) * 2010-11-18 2015-01-14 太陽誘電株式会社 分波器
JP5823219B2 (ja) * 2011-09-08 2015-11-25 太陽誘電株式会社 電子部品
JP5358724B1 (ja) * 2012-06-28 2013-12-04 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
KR101641986B1 (ko) 2012-08-01 2016-07-22 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 전자 부품 모듈
CN104798302B (zh) * 2012-12-05 2017-07-07 株式会社村田制作所 弹性波装置的制造方法以及弹性波装置
JP5907195B2 (ja) * 2014-02-27 2016-04-26 株式会社村田製作所 電子部品及び電子部品の製造方法
KR101706257B1 (ko) * 2015-01-13 2017-02-13 (주)와이솔 압전소자 디바이스
CN106169918A (zh) * 2016-06-29 2016-11-30 维沃移动通信有限公司 一种晶振及其制造方法
CN105958959A (zh) * 2016-06-29 2016-09-21 维沃移动通信有限公司 一种晶振和其制造方法
CN105958960A (zh) * 2016-06-29 2016-09-21 维沃移动通信有限公司 一种晶振及晶振制造方法
KR102550176B1 (ko) * 2017-11-09 2023-07-03 삼성전기주식회사 음향파 디바이스 및 그 제조방법
KR102163886B1 (ko) * 2017-12-19 2020-10-12 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
JP6996467B2 (ja) * 2017-12-19 2022-01-17 株式会社村田製作所 弾性波装置
CN108494380A (zh) * 2018-03-16 2018-09-04 无锡市好达电子有限公司 声表面波材料及其制作方法
CN109037430A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及外移通孔的芯片封装结构及其制作方法
KR102574417B1 (ko) * 2018-11-02 2023-09-04 삼성전기주식회사 박막형 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213874A (ja) * 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd 表面弾性波装置及びその製造方法
JPH11251866A (ja) 1998-02-27 1999-09-17 Tdk Corp チップ素子及びチップ素子の製造方法
JP2000261284A (ja) * 1999-03-05 2000-09-22 Kyocera Corp 弾性表面波装置及びその製造方法
US20020101304A1 (en) 2000-10-04 2002-08-01 Matsushita Electric Industrial Co., Ltd. Surface accoustic wave device, method for producing the same, and circuit module using the same
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2003264442A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 弾性表面波装置の製造方法及び多面取りベース基板
JP2003297962A (ja) * 2002-04-04 2003-10-17 Hitachi Cable Ltd 電子装置及びその製造方法、ならびに電子装置の製造に用いる配線基板及び封止部材

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238492B2 (ja) * 1992-10-19 2001-12-17 株式会社タイセー 圧電センサ
JPH07221590A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2000165192A (ja) * 1998-11-30 2000-06-16 Kyocera Corp 弾性表面波装置
DE10005296A1 (de) * 2000-02-07 2001-08-16 Infineon Technologies Ag Vorrichtung für die Emission elektromagnetischer Strahlung und Verfahren zu deren Herstellung
JP2003037473A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 弾性表面波装置及びその製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US20040012970A1 (en) * 2002-07-19 2004-01-22 Umax Data Systems Inc. Lamp protection device
JP2004129224A (ja) 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2004153412A (ja) 2002-10-29 2004-05-27 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
DE10256116B4 (de) * 2002-11-29 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
JP2004248243A (ja) * 2002-12-19 2004-09-02 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2004222244A (ja) * 2002-12-27 2004-08-05 Toshiba Corp 薄膜圧電共振器およびその製造方法
JP4638657B2 (ja) * 2003-03-19 2011-02-23 太陽誘電株式会社 電子部品内蔵型多層基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213874A (ja) * 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd 表面弾性波装置及びその製造方法
JPH11251866A (ja) 1998-02-27 1999-09-17 Tdk Corp チップ素子及びチップ素子の製造方法
JP2000261284A (ja) * 1999-03-05 2000-09-22 Kyocera Corp 弾性表面波装置及びその製造方法
US20020101304A1 (en) 2000-10-04 2002-08-01 Matsushita Electric Industrial Co., Ltd. Surface accoustic wave device, method for producing the same, and circuit module using the same
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2003264442A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 弾性表面波装置の製造方法及び多面取りベース基板
JP2003297962A (ja) * 2002-04-04 2003-10-17 Hitachi Cable Ltd 電子装置及びその製造方法、ならびに電子装置の製造に用いる配線基板及び封止部材

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1768256A4

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083432A1 (ja) * 2006-01-18 2007-07-26 Murata Manufacturing Co., Ltd. 弾性表面波装置及び弾性境界波装置
US9021669B2 (en) 2006-08-07 2015-05-05 Kyocera Corporation Method for manufacturing surface acoustic wave apparatus
US9882540B2 (en) 2006-08-07 2018-01-30 Kyocera Corporation Method for manufacturing surface acoustic wave apparatus
JP2013141330A (ja) * 2006-08-07 2013-07-18 Kyocera Corp 弾性波装置
WO2008120511A1 (ja) * 2007-03-29 2008-10-09 Murata Manufacturing Co., Ltd. 液中物質検出センサー
JP5229220B2 (ja) * 2007-03-29 2013-07-03 株式会社村田製作所 液中物質検出センサー
JPWO2008120511A1 (ja) * 2007-03-29 2010-07-15 株式会社村田製作所 液中物質検出センサー
US8256275B2 (en) 2007-03-29 2012-09-04 Murata Manufacturing Co., Ltd. In-liquid-substance detection sensor
JP2014064329A (ja) * 2007-10-30 2014-04-10 Kyocera Corp 弾性波装置および弾性波モジュール
JP2014099928A (ja) * 2007-10-30 2014-05-29 Kyocera Corp 弾性波装置および弾性波モジュール
JP2013048489A (ja) * 2007-10-30 2013-03-07 Kyocera Corp 弾性波装置
JP5214627B2 (ja) * 2007-10-30 2013-06-19 京セラ株式会社 弾性波装置
US8169278B2 (en) 2007-12-11 2012-05-01 Murata Manufacturing Co., Ltd. Surface acoustic wave device and duplexer
WO2009075088A1 (ja) * 2007-12-11 2009-06-18 Murata Manufacturing Co., Ltd. 表面波装置及びデュプレクサ
JP5024388B2 (ja) * 2007-12-11 2012-09-12 株式会社村田製作所 表面波装置及びデュプレクサ
JP2010081006A (ja) * 2008-09-24 2010-04-08 Panasonic Corp 弾性表面波デバイス
US8477483B2 (en) 2008-10-24 2013-07-02 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
US9054674B2 (en) 2009-09-28 2015-06-09 Taiyo Yuden Co., Ltd. Acoustic wave filter, communication module, and method for manufacturing the filter
JP2011071874A (ja) * 2009-09-28 2011-04-07 Taiyo Yuden Co Ltd フィルタ、通信モジュール、および通信装置
US8963655B2 (en) 2009-11-27 2015-02-24 Kyocera Corporation Acoustic wave device and method for producing same
JP5339313B2 (ja) * 2009-11-27 2013-11-13 京セラ株式会社 弾性波装置およびその製造方法
WO2011065499A1 (ja) * 2009-11-27 2011-06-03 京セラ株式会社 弾性波装置およびその製造方法
JP2014212466A (ja) * 2013-04-19 2014-11-13 パナソニック株式会社 弾性波装置およびその製造方法
WO2015022856A1 (ja) * 2013-08-13 2015-02-19 株式会社村田製作所 弾性波装置
JP5729526B1 (ja) * 2013-08-13 2015-06-03 株式会社村田製作所 弾性波装置
CN105409120A (zh) * 2013-08-13 2016-03-16 株式会社村田制作所 弹性波装置
US9876484B2 (en) 2013-08-13 2018-01-23 Murata Manufacturing Co., Ltd. Elastic wave device with first and second support layers providing a hollow path
CN108843794A (zh) * 2018-06-21 2018-11-20 西安交通大学 一种阵列式超声波动密封装置及方法

Also Published As

Publication number Publication date
JPWO2006006343A1 (ja) 2008-04-24
EP1768256B1 (en) 2017-01-04
CN100550618C (zh) 2009-10-14
KR20060095958A (ko) 2006-09-05
JP4210958B2 (ja) 2009-01-21
KR100680511B1 (ko) 2007-02-08
US7259500B2 (en) 2007-08-21
EP1768256A4 (en) 2011-08-03
CN1839543A (zh) 2006-09-27
EP1768256A1 (en) 2007-03-28
US20060192462A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
WO2006006343A1 (ja) 圧電デバイス
JP6603377B2 (ja) 弾性波装置および電子部品
US7486160B2 (en) Electronic component and manufacturing method thereof
KR100654054B1 (ko) 압전 부품 및 그 제조 방법
JP5077714B2 (ja) 弾性波装置及びその製造方法
WO2017179300A1 (ja) 弾性波装置及びその製造方法
JP2007318058A (ja) 電子部品及びその製造方法
JP2010136143A (ja) 電子部品モジュール
JP5873311B2 (ja) 弾性波デバイス及び多層基板
JP2007081555A (ja) 弾性表面波装置
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP6950658B2 (ja) 弾性波装置
JP2007027211A (ja) 電子部品及びその製造方法
US9386703B2 (en) Electronic device
JP2000236230A (ja) 弾性表面波フィルタ
JP4731216B2 (ja) 弾性表面波装置
JP2011097247A (ja) 高周波モジュールおよびその製造方法
WO2020195741A1 (ja) 電子部品及びその製造方法
JP2010273200A (ja) 圧電部品の製造方法及びこれにより製造した圧電部品
JP2004207673A (ja) 電子部品装置
JP2004207665A (ja) 電子部品装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580000727.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006524540

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006192462

Country of ref document: US

Ref document number: 10564220

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

REEP Request for entry into the european phase

Ref document number: 2005751314

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2005751314

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067005118

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 10564220

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067005118

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWG Wipo information: grant in national office

Ref document number: 1020067005118

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005751314

Country of ref document: EP