JPH11251866A - チップ素子及びチップ素子の製造方法 - Google Patents

チップ素子及びチップ素子の製造方法

Info

Publication number
JPH11251866A
JPH11251866A JP10064511A JP6451198A JPH11251866A JP H11251866 A JPH11251866 A JP H11251866A JP 10064511 A JP10064511 A JP 10064511A JP 6451198 A JP6451198 A JP 6451198A JP H11251866 A JPH11251866 A JP H11251866A
Authority
JP
Japan
Prior art keywords
mounting
insulating layer
electrode
chip element
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10064511A
Other languages
English (en)
Other versions
JP3514361B2 (ja
Inventor
Masashi Goto
真史 後藤
Jitsuo Kanazawa
實雄 金澤
Hajime Kuwajima
一 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP06451198A priority Critical patent/JP3514361B2/ja
Priority to US09/255,018 priority patent/US6181015B1/en
Priority to EP99103439A priority patent/EP0939485A1/en
Publication of JPH11251866A publication Critical patent/JPH11251866A/ja
Priority to US09/754,327 priority patent/US6417026B2/en
Application granted granted Critical
Publication of JP3514361B2 publication Critical patent/JP3514361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】 【課題】 外部電極の小型化、外形の小型化を図り、ひ
いては高密度実装を実現可能なチップ素子を提供する。 【解決手段】 基材２１の実装主面２１ａに電極パター
ン２５を設けるとともにフェースダウン実装用外部電極
としてのバンプ電極２２を設けたチップ素子において、
電極パターン２５の少なくとも一部を覆わずに残した縁
部が形成されるように実装主面２１ａの少なくとも一部
に重なる絶縁層３１を設け、さらに絶縁層３１に重なっ
て実装主面２１ａに対して間隙をおいて実装主面上を保
護する保護層３２を設け、前記バンプ電極２２が前記絶
縁層３１及び保護層３２の縁部に接しながら電極パター
ン２５に接続された構成となっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子機器の回路基
板や配線回路が形成されたパッケージ基板等の装着側基
板（実装対象基板）上にフェースダウン実装される表面
弾性波素子等のチップ素子及びチップ素子の製造方法に
関する。
【０００２】
【従来の技術】近年、半導体だけでなく、Ｌ，Ｃ，Ｒあ
るいは表面弾性波素子等の各種チップ素子のバンプ電極
（外部電極）を電子機器の回路基板上にフェースダウン
実装する高密度実装方式が普及しつつある。今後さらに
電子機器の軽薄短小化を図るためには、バンプ電極を一
段と微細化できるチップ素子やチップ素子の製造方法が
必要になる。以下、最近、移動体無線機器やナビゲーシ
ョンシステム等に広く用いられている表面弾性波素子を
例として従来技術を説明する。
【０００３】図６は、実装対象基板としての回路基板１
０上にバンプ電極２を介してフェースダウン実装された
従来の表面弾性波素子１を示す断面図である。表面弾性
波素子１の実装主面には櫛形電極３を備えた活性領域４
が形成されており、櫛形電極３は表面弾性波素子の実装
主面上に形成された図示されぬ電極パターンを経由し、
バンプ電極２を介して回路基板１０の導体パターン１１
に接続されている。なお、電極バンプ２は、櫛形電極以
外にも表面弾性波素子のグランドパターン等も接続され
ている。このようにして、表面弾性波素子１は活性領域
４が回路基板１０の導体パターン面に対面するように超
音波ボンディングや導電性樹脂、あるいはハンダ等を用
いてフェースダウン実装されている。
【０００４】このようなチップ素子としての表面弾性波
素子１は、回路基板１０上にフェースダウン実装された
のち、応力緩和と絶縁を兼ねたシリコーン樹脂等のバッ
ファ樹脂１２や、機械的な保護や耐湿強化を主な目的と
するエポキシ樹脂等の外装樹脂１３によって封止保護さ
れるのが通常である。
【０００５】しかしながら、上記のように回路基板上に
フェースダウン実装したチップ素子を樹脂で封止する方
式によれば、チップ素子と回路基板の間に侵入したバッ
ファ樹脂が温度変化や膨潤等により膨張し、微細なバン
プ電極による接合を破壊して信頼性を悪くする。特に、
表面弾性波素子と回路基板の間に侵入した樹脂が活性領
域の表面に付着し、表面弾性波素子の性能を悪化させ
る。そこで、図７や図８に示すように、回路基板の上面
とチップ素子の実装主面との間に堰堤（ダム）を設けて
閉じた空間を形成し、樹脂の流れ込みを防ぐ工夫が図ら
れてきた。図７は表面弾性波素子１の実装主面にバンプ
電極２を設けるとともに活性領域４の周りを取り囲むよ
うにダム枠８を設ける例を示す平面図であり、図８は表
面弾性波素子１の実装主面に設けたバンプ電極２の間の
要所要所に不連続な防壁９を形成する例を示す平面図で
ある。なお、かかる表面弾性波素子の構造は、特開平５
−５５３０３号公報等にも例を見ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、チップ
素子をさらに小型化して信頼性の高いマルチチップオン
ボード等の高密度実装を実現するためには、上記の従来
技術によっても、依然、次のような未解決な問題点が残
されていた。
【０００７】(1) 従来技術によれば、堰堤とバンプ電
極はチップ素子上に別々に形成されている。このため、
堰堤を設けるための面積がチップ素子上に必要になり、
十分な強度のダム枠や防壁を設けるには１〜数mm程度の
幅が必要なので、結果としてチップ素子の形状が大きく
なってしまうという欠点があった。
【０００８】(2) また、堰堤とバンプ電極は別々に形
成されるので、両者のチップ素子上での高さが不揃いに
なり、回路基板上にチップ素子をフェースダウン実装し
た場合に、閉じた空間を形成できないという問題があっ
た。
【０００９】(3) もちろん、不連続な防壁では樹脂の
流れ込みを完全には防ぐことができない。
【００１０】(4) さらにまた、チップ素子の小型化を
一段と進めるには、バンプ電極も小型化する必要が有る
が、バンプ電極を小型化にすると強度的に弱くなる。
【００１１】総じて、上記の従来技術によれば、一層の
小型化により高密度実装を図ることが可能なチップ素子
を提供することができないという課題が残されていた。
【００１２】なお、別の従来技術として、表面弾性波素
子の活性領域を囲む包囲壁を設けるとともに包囲壁で囲
まれた上方空間を蓋体で覆う構造が特開平９−２４６９
０５号で提案されている。しかし、この場合にも包囲壁
の外側にバンプ電極を配置するので素子の大型化を招
き、またバンプ電極は包囲壁から離れた位置で包囲壁等
によって補強されないため、バンプ電極はボンディング
時の応力に耐え、かつ所要の固着強度を得るために大き
くする必要があり、バンプ電極の小型化を進めることが
困難なきらいがある。
【００１３】また、上記従来技術によると、主面上に複
数個ボンディング又はボール等によって形成しているの
で、複数のバンプ電極の高さを揃えることが困難であ
る。
【００１４】この発明は、回路基板等の装着側基板にチ
ップ素子をフェースダウン実装する場合に、チップ素子
の実装主面と装着側基板との間に最小限、数μｍの間隙
が残されておれば十分であるという知見に基づいてなさ
れたものであり、上記の課題を解決して、バンプ電極等
としての外部電極の小型化、外形の小型化を図り、ひい
ては高密度実装を実現可能なチップ素子及びチップ素子
の製造方法を提供することを目的とする。
【００１５】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のチップ素子は、基材の実装主面に電極パタ
ーンを設けるとともにフェースダウン実装用の外部電極
を設けた構成において、前記電極パターンの少なくとも
一部を覆わずに残した縁部が形成されるように前記実装
主面の少なくとも一部に重なる少なくとも一層の絶縁層
を設け、前記外部電極が前記絶縁層の前記縁部に接しな
がら前記電極パターンに接続されていることを特徴とし
ている。
【００１７】本発明のチップ素子によれば、チップ素子
の実装主面上に所定の厚さをもって重着された絶縁層の
縁部が外部電極を機械的に支える働きをするので、外部
電極の大きさを例えば直径で数μｍ乃至数十μｍにまで
小型化することが可能になる。なお、絶縁層は無機系
（ＳｉＯ2）やポリイミド等の有機系に限らず、絶縁層
をを構成していればよい。また、外部電極は独立して保
形できる必要はなく、薄膜形成や厚膜ペースト印刷等で
もよい。
【００１８】前記チップ素子において、前記絶縁層は、
枠体を形成する第１の絶縁層と、該第１の絶縁層に重な
って前記実装主面に対して間隙をおいて前記実装主面上
を保護する第２の絶縁層とを有する構成とすることがで
きる。
【００１９】これによれば、実装主面は空隙を置いて前
記第２の絶縁層によって覆われて保護されるので、チッ
プ素子の取り扱いが容易になり、異物の付着や汚染を防
ぐことができるのでチップ素子の信頼性を高めることが
できる。
【００２０】また、前記チップ素子において、前記実装
主面は、前記電極パターンの一部として表面弾性波素子
用の櫛形電極が形成された活性領域を有しており、前記
絶縁層は前記活性領域を避けて前記実装主面と装着側基
板間に介在しかつ当該装着側基板に密着して前記活性領
域を囲む閉空間を形成する構成とすることもできる。
【００２１】この構成によれば、活性領域を避けて形成
された例えば３μｍ乃至３０μｍ程度の厚さの絶縁層が
堰堤となって封止樹脂が活性領域へ侵入するのを阻止す
るように働くので、例えば表面弾性波素子をベアチップ
のままで装着側基板上にフェースダウン実装したのちに
樹脂封止を行っても表面弾性波素子の特性が悪くなるこ
とが無い。
【００２２】本発明のチップ素子の製造方法は、基材の
実装主面に電極パターンを設けた後、フェースダウン実
装用の外部電極を前記実装主面に設ける場合において、
前記電極パターンの少なくとも一部を覆わずに残した縁
部が形成されるように前記実装主面の少なくとも一部に
重なる少なくとも一層の絶縁層を所定厚さで設ける絶縁
層形成工程と、前記絶縁層の前記縁部に接しながら一端
が前記電極パターンに接続される外部電極を形成する外
部電極形成工程とを含むことを特徴としている。
【００２３】本発明のチップ素子の製造方法によれば、
絶縁層形成工程により形成された縁部と、外部電極形成
工程によって形成される外部電極とは、互いに位置や形
状を規制しあう働きをする。
【００２４】本発明のチップ素子の製造方法において、
前記外部電極形成工程後に、前記外部電極を装着側基板
にボンディングしてフェースダウン実装するフェースダ
ウン実装工程を有し、前記外部電極を前記装着側基板の
導体パターンに接続させるとともに、前記フェースダウ
ン実装工程において前記実装主面と前記装着側基板との
両面に前記絶縁層を密着させるとよい。
【００２５】この場合、外部電極をボンディングする際
に外部電極と絶縁層の縁部が密接しているので、何れか
一方の変形に対して補強するように働き、外部電極と導
体パターンの接合強度を強める。しかも、接着性の樹脂
を用いた場合、絶縁層がチップ素子と装着側基板の間に
介在して収縮力を発揮し、両者を引き付け合って実装強
度を高める働きをする。
【００２６】
【発明の実施の形態】以下、本発明に係るチップ素子及
びチップ素子の製造方法の実施の形態を図面に従って説
明する。
【００２７】図１はチップ素子の一具体例としての表面
弾性波素子を装着側基板（実装対象基板）としての回路
基板にフェースダウン実装した場合の正断面図、図２は
表面弾性波素子の正断面図、図３は同平面図である。
【００２８】これらの図において、表面弾性波素子２０
は、ニオブ酸リチウム結晶やタンタル酸リチウム結晶等
の圧電基板（素子の基材）２１の片側面である実装主面
２１ａに、アルミ蒸着等により櫛形電極２３、図示しな
いグランドパターン等を含む電極パターン２５を配した
構造を有し、実装主面２１ａには櫛形電極２３を備えた
活性領域２４が形成されている。前記櫛形電極２３やグ
ランドパターン等から延びた電極パターン部分は図３の
如くパッド３３を形成している。
【００２９】表面弾性波素子２０の実装主面上には、活
性領域２４を避けて絶縁層３１（第１の絶縁層）と保護
層３２（第２の絶縁層）が積層して絶縁性樹脂を主成分
とする絶縁層として設けられている。すなわち、活性領
域２４の周りを囲んで、厚さが５μｍ程度のポリイミド
樹脂からなる絶縁層３１が実装主面上に枠状に設けられ
ている。絶縁層３１はパッド３３の一部からパッド外に
まで延びており、例えば感光性のポリイミド樹脂をパタ
ーンニングすることにより形成される。この枠体状の絶
縁層３１をスペーサーとして活性領域２４の上を覆う厚
さが２０μｍ程度のポリイミド樹脂からなる保護層３２
が設けられており、活性領域２４上に閉じた空間を形成
している。この保護層３２は例えば絶縁層３１の上に感
光性ドライフィルムを重ねて貼ることによって形成され
る。保護層３２は活性領域２４の上では空間を隔てて活
性領域２４を覆っており、活性領域２４を覆う密閉空間
内は好ましくは清浄な非酸化性乃至不活性気体が封入さ
れている。
【００３０】外部電極としてのバンプ電極２２は、接合
用電極として機能するもので、絶縁層３１と保護層３２
からなる絶縁層の縁部（つまり活性領域２４を囲む枠体
状部分）に配置されるもので、絶縁層３１と保護層３２
の縁部を貫通して開設された内径が１０μｍ程度の穴３
４の内側に、穴３４の内壁として形成される絶縁層３１
と保護層３２に密接して設けられている。このバンプ電
極２２は銅やニッケル、金等の金属がスパッタリングや
蒸着又は電解スルーホールメッキ等により形成されてい
る。そして、バンプ電極２２の一端は、表面弾性波素子
２０の実装主面２０ａに形成されるパッド３３に電気的
に接続し、パッド３３を経由して櫛形電極２３や図示さ
れぬグランドパターン等に接続されている。
【００３１】次に、図１及び図３のチップ素子としての
表面弾性波素子２０を回路基板上にフェースダウン実装
する過程を図４（Ａ）〜（Ｄ）で説明する。
【００３２】図４（Ａ）の如く表面弾性波素子２０は絶
縁層３１と保護層３２とからなる絶縁樹脂層の縁部を貫
通したバンプ電極２２を有し、同図（Ｂ）の如く回路基
板１０上には、表面弾性波素子２０を実装するための導
体パターン１１が設けられており、表面弾性波素子２０
のバンプ電極２２が導体パターン１１の位置に合わせて
位置決めされる。その後、例えば超音波ボンダーにより
バンプ電極２２に超音波と押圧力が加えられ、同図
（Ｃ）のようにバンプ電極２２や絶縁層３１、保護層３
２の一部が変形してバンプ電極２２と回路基板１０の導
体パターン１１が密接して接合される。このとき、表面
弾性波素子２０は絶縁層３１あるいは保護層３２が回路
基板１０に密着してフェースダウンボンディングされ
る。なお、活性領域２４は密閉された空間を隔てて保護
層３２により保護されているのでボンディングによって
影響を受けることがない。
【００３３】また、同図（Ｄ）のように、保護層３２と
回路基板１０との間に接着剤（新たな接着性樹脂層）３
５を介在させることにより、接着力と高分子に特有な収
縮力を利用して、表面弾性波素子２０を回路基板上に補
強、固定することもできる。接着剤３５を併用する場
合、保護層を省略する構成としてもよい。
【００３４】図１のように、バンプ電極２２を絶縁層３
１から保護層３２の開口部を経て回路基板１０の導体パ
ターン１１にボンディングで接続した後、必要に応じて
フェースダウン実装した表面弾性波素子２０の上を回路
基板上にまで延びたバッファ樹脂１２と外装樹脂１３に
よって封止保護する。バッファ樹脂１２は応力緩和と絶
縁を兼ねたシリコーン樹脂等であり、外装樹脂１３は機
械的な保護や耐湿強化を主な目的とするエポキシ樹脂等
である。
【００３５】次に図５を参照して図１乃至図４に示した
チップ素子としての表面弾性波素子２０の製造方法を説
明する。図５（Ａ）の厚さが０．３５mm乃至０．５mmの
タンタル酸リチウム単結晶基板である素子基板２１上に
アルミ蒸着等により厚が５００乃至２０００オングスト
ロームの電極パターン（各種電極及び配線のためのパタ
ーン）２５を形成した後、同図（Ｂ）のように厚さが５
μｍの感光性ポリイミド樹脂をパターンニングして残し
た絶縁層３１を形成し、同図（Ｃ）のように絶縁層３１
をスペーサーとして厚さが２５μｍのポリイミド樹脂か
らなる保護層３２を積層して活性領域上に閉じた空間を
形成する。その後、同図（Ｄ）の如く保護層３２のポリ
イミド樹脂に上部開口径が２０μｍの穴３４を開設す
る。そして、同図（Ｅ）のように上面を覆うように電解
メッキや蒸着等によりクロム、銅、ニッケル、金等の金
属層３５（通常クロムが最下層、金が最上層となる）を
堆積する。なお、実装主面側の活性領域２４の上面は保
護層３２によって封止されているので、メッキを行うこ
とができるという特別な利点もある。その後、同図
（Ｆ）の如く金属層３５をエッチング等によりパターン
除去して上部外径が４０μｍ程度のバンプ電極２２を形
成する。
【００３６】この実施の形態によれば、次の通りの効果
を得ることができる。
【００３７】(1) 外部電極としてのバンプ電極２２は
絶縁層３１と保護層３２とからなる絶縁層（本実施の形
態では絶縁樹脂層）の縁部に設けるため、従来のダム枠
や防壁の外側にバンプ電極を配置する構造に比してチッ
プ素子の形状の小型化を図ることができる。
【００３８】(2) バンプ電極２２は絶縁層の縁部に接
した状態で形成され、絶縁層で補強されるから、バンプ
電極２２の径を細くすることが可能である。また、バン
プ電極２２による回路基板１０へのフェースダウンボン
ディングの際に回路基板側に絶縁層が密着して接着する
構造とすることで、バンプ電極２２と回路基板側導体パ
ターン１１間の接合強度を強めることができる。
【００３９】(3) 枠体状の絶縁層３１で活性領域２４
を囲むとともに、活性領域２４の上方空間を保護層３２
で閉じることで、活性領域２４上に５μｍの間隙を隔て
て外気に対して封止された密封空間が形成されている。
従来は表面弾性波素子がガラス容器やセラミックパッケ
ージ等によって封止されて外界から遮断されない場合に
は、僅かな湿度や異物が活性領域の表面に付着して特性
が劣化していたが、本実施の形態の構成によれば、活性
領域２４は保護層３２によって覆われて封止されるの
で、取り扱い上でも特性劣化等をきたさない。このこと
は、表面弾性波素子を例とした本実施の形態に限られ
ず、半導体チップに本発明を適用しても同様である。
【００４０】(4) 複数のバンプ電極２２を薄膜技術や
メッキ等の成膜技術で同時に形成することで、複数のバ
ンプ電極２２の高さを揃えることができる。
【００４１】上記実施の形態では、保護層を形成する方
法として、感光性のドライフィルムを用いる方法を例に
挙げたが、この方法以外にも、例えば、接着性のあるポ
リイミドフィルム等を用いたボンディングシートに予め
穴加工し、この加工済みのシートを絶縁層に貼り合わせ
ても良い。
【００４２】また、穴加工していない接着性のあるポリ
イミドフィルム等を用いたボンディングシートを貼り合
わせた後にレーザーを用いて穴を加工しても良い。
【００４３】また、保護層として異方性導電シートを用
いても良い。この場合には、絶縁層をパターンニングし
て形成し、更にバンプ電極を形成した後、絶縁層とバン
プ電極を覆って異方性導電シートを貼り合わせることに
より、保護層を形成する。このようなチップ素子を回路
基板に実装した場合には、異方性導電シートを全面で接
着させることができるため、気密の漏れの無いシール性
が得られる。
【００４４】さらに、上記実施の形態において、バンプ
電極は、先端頭部が平坦面である場合を例示したが、中
央部が凹んだ形状等でもよい。また、バンプ電極として
基部に比して頭部が幅広の形状を例示したが、基部から
先端頭部まで同じ太さの形状等でもよい。
【００４５】上記実施の形態で示した構造とすれば、チ
ップ素子の実装主面は保護層によって覆われることにな
るので、チップ素子のバンプ電極にははんだや金、導電
性樹脂等、多種類の異なるバンプ材料を用いることがで
き、しかも、クリームはんだや導電性樹脂、金による超
音波ボンディング等、多様な接続方式を使用できる。そ
の結果、同一回路基板上に各種のチップ素子を実装する
際に、あるチップ素子ははんだにより実装を行い、他の
チップ素子は導電性接着剤による実装を行う等、多様な
チップ素子を同一の回路基板上に同時に多様な接合方法
で実装することができる。しかも、接合時の雰囲気や温
度、リフロー条件、超音波ボンディング条件等も幅広く
選定することができる。すなわち、本発明によれば、同
一の回路基板上に複数の異なるチップ素子を自由にＭＣ
Ｍ実装することが容易になるという優れた効果を生む。
【００４６】なお、本実施の形態のチップ素子を回路基
板上にＭＣＭ実装した後に全体を外装樹脂で覆うことも
できるので、保護層を省略乃至簡易なものとし、最終的
に外側を樹脂封止すること等、多様な変形が可能であ
る。
【００４７】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
装着側基板上にフェースダウン実装されるチップ素子の
実装主面に設けた絶縁層の縁部に密接して外部電極を設
けるようにしたので、チップ素子を小型化でき、しかも
高い信頼性を備えた高密度実装が可能なチップ素子を提
供することができる。また、本発明を表面弾性波素子に
適用することにより、信頼性に優れた小型な表面弾性波
素子を提供することができる。
【００４９】さらに、本発明の製造方法によれば、絶縁
層形成工程と絶縁層に接して外部電極を作製する外部電
極形成工程を設けるようにしたので、微小な外部電極を
有するチップ素子を形成することができるという効果が
ある。
【図面の簡単な説明】
【図１】本発明の実施の形態であってチップ素子を回路
基板にフェースダウン実装した状態を示す断面図であ
る。
【図２】実施の形態におけるチップ素子の正断面図であ
る。
【図３】同平面図である。
【図４】チップ素子に設けたバンプ電極周辺の構造及び
フェースダウンボンディングの手順を示す拡大断面図で
ある。
【図５】チップ素子の製造手順を示す説明図である。
【図６】チップ素子の従来例を示す断面図である。
【図７】同じく従来例を示す平面図である。
【図８】チップ素子の他の従来例を示す平面図である。
【符号の説明】 １，２０ 表面弾性波素子 ２，２２ バンプ電極 ３，２３ 櫛形電極 ４，２４ 活性領域 １０ 回路基板 １１ 導体パターン １２ バッファ樹脂 １３ 外装樹脂 ２１ 圧電基板 ２１ａ 実装主面 ２５ 電極パターン ３１ 絶縁層 ３２ 保護層 ３３ パッド ３４ 穴

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基材の実装主面に電極パターンを設ける
    とともにフェースダウン実装用の外部電極を設けたチッ
    プ素子において、 前記電極パターンの少なくとも一部を覆わずに残した縁
    部が形成されるように前記実装主面の少なくとも一部に
    重なる少なくとも一層の絶縁層を設け、前記外部電極が
    前記絶縁層の前記縁部に接しながら前記電極パターンに
    接続されていることを特徴にするチップ素子。
  2. 【請求項２】 前記絶縁層は、枠体を形成する第１の絶
    縁層と、該第１の絶縁層に重なって前記実装主面に対し
    て間隙をおいて前記実装主面上を保護する第２の絶縁層
    とを有する請求項１記載のチップ素子。
  3. 【請求項３】 前記実装主面は、前記電極パターンの一
    部として表面弾性波素子用の櫛形電極が形成された活性
    領域を有しており、前記絶縁層は前記活性領域を避けて
    前記実装主面と装着側基板間に介在しかつ当該装着側基
    板に密着して前記活性領域を囲む閉空間を形成する請求
    項１又は２記載のチップ素子。
  4. 【請求項４】 基材の実装主面に電極パターンを設けた
    後、フェースダウン実装用の外部電極を前記実装主面に
    設けるチップ素子の製造方法において、 前記電極パターンの少なくとも一部を覆わずに残した縁
    部が形成されるように前記実装主面の少なくとも一部に
    重なる少なくとも一層の絶縁層を所定厚さで設ける絶縁
    層形成工程と、 前記絶縁層の前記縁部に接しながら一端が前記電極パタ
    ーンに接続される外部電極を形成する外部電極形成工程
    とを含むことを特徴にするチップ素子の製造方法。
  5. 【請求項５】 前記外部電極形成工程後に、前記外部電
    極を装着側基板にボンディングしてフェースダウン実装
    するフェースダウン実装工程を有し、前記外部電極を前
    記装着側基板の導体パターンに接続させるとともに、前
    記フェースダウン実装工程において前記実装主面と前記
    装着側基板との両面に前記絶縁層を密着させる請求項４
    記載のチップ素子の製造方法。
JP06451198A 1998-02-27 1998-02-27 チップ素子及びチップ素子の製造方法 Expired - Fee Related JP3514361B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06451198A JP3514361B2 (ja) 1998-02-27 1998-02-27 チップ素子及びチップ素子の製造方法
US09/255,018 US6181015B1 (en) 1998-02-27 1999-02-22 Face-down mounted surface acoustic wave device
EP99103439A EP0939485A1 (en) 1998-02-27 1999-02-23 Chip device and method for producing the same
US09/754,327 US6417026B2 (en) 1998-02-27 2001-01-05 Acoustic wave device face-down mounted on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06451198A JP3514361B2 (ja) 1998-02-27 1998-02-27 チップ素子及びチップ素子の製造方法

Publications (2)

Publication Number Publication Date
JPH11251866A true JPH11251866A (ja) 1999-09-17
JP3514361B2 JP3514361B2 (ja) 2004-03-31

Family

ID=13260314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06451198A Expired - Fee Related JP3514361B2 (ja) 1998-02-27 1998-02-27 チップ素子及びチップ素子の製造方法

Country Status (3)

Country Link
US (2) US6181015B1 (ja)
EP (1) EP0939485A1 (ja)
JP (1) JP3514361B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002063763A1 (fr) * 2001-02-06 2002-08-15 Matsushita Electric Industrial Co., Ltd. Dispositif de traitement des ondes acoustiques de surface, procede de fabrication associe, et dispositif a circuit electronique
JP2002232260A (ja) * 2001-02-06 2002-08-16 Matsushita Electric Ind Co Ltd 弾性表面波装置とその製造方法
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2002344283A (ja) * 2001-05-17 2002-11-29 Matsushita Electric Ind Co Ltd 電子部品、その製造方法及び電子回路装置
WO2003084061A1 (fr) * 2002-03-29 2003-10-09 Fujitsu Media Devices Limited Procede de montage d'un element a onde acoustique de surface, dispositif a onde acoustique de surface et element a onde acoustique de surface sous enveloppe de resine
WO2004012332A1 (ja) * 2002-07-31 2004-02-05 Murata Manufacturing Co., Ltd. 圧電部品およびその製造方法
KR20040015688A (ko) * 2002-08-13 2004-02-19 후지쓰 메디아 데바이스 가부시키가이샤 탄성파 장치 및 그 제조 방법
US6710682B2 (en) * 2000-10-04 2004-03-23 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device, method for producing the same, and circuit module using the same
WO2006006343A1 (ja) 2004-07-14 2006-01-19 Murata Manufacturing Co., Ltd. 圧電デバイス
JP2006217226A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法
JP2007134370A (ja) * 2005-11-08 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007142770A (ja) * 2005-11-17 2007-06-07 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
JP2007243916A (ja) * 2006-02-07 2007-09-20 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007243915A (ja) * 2005-11-02 2007-09-20 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007259410A (ja) * 2006-02-27 2007-10-04 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2008124786A (ja) * 2006-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 弾性表面波デバイス
JP2008227748A (ja) * 2007-03-09 2008-09-25 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
WO2009090895A1 (ja) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. 圧電デバイス
KR100932358B1 (ko) 2000-11-09 2009-12-16 엔엑스피 비 브이 전자 장치, 이 전자 장치를 포함하는 반도체 장치와 이 전자 장치의 제조 방법
JP2011151553A (ja) * 2010-01-20 2011-08-04 Murata Mfg Co Ltd 弾性波デュプレクサ
JP2011151552A (ja) * 2010-01-20 2011-08-04 Murata Mfg Co Ltd 弾性波デュプレクサ
JP2012015779A (ja) * 2010-06-30 2012-01-19 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
WO2012124539A1 (ja) * 2011-03-11 2012-09-20 株式会社村田製作所 電子部品およびその製造方法
WO2014077239A1 (ja) * 2012-11-13 2014-05-22 株式会社村田製作所 弾性波装置
JP2014239516A (ja) * 2007-10-30 2014-12-18 京セラ株式会社 弾性波装置および弾性波モジュール
JP2017200175A (ja) * 2016-04-01 2017-11-02 スカイワークスフィルターソリューションズジャパン株式会社 樹脂により画定された空洞を含む電子パッケージとその形成方法
US10096763B2 (en) 2012-03-26 2018-10-09 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing same

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
FR2786959B1 (fr) * 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
JP2001053178A (ja) * 1999-06-02 2001-02-23 Japan Radio Co Ltd 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
KR20020053809A (ko) * 1999-09-10 2002-07-05 가마이 고로 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법
US6754471B1 (en) * 1999-12-06 2004-06-22 Skyworks Solutions, Inc. Surface acoustic wave filter packaging
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
JP3376994B2 (ja) 2000-06-27 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法
DE10049664C2 (de) * 2000-10-06 2003-05-28 Pac Tech Gmbh Abtragen und Reparatur von Kontakthöckern (De-bumping)
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP2005505939A (ja) * 2001-09-28 2005-02-24 エプコス　アクチエンゲゼルシャフト 電気的な素子のカプセル化方法およびこれによりカプセル化された表面弾性波素子
US6649446B1 (en) 2001-11-29 2003-11-18 Clarisay, Inc. Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof
US6621379B1 (en) 2001-11-29 2003-09-16 Clarisay, Incorporated Hermetic package for surface acoustic wave device and method of manufacturing the same
US6507097B1 (en) 2001-11-29 2003-01-14 Clarisay, Inc. Hermetic package for pyroelectric-sensitive electronic device and method of manufacturing the same
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE10216267B4 (de) * 2002-04-12 2005-04-14 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
US6639150B1 (en) 2002-04-23 2003-10-28 Clarisay, Inc. Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same
DE10226033A1 (de) * 2002-06-12 2003-12-24 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
DE10246101B4 (de) 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE10250778B3 (de) * 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
DE10256116B4 (de) 2002-11-29 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
JP3764450B2 (ja) * 2003-07-28 2006-04-05 Ｔｄｋ株式会社 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
JP2007516602A (ja) * 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
JP2005167969A (ja) * 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
TWI263403B (en) * 2004-01-22 2006-10-01 Murata Manufacturing Co Electronic component manufacturing method
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7554134B2 (en) * 2004-04-02 2009-06-30 ChipSensors Limited Integrated CMOS porous sensor
US8357958B2 (en) * 2004-04-02 2013-01-22 Silicon Laboratories Inc. Integrated CMOS porous sensor
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
KR100855819B1 (ko) * 2004-10-08 2008-09-01 삼성전기주식회사 금속 밀봉부재가 형성된 ｍｅｍｓ 패키지
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
WO2006106831A1 (ja) * 2005-04-01 2006-10-12 Matsushita Electric Industrial Co., Ltd. 弾性表面波デバイスおよびその製造方法
US7038321B1 (en) * 2005-04-29 2006-05-02 Delphi Technologies, Inc. Method of attaching a flip chip device and circuit assembly formed thereby
KR100661297B1 (ko) * 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
EP1929285B1 (en) * 2005-09-30 2017-02-22 Silicon Laboratories Inc. An integrated electronic sensor and method for its production
JP4585419B2 (ja) * 2005-10-04 2010-11-24 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7154283B1 (en) 2006-02-22 2006-12-26 Avery Dennison Corporation Method of determining performance of RFID devices
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US20080036566A1 (en) 2006-08-09 2008-02-14 Andrzej Klesyk Electronic Component And Methods Relating To Same
US7781852B1 (en) * 2006-12-05 2010-08-24 Amkor Technology, Inc. Membrane die attach circuit element package and method therefor
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP5133598B2 (ja) * 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート
WO2009069421A1 (ja) * 2007-11-28 2009-06-04 Murata Manufacturing Co., Ltd. 弾性波装置
JP5297859B2 (ja) * 2009-03-27 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
US8786076B2 (en) * 2011-03-21 2014-07-22 Stats Chippac, Ltd. Semiconductor device and method of forming a thermally reinforced semiconductor die
US8669131B1 (en) 2011-09-30 2014-03-11 Silicon Laboratories Inc. Methods and materials for forming gas sensor structures
US9164052B1 (en) 2011-09-30 2015-10-20 Silicon Laboratories Inc. Integrated gas sensor
US8691609B1 (en) 2011-09-30 2014-04-08 Silicon Laboratories Inc. Gas sensor materials and methods for preparation thereof
US8852513B1 (en) 2011-09-30 2014-10-07 Silicon Laboratories Inc. Systems and methods for packaging integrated circuit gas sensor systems
JP5815640B2 (ja) * 2012-12-11 2015-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品の製造方法。
US9793877B2 (en) * 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
WO2015098694A1 (ja) * 2013-12-26 2015-07-02 株式会社村田製作所 弾性波装置及びその製造方法
WO2017034515A1 (en) * 2015-08-21 2017-03-02 Hewlett-Packard Development Company, L.P. Circuit package
KR101703261B1 (ko) * 2015-11-13 2017-02-06 가부시키가이샤 노다스크린 반도체 장치
WO2018003283A1 (ja) * 2016-07-01 2018-01-04 株式会社村田製作所 弾性波装置及び電子部品
KR20180064175A (ko) * 2016-12-05 2018-06-14 삼성전기주식회사 탄성파 필터 장치
CN111371428A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司上海分公司 控制电路与表面声波滤波器的集成方法和集成结构
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885173A (en) 1973-10-09 1975-05-20 Magnavox Co Apparatus and method for coupling an acoustical surface wave device to an electronic circuit
JPS58138115A (ja) * 1982-02-12 1983-08-16 Murata Mfg Co Ltd チップ状圧電振動部品の製造方法
JPH02111113A (ja) * 1988-10-19 1990-04-24 Seiko Electronic Components Ltd 表面実装形圧電振動子
JPH04196612A (ja) * 1990-11-26 1992-07-16 Citizen Watch Co Ltd 振動子の固着方法
JP3207222B2 (ja) 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JPH05291864A (ja) * 1992-04-10 1993-11-05 Matsushita Electric Ind Co Ltd 弾性表面波素子実装回路とその製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
TW520816U (en) 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
EP0840369A4 (en) * 1995-06-30 2001-12-19 Toshiba Kk ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
JP3329175B2 (ja) 1996-03-11 2002-09-30 松下電器産業株式会社 弾性表面波デバイス及びその製造方法
JPH1174755A (ja) * 1997-08-29 1999-03-16 Kyocera Corp 弾性表面波装置
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710682B2 (en) * 2000-10-04 2004-03-23 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device, method for producing the same, and circuit module using the same
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
KR100932358B1 (ko) 2000-11-09 2009-12-16 엔엑스피 비 브이 전자 장치, 이 전자 장치를 포함하는 반도체 장치와 이 전자 장치의 제조 방법
US6969945B2 (en) 2001-02-06 2005-11-29 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device, method for manufacturing, and electronic circuit device
JP2002232260A (ja) * 2001-02-06 2002-08-16 Matsushita Electric Ind Co Ltd 弾性表面波装置とその製造方法
WO2002063763A1 (fr) * 2001-02-06 2002-08-15 Matsushita Electric Industrial Co., Ltd. Dispositif de traitement des ondes acoustiques de surface, procede de fabrication associe, et dispositif a circuit electronique
US7246421B2 (en) 2001-02-06 2007-07-24 Matsushita Electric Industrial Co., Ltd. Method for manufacturing surface acoustic wave device
JP2002344283A (ja) * 2001-05-17 2002-11-29 Matsushita Electric Ind Co Ltd 電子部品、その製造方法及び電子回路装置
WO2003084061A1 (fr) * 2002-03-29 2003-10-09 Fujitsu Media Devices Limited Procede de montage d'un element a onde acoustique de surface, dispositif a onde acoustique de surface et element a onde acoustique de surface sous enveloppe de resine
US7239068B2 (en) 2002-03-29 2007-07-03 Fujitsu Media Devices Limited Method for mounting surface acoustic wave element and surface acoustic wave device having resin-sealed surface acoustic wave element
WO2004012332A1 (ja) * 2002-07-31 2004-02-05 Murata Manufacturing Co., Ltd. 圧電部品およびその製造方法
US7102272B2 (en) 2002-07-31 2006-09-05 Murata Manufacturing Co., Ltd. Piezoelectric component and method for manufacturing the same
KR20040015688A (ko) * 2002-08-13 2004-02-19 후지쓰 메디아 데바이스 가부시키가이샤 탄성파 장치 및 그 제조 방법
US7259500B2 (en) 2004-07-14 2007-08-21 Murata Manufacturing Co., Ltd. Piezoelectric device
WO2006006343A1 (ja) 2004-07-14 2006-01-19 Murata Manufacturing Co., Ltd. 圧電デバイス
JP2006217226A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法
JP2007243915A (ja) * 2005-11-02 2007-09-20 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007134370A (ja) * 2005-11-08 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007142770A (ja) * 2005-11-17 2007-06-07 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
JP4524474B2 (ja) * 2005-11-17 2010-08-18 富士通メディアデバイス株式会社 弾性波デバイスおよびその製造方法
JP2007243916A (ja) * 2006-02-07 2007-09-20 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007259410A (ja) * 2006-02-27 2007-10-04 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2008124786A (ja) * 2006-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 弾性表面波デバイス
JP2008227748A (ja) * 2007-03-09 2008-09-25 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
JP2014239516A (ja) * 2007-10-30 2014-12-18 京セラ株式会社 弾性波装置および弾性波モジュール
US8067879B2 (en) 2008-01-17 2011-11-29 Murata Manufacturing Co., Ltd. Piezoelectric device
JP5077357B2 (ja) * 2008-01-17 2012-11-21 株式会社村田製作所 圧電デバイス
WO2009090895A1 (ja) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. 圧電デバイス
JP2011151552A (ja) * 2010-01-20 2011-08-04 Murata Mfg Co Ltd 弾性波デュプレクサ
JP2011151553A (ja) * 2010-01-20 2011-08-04 Murata Mfg Co Ltd 弾性波デュプレクサ
US8525615B2 (en) 2010-01-20 2013-09-03 Murata Manufacturing Co., Ltd. Elastic wave duplexer having a sealing member that includes a recess
JP2012015779A (ja) * 2010-06-30 2012-01-19 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
WO2012124539A1 (ja) * 2011-03-11 2012-09-20 株式会社村田製作所 電子部品およびその製造方法
US10096763B2 (en) 2012-03-26 2018-10-09 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing same
WO2014077239A1 (ja) * 2012-11-13 2014-05-22 株式会社村田製作所 弾性波装置
US9748919B2 (en) 2012-11-13 2017-08-29 Murata Manufacturing Co., Ltd. Elastic wave device
JP2017200175A (ja) * 2016-04-01 2017-11-02 スカイワークスフィルターソリューションズジャパン株式会社 樹脂により画定された空洞を含む電子パッケージとその形成方法
US10999932B2 (en) 2016-04-01 2021-05-04 Skyworks Filter Solutions Japan Co., Ltd. Electronic package including cavity defined by resin and method of forming same

Also Published As

Publication number Publication date
US20010001293A1 (en) 2001-05-17
JP3514361B2 (ja) 2004-03-31
EP0939485A1 (en) 1999-09-01
US6417026B2 (en) 2002-07-09
US6181015B1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
JP3514361B2 (ja) チップ素子及びチップ素子の製造方法
US7259500B2 (en) Piezoelectric device
JP3196693B2 (ja) 表面弾性波装置およびその製造方法
US7246421B2 (en) Method for manufacturing surface acoustic wave device
JP3328102B2 (ja) 弾性表面波装置及びその製造方法
US8664730B2 (en) Manufacturing method for electronic component, electronic component, and electronic equipment
JP3846550B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20010011857A1 (en) Surface acoustic wave device and method for fabricating the same
US8749114B2 (en) Acoustic wave device
JPH1167830A (ja) 表面弾性波素子の実装構造および実装方法
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
US8334737B2 (en) Acoustic wave device and electronic apparatus using the same
JP2005536879A (ja) 封止された電子構成素子および該電子構成素子を製造するための方法
JPH10270975A (ja) 電子部品とその製造方法
JP5521417B2 (ja) 弾性波素子とこれを用いた電子機器
JP2004153412A (ja) 弾性表面波装置及びその製造方法
US8093101B2 (en) Electronic device and method of fabricating the same
JP4802681B2 (ja) 電子部品及びその製造方法、並びに電子機器
JPH10178330A (ja) 弾性表面波素子
JP2008011125A (ja) 弾性表面波デバイス
JP2011023929A (ja) 弾性波素子とこれを用いた電子機器
JP2011055315A (ja) 弾性波素子とこれを用いた電子機器
JPH1116959A (ja) 半導体装置
JP2000252787A (ja) 弾性表面波装置および弾性表面波装置用の外囲器
JP2005064821A (ja) 表面弾性波素子の実装構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees