KR20020053809A - 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법 - Google Patents

이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20020053809A
KR20020053809A KR1020027003154A KR20027003154A KR20020053809A KR 20020053809 A KR20020053809 A KR 20020053809A KR 1020027003154 A KR1020027003154 A KR 1020027003154A KR 20027003154 A KR20027003154 A KR 20027003154A KR 20020053809 A KR20020053809 A KR 20020053809A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
anisotropic conductive
conductive film
film
acf
Prior art date
Application number
KR1020027003154A
Other languages
English (en)
Inventor
야마구치미호
호타유지
아사이후미테루
Original Assignee
가마이 고로
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25805999A external-priority patent/JP2001085575A/ja
Priority claimed from JP28515099A external-priority patent/JP2001110477A/ja
Application filed by 가마이 고로, 닛토덴코 가부시키가이샤 filed Critical 가마이 고로
Publication of KR20020053809A publication Critical patent/KR20020053809A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C51/00—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor
    • B29C51/16—Lining or labelling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0015—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid warp or curl
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C2791/00—Shaping characteristics in general
    • B29C2791/004—Shaping under special conditions
    • B29C2791/006—Using vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C2791/00—Shaping characteristics in general
    • B29C2791/004—Shaping under special conditions
    • B29C2791/007—Using fluid under pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C51/00—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor
    • B29C51/10—Forming by pressure difference, e.g. vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

반도체 웨이퍼(1)의 회로면(1a)에 이방성 도전성 필름(2)을 중첩시킨 것을 가요성 필름(3)과 강판(4)에 의해(2장의 가요성 필름으로도 무방함) 적층 방향으로 삽입하여 감압 가능하게 포위하여, 이 포위의 내부를 감압하고, 그 상태로 외부로부터 적어도 적층 방향으로 가압하여 가열하고, 반도체 웨이퍼와 이방성 도전성 필름으로 접합하여 이방성 도전성 필름 부착 반도체 웨이퍼를 제조한다. 반도체 웨이퍼의 배면에 억제층을 부여함으로써, 이방성 도전성 필름에 발생하는 신축력에 대항하는 방향으로 억제층이 휘어져, 전체의 굽힘이 제어된다.

Description

이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법{SEMICONDUCTOR WAFER WITH ANISOTROPIC CONDUCTOR FILM, AND METHOD OF MANUFACTURE THEREOF}
이방성 도전성 필름(이하, 「ACF」로 표기함)은 도전성에 대하여 이방성을 나타내는 필름으로서, 필름의 표리(表裏)를 관통하는 방향으로는 도전성을 나타내지만, 필름면이 넓어지는 방향으로는 절연성을 나타내는 것이다. 따라서, 웨이퍼 상태로부터 잘려진 비피복 반도체 소자(칩)와 외부 회로 기판 사이에 ACF를 삽입하고, 이들 3자를 압착하기만 함으로써, 칩의 회로면에 설치된 전극과 외부 회로 기판의 전기적 접속을 얻을 수 있다. 외부 회로 기판은 칩을 위한 패키지용 기판이나, 칩을 다른 디바이스와 함께 장착하기 위한 일반적인 프린트 회로 기판 등이다. 최근의 반도체 집적 회로의 대규모 집적화, 접속 단자(전극 패드 등)의 정밀 피치화에 따른 칩의 장착에서의 ACF의 사용은 증대하고 있다.
종래의 ACF로는 접착성의 절연 재료로 구성되는 필름속에 도전성 미립자를 분산시켜 형성한 것이 알려져 있다. 그러나, 이 종래의 ACF는 구조상 정밀 피치화한 대상물의 접속이 곤란한 문제나, 칩의 전극 형상을 볼록 형상(범프 형상)으로 해야 하는 문제가 있다.
이와 같은 문제를 해결하기 위해서, 일본 특허 출원 공개 공보 제 1991-266306 호의 "이방성 도전성 필름", 국제 출원 공개 공보 제 WO 98/07216 호의 "이방성 도전성 필름 및 그 제조 방법"에서는 별도의 새로운 구조를 갖는 ACF가 제안되어 있다. 이 ACF는 다수의 전도 통로가 서로 절연되면서, 각각이 필름 기판을 관통하여, 각 전도 통로의 양단부가 필름 기판의 표리면에 노출된 구조를 갖고 있다. 이 구조에 의해, 상기 정밀 피치화의 문제 및 칩의 전극 형상의 문제를 해결하고 있다.
상기와 같은 ACF를 개재시킨 칩과 외부 회로 기판의 접속에 관해서, 본 발명자들이 더 검토한 바, 다음에 설명하는 바와 같은 문제점이 존재하는 것이 새롭게 알 수 있었다.
우선, 칩, ACF, 외부 회로 기판의 3자를 한번에 접합하기에는 장착 공정에서의 생산성이 낮은 문제가 있다.
본 발명에서는 이것을 해결하기 위해서, 칩, 외부 회로 기판중 어느 한쪽에 ACF를 먼저 접합해 두는 순서를 제안했다.
그러나, 이 제안에 의해, 예컨대 칩쪽에 ACF를 접합해 둔다고 해도, 양자를 대량생산적으로 접합하여 스루풋(특정 시간내에 가공하는 양)을 충분히 높게 하기는 곤란하다. 특히 5㎜×5㎜ 이하, 특히 3㎜×3㎜ 이하와 같은 미소 사이즈의 칩에 있어서, 1칩마다 ACF를 접합하면 하나 하나의 미세하고 정밀한 위치 결정을 위해 스루풋의 향상은 기대할 수 없다.
본 발명에서는 이것을 해결하기 위해 칩을 개개로 분단하기 전의 반도체 웨이퍼의 상태에 있어서, 상기 반도체 웨이퍼에 대하여 1장의 대면적의 ACF를 부착하고 나서 개개로 분단하는 순서를 또 제안했다. 이에 의해서, 스루풋은 충분히 향상한다고 판단된다.
그러나, 본 발명자들이 이 제안을 스스로 실시하여 반도체 웨이퍼에 ACF를 부착하여 접합한 바, 반도체 웨이퍼와 ACF를 중첩시킬 때, 양자 모두 대면적이기 때문에 기포가 주입된 상태로 되기 쉽고, 이것이 접합 부분에 보이드(void)로 남아, 이에 온도 사이클이 걸린 경우나, 흡습하여 더 온도가 상승한 경우에 박리가 진행하여, 접속 신뢰성이 열화된다는 것을 알 수 있었다. 또한, 상기 보이드의 문제를 해소했다고 해도, 양자간의 접속 신뢰성 등에 관한 품질을 유지하면서, 대량생산 레벨이 높은 스루풋을 확보하기 위해서는 양자를 중첩한 것을 효율적이며 바람직한 방법으로 작용시켜서 가열하고 접합하는 방법을 새롭게 개발하지 않으면, 웨이퍼의 균열에 근거한 스루풋의 저하를 억제할 수 없다는 것을 알 수 있었다.
한편, 반도체 웨이퍼와 ACF의 접합시의 가열이나 접합후의 냉각에 있어서는, 양자의 선 팽창 계수의 차이가 크기 때문에, 이들 2자가 접합되어 구성되는 적층체에 굽힘이 발생하고, 극단적인 경우에는 웨이퍼에 균열이 발생하는 경우가 있었다. 예컨대, 반도체 웨이퍼와 ACF를 가열하고, 각각을 충분히 열 팽창시킨 상태에서 서로 접합한 경우에는 냉각시에 ACF쪽이 수축이 크고, 도 10에 도시하는 바와 같이 화살표의 방향으로 굽힘이 발생한다.
발명의 요약
본 발명의 목적은 상기 문제를 해결하여, ACF와 반도체 웨이퍼의 접합체를 양호한 품질을 유지하면서 효율적으로 제조할 수 있는 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 상기 문제를 해결하여, ACF와 반도체 웨이퍼의 접합체를 굽힘이 억제된 구조체로서 제공하는 것에 있다.
본 발명은 다음 특징을 갖는 것이다.
(1) 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법에 있어서, 반도체 웨이퍼의 회로면에 이방성 도전성 필름을 중첩한 것을 가요성 필름에 의해서, 또는 가요성 필름과 강판에 의해서 적층 방향으로 삽입하며 그리고 감압 가능하게 포위하는 단계와, 이 포위의 내부를 감압하는 단계와, 그 상태에서 외부로부터 적어도 적층 방향으로 가압하고 가열하여, 반도체 웨이퍼와 이방성 도전성 필름을 접합하는 단계를 포함하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(2) 상기 (1)에 있어서, 상기 이방성 도전성 필름이 절연성 수지로 구성되는 필름 기판속에 금속 도선이 서로 절연된 상태이며, 또한 상기 해당 필름 기판을 두께 방향으로 관통한 상태로 전도 통로로서 복수개 설치된 구조를 가지며, 필름 기판에 이용되는 절연성 수지가 가열에 의해 접착성을 나타내는 재료인 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(3) 상기 (2)에 있어서, 상기 이방성 도전성 필름의 전도 통로의 양단부중 적어도 한쪽 단부에 도금층이 형성되어 있는 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(4) 상기 (1)에 있어서, 가요성 필름에 의해서 또는 가요성 필름과 강판에 의해서, 상기 중첩한 것이 적층 방향으로 삽입하며, 박리용 층을 개재하여 삽입하는 것인 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(5) 상기 (4)에 있어서, 박리용 층의 두께가 25㎛ 내지 250㎛인 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(6) 상기 (1) 내지 (4)중 어느 하나에 있어서, 상기 중첩한 것이 가요성 필름과 강판에 의해 적층 방향으로 삽입되며, 중첩한 것과 강판 사이에 쿠션층이 더 개재되는 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(7) 상기 (1)에 있어서, 외부로부터 적층 방향으로 가압하고 가열하여, 반도체 웨이퍼와 이방성 도전성 필름을 접합한 후, 외부로부터의 가압을 먼저 개방하고, 다음으로 온도를 강하시키는 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(8) 반도체 웨이퍼의 회로면에 이방성 도전성 필름이 접합되어 있고, 상기 반도체 웨이퍼의 배면에는 온도 변화에 의해 상기 이방성 도전성 필름에 발생하는신축력에 대항하여 전체의 굽힘을 억제하도록, 상기 온도 변화에 의해 신축력을 발생하는 억제층이 접합되어 있는 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼가 제공된다.
(9) 상기 (8)에 있어서, 상기 이방성 도전성 필름이 절연성 수지로 구성되는 필름 기판속에 금속 도선이 서로 절연된 상태이며, 또한 상기 필름 기판을 두께 방향으로 관통한 상태로 전도 통로로서 복수개 설치된 구조를 가지며, 필름 기판에 이용되는 절연성 수지가 가열에 의해 접착성을 나타내는 재료인 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼가 제공된다.
(10) 상기 (9)에 있어서, 상기 이방성 도전성 필름의 전도 통로의 양단부중 적어도 외계측의 단부에 도금층이 형성되어 있는 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼가 제공된다.
(11) 상기 (8)에 있어서, 상기 억제층의 재료가 유기 고분자 재료인 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼가 제공된다.
(12) 상기 (8)에 있어서, 상기 이방성 도전성 필름의 선 팽창 계수(α1), 탄성률(E1) 및 두께(t1)의 곱(α1×E1×t1)과, 상기 억제층의 선 팽창 계수(α2), 탄성률 (E2) 및 두께(t2)의 곱(α2×E2×t2)의 비[(α1×E1×t1)/(α2×E2×t2)]가 0.5 내지 2.0인 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼가 제공된다.
(13) 상기 (8)에 있어서, 상기 억제층이 착색제가 배합된 것인 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼가 제공된다.
(14) 상기 (8) 내지 (13)중 어느 하나에 기재된 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법에 있어서, 반도체 웨이퍼의 회로면에는 이방성 도전성 필름을 중첩하는 단계와, 상기 반도체 웨이퍼의 배면에는 온도 변화에 따라 상기 이방성 도전성 필름에 발생하는 신축력에 대항하여, 상기 반도체 웨이퍼의 굽힘을 억제하도록 상기 온도 변화에 의해 신축력을 발생하는 억제층을 중첩하는 단계와, 각각의 신축력이 서로 대항하여 굽힘이 억제되도록 가열 및/또는 가압을 부여하고, 이들을 순차 또는 동시에 반도체 웨이퍼에 접합하는 단계를 포함하는 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
(15) 상기 (14)에 있어서, 반도체 웨이퍼의 회로면에 이방성 도전성 필름을 중첩하는 단계와, 상기 반도체 웨이퍼의 배면에 상기 억제층을 중첩하는 단계와, 이것을 가요성 필름에 의해, 또는 가요성 필름과 강판에 의해 적층 방향으로 삽입하며 그리고 감압 가능하게 포위하는 단계와, 이 포위의 내부를 감압하는 단계와, 그 상태로 외부로부터 적어도 적층 방향으로 가압하고 가열하여, 반도체 웨이퍼와 이방성 도전성 필름의 접합 및 반도체 웨이퍼와 억제층의 접합을 실행하는 단계를 더 포함하는 것을 특징으로 하는 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법이 제공된다.
이하, 이방성 도전성 필름 부착 반도체 웨이퍼를 「ACF 부착 웨이퍼」라 하여 설명한다.
본 발명은 이방성 도전성 필름(anisotropic conductive film)을 반도체 웨이퍼에 적용하기 위한 기술에 관한 것이다.
도 1a 및 도 1b는 본 발명에 의한 상기 (1)의 제조 방법에 따라서 ACF 부착 웨이퍼가 가공되는 상태를 도시하는 단면도로서, 필름과 강판을 사용하는 실시예를 나타내고 있으며, 반도체 웨이퍼(1)의 상세한 내부 구조는 생략하고 있으며, 설명을 위해, ACF의 전도 통로의 굵기나 종횡의 치수비는 과장되게 변경하고 있으며, 해칭은 영역을 구별하기 위해 사용하고 있는, 도면,
도 2a 및 도 2b는 필름을 이용하여 포위하는 실시예를 도시하는 도면,
도 3은 필름과 강판을 이용하여 포위하는 다른 실시예를 도시하는 도면,
도 4는 적층형상물을 삽입하여 포위할 때에, 각종 기능층을 개재시키는 실시예를 도시하는 도면,
도 5a 및 도 5b는 필름과 강판에 의해 적층형상물을 포위하는 경우의 대량생산용 지그의 예를 도시하는 도면으로서, 도 5a는 평면도, 도 5b는 도 5a의 X-X 단면을 도시하고 있지만, 설명의 편의상 이 단면에는 나타나 있지 않은 흡인용 구멍(H)을 부가하여 도시하고 있는, 도면,
도 6은 필름과 강판에 의해 적층형상물을 포위하는 경우의 대량생산용 지그의 다른 예를 도시하는 단면도이다. 흡인용 헤드나 흡인용 튜브는 단면으로 도시하지 않으며, 이 도면의 평면도는 흡인용 헤드 부분을 제외하고는 도 5a와 동일한, 도면,
도 7은 도 5a 및 도 5b에 도시한 대량생산용 지그를 더욱 복수로 동시에 취급하고, 감압, 가열, 가압할 수 있도록 한 장치의 예를 도시하는 단면도,
도 8은 본 발명에 의한 상기 (8)의 ACF 부착 웨이퍼의 구성을 도시하는 단면도로서, 반도체 웨이퍼(1)의 상세한 내부 구조는 생략하고 있으며, 설명을 위해 ACF의 전도 통로의 굵기나, 종횡의 치수비는 과장되게 변경하고 있으며, 해칭은 영역을 구별하기 위해 사용하고 있는, 도면,
도 9는 ACF 부착 웨이퍼의 굽힘의 양을 규정하는 도면,
도 10은 억제층을 부여하지 않는 경우의 ACF 부착 웨이퍼의 단면도,
도 11은 ACF의 필름면을 일부 확대하여 도시한 모식도.
본 발명에서 말하는 「반도체 웨이퍼」란 웨이퍼(결정 기판)상에 소자 구조체가 하나 이상 형성된 판형상물이다. 소자 구조체는 반도체 결정층과 전극을 포함하여 구성되는 일종의 회로로서, 발광 소자와 같은 단순한 구조의 것, CPU, 메모리, 각종 연산 회로를 집적한 프로세서 등을 들 수 있다. 또한, 소자 구조체는 통상 웨이퍼상에 매트릭스 형상으로 반복하여 다수 형성되고, 최종적으로 개개의 칩으로 분단되는 것이지만, 칩으로의 분단을 전제하지 않고 큰 하나의 소자로서 웨이퍼상에 형성된 것이어도 무방하다. 웨이퍼는 Si나 GaAs 등의 반도체 결정 외에 GaN계 반도체를 성장시키기 위한 사파이어 결정 등, 반도체 결정층을 성장시킬 수 있는 결정 기판이면 무방하다. 본 명세서에서는 반도체 웨이퍼의 양면을 구별하기 위해서, 소자 구조체가 형성된 측면을 「회로면」, 이것의 반대 측면을 「배면」이라 한다.
우선, 상기 (1)의 제조 방법을 가요성 필름과 강판을 이용한 특징을 예로 하여 설명한다. 가요성 필름만을 이용한 실시예의 설명은 수시로 필요에 따라 부가한다.
본 발명의 제조 방법은 다음 (i), (ⅱ)의 공정을 포함하는 것이다.
(i) 우선, 도 1a에 도시한 바와 같이, 반도체 웨이퍼(1)의 회로면(도면의 상면)에 ACF(2)를 중첩한다. 이 중첩한 것(이하, 「적층형상물」)은 단순히 중첩되어 있는 상태일 뿐이거나, 임시 정지 상태일 수도 있다. 이 적층형상물을 가요성 필름(3)과 강판(4)에 의해 적층 방향으로 삽입하며, 또한 감압 가능하게 포위한다.
(ⅱ) 다음으로 도 1b에 도시하는 바와 같이, 가요성 필름(3)과 강판(4)에 의해 포위의 내부를 감압하고, 그 상태에서 외부로부터 적어도 적층 방향으로 가압(동일 도면의 화살표 F)하고 가열하며, 반도체 웨이퍼(1)와 ACF(2)를 접합하여 ACF 부착 웨이퍼를 얻는다. 이하, 가요성 필름을 간단히 「필름」이라고도 한다.
상기 (i)의 공정에 있어서, 「적층 방향으로 삽입하며 감압 가능하게 포위한다」라는 것은 기본적으로는 그 포위의 내부를 감압할 수 있도록 적층형상물을 전체적으로 포위하는 것이지만, 특히 적층형상물의 양 외부 면(A, B)에 대해서는 포위의 내부를 감압했을 때에, 필름(3)과 강판(4)이 양 외부 면(A, B)에 보다 밀착하도록(즉, 외부로부터 적층 방향으로 가압할 수 있도록) 감압 전부터 양자를 양 외부 면(A, B)에 밀착에 가까운 상태로 해 두는 것을 의도한 것이다. 즉, 도 1a에 도시한 바와 같이, 필름(3)과 강판(4)으로 적층형상물을 삽입하면서, 적층형상물의 외주측면은 필름(3)을 강판(4)쪽을 따라 포위하는 실시예이다. 이하, 적층 방향으로 삽입하며 감압 가능하게 포위하는 것을 단순히 「포위」라고 한다.
필름과 강판으로 적층형상물을 포위할 때에 ACF와 반도체 웨이퍼중 어느 쪽을 강판측으로 하는지는 한정되어 있지 않지만, 강판상에서 ACF와 반도체 웨이퍼를 위치 조절하는 경우나, ACF측으로부터 균일한 압력을 걸어 적층 접합하는 경우에는 웨이퍼를 강판측으로 하는 실시예가 바람직하다.
가요성 필름만을 이용하는 실시예으로는, 예컨대 도 2a에 도시하는 바와 같이, 한쌍의 필름(5, 6)에 의해 적층형상물을 삽입하여 포위하는 실시예으로 된다. 이 한쌍의 필름은 서로 완전히 분리한 2장의 필름만을 의미하는 것은 아니고, 적층형상물을 삽입하여 포위할 수 있는 필름의 모든 실시예를 포함한다. 예컨대, 1장의 필름을 두개로 접어 그 사이에 적층형상물을 삽입하여 포위하면 한쌍의 필름으로서, 중첩한 2장의 필름의 외주연부를 부분적으로 접합하여 백 형상으로 해 두고, 적층형상물을 삽입하여 포위하기 쉬운 실시예으로 한 것도 한쌍의 필름이다.
도 3은 도 1a의 실시예와, 도 2a의 실시예의 복합 실시예를 도시하고 있고, 필름(5), 필름(6), 강판(4)을 이용하여 포위하는 실시예이다. 도 1a, 도 2a 및 도 3의 어느 실시예에서도, 포위에는 필름이 반드시 1장 이상 부여하는 데에 본 발명의 특징이 있다. 이들 형태중에서도, ACF가 반도체 웨이퍼에 대하여 접합 전에 위치 변위를 일으키는 것을 억제할 수 있고, 그리고 감압에 의해 필름이 편향으로 인해 발생하는 의도하지 않은 굴곡을 방지할 수 있는 점에서, 도 1a에 도시하는 바와 같이 필름과 강판을 이용하는 실시예가 바람직하다.
밀봉하기 위한 필름과 강판의 접합 상태, 필름 사이의 접합 상태는 내부의 감압 상태를 유지할 수 있는 상태이면 무방하고, 예컨대 박리 가능한 밀착 상태,양면 접착 테이프 등을 이용한 접착 상태, 일체 불가분의 용착 상태, 기구를 이용한 결합 등을 들 수 있다. 포위한 세부에 대해서는 후술하는 감압 공정의 설명에서 개시된다.
필름은 포위의 내부를 감압했을 때에 적층형상물을 따라 편향시킬 수 있는 가요성 성질과, 사용에 견디는 강도 및 기밀성과, 후술하는 접합을 위한 가열에 대한 내열성을 갖는 것이면 무방하다. 그와 같은 필름으로는 유기 고분자 재료로 구성되는 1층 구조의 것을 저렴하고 특성적으로도 바람직한 것으로 들 수 있지만, 필요에 따라 금속층 등 다른 재료층을 적층한 것이어도 무방하다. ACF가 접합시의 가열에 의해 접착성을 나타내는 것인 경우에는 박리성(이형성)을 갖는 폴리이미드 수지제 필름을 사용하는 것이 바람직하다.
필름의 두께는 25㎛ 내지 250㎛가 바람직하고, 감압 조작시의 필름의 강도면 및 포위내의 감압으로 필름이 편향되었을 때에 상기 필름이 적층형상물의 외형에 추종하기 쉽다는 점에서, 30㎛ 내지 100㎛가 보다 바람직하다.
본 발명에서 언급하는 강판은 적층형상물을 필름으로 삽입하여 포위할 수 있는 평면 부분을 적어도 갖는 강체이면 무방하고, 판형상물만을 의미하는 것은 아니지만, 지그로서 취급하는 점에서는 판형상물이 바람직하다. 강판의 재료는 한정되지 않지만, 알루미늄판, SUS판과 같이 가열시에 열 전도성이 우수하고, 변형하기 어려우며 또한 산화되기 어려운 판재를 바람직하게 이용할 수 있다.
필름, 강판의 외형은 적어도 ACF와 반도체 웨이퍼의 적층형상물을 포위할 수 있는 크기이면 무방하지만, 도 5a에 4개 장착된 예를 도시하는 바와 같이, 한번에다수개의 적층형상물(도 5a에서는 W1 내지 W4)을 장착하여 삽입하고 포위할 수 있는 크기로 함으로써, 생산성이 더 향상한다. 또한 다수개 장착하는 경우에는 반도체 웨이퍼와 ACF를 1대 1로 대응시킬 뿐만 아니라, ACF의 크기를 다수개의 반도체 웨이퍼 전체를 포함하는 크기로서 대응시키고, 접합후에 반도체 웨이퍼 단위로 분단할 수도 있다.
필름에 의해, 또는 필름과 강판에 의해 적층형상물을 삽입하여 포위하는 것에 있어서는 직접적으로 삽입할 뿐만 아니라, 필요에 따라 각종 기능층을 개재할 수도 있다. 일 예로서 도 4에 도시하는 바와 같이, ACF(2)와 필름(3) 사이에 내열성 및 박리성(이형성)을 갖는 박리용 층 S2를 배치하는 형태를 들 수 있다. 이로써, 가열 가압에 의해 ACF 부착 웨이퍼를 얻은 후, 필름(3)의 박리가 용이해진다. 이것은 도 1a 및 도 1b에서의 반도체 웨이퍼(1)와 강판(4)의 박리성, 도 2a 및 도 2b에서의 반도체 웨이퍼(1)와 필름(6)의 박리성에 대해서도 동일하지만, 가열에 의해 접착성을 나타내는 ACF로부터의 필름의 박리성을 높이는데 특히 유용해지는 실시예이다.
박리용 층은 폴리이미드 필름, 불소 필름 등의 내열성 필름의 사용이 바람직하고, 이들 내열성 필름에 대하여 추가 성형 등에 사용되는 이형제를 층 형상으로 도포한 것이어도 무방하지만, 그 중에서도 박리성의 점에서는 불소 필름이 바람직하다. 박리용 층의 두께는 25㎛ 내지 250㎛ 정도가 바람직하고, 그 중에서도 박리성의 점에서는 30㎛ 내지 200㎛가 특히 바람직하다.
기능층의 다른 예로는 도 4에 도시하는 바와 같이, 반도체 웨이퍼(1)와강판(4) 사이에 쿠션층(S1)을 배치하는 실시예를 들 수 있다. 이로써, 회로 형성면측으로 굽혀진 반도체 웨이퍼가 감압 진공시에 받는 등방성의 압력을 쿠션층(S1)으로 분산시킬 수 있기 때문에, 웨이퍼의 균열 방지에 효과적이다.
상기 (ⅱ)의 공정에 있어서, 포위의 내부를 갑압하는 방법으로는, 포위의 내부의 공기만을 흡인하는 방법이나, 포위한 내외 전체를 감압하는 방법 등을 들 수 있다. 감압에 의한 작용은 반도체 웨이퍼와 ACF의 접합부의 기포를 제거할 뿐만 아니라, 후술하는 가압시에 바람직하도록 필름을 적층형상물에 밀착시켜서 삽입하도록 한 것으로, 이것이 필름을 이용한 감압과 가압의 중요한 특징이다. 감압시의 진공은 30㎜Hg 내지 0㎜Hg 정도, 특히 20㎜Hg 내지 0㎜Hg 정도가 바람직한 범위이다. 감압하기 위한 장치는 진공 펌프 등 각종 감압용 장치를 이용할 수 있다.
포위의 내부를 진공 상태로 유지하기 위한 상기 포위 형태는 감압 공정으로부터 가열 가압 공정까지의 절차에 적합하도록 자유롭게 결정할 수 있다.
① 예컨대, 감압 공정에서 포위의 내부를 진공 상태로 한 것을 일단 대량으로 생산해 두고, 별도의 공정에서 그것을 대량생산적으로 가열 가압하면, 포위한 형태는 내부를 밀봉한 후, 용이하게 감압할 수 있고, 독립된 진공 팩으로서 취급할 수 있는 실시예가 바람직하다. 그와 같은 형태로는 포위한 일부에 밸브나 밀폐 가능한 개구를 설치해 두는 실시예 등을 들 수 있다. 예컨대, 도 5b의 지그에 있어서의 흡인용 구멍(H)의 외부 개구(h2)나, 도 6의 지그에 있어서의 흡인용 헤드(h3)에 커플러 등의 밸브를 장착하는 실시예를 들 수 있다. 이로써, 적층형상물을 포위하여 감압하고 밀봉할 뿐인 공정에 있어서 대량생산화를 도모할 수 있고, 가열가압 공정까지의 취급도 용이해진다.
② 또한, 감압과 가열 가압을 그 장소(동일 장치내)에서 연속적으로 하면, 상기 ①과 같은 포위 자체를 독립된 진공 팩으로서 분리하기만 해선 안되고, 도 7에 도시하는 바와 같이, 감압용 장치에 접속한 채로 진공을 유지하는 실시예으로 할 수도 있다.
상기 (ⅱ)의 공정에 있어서의 포위의 외부로부터의 가압은 ACF가 균일하게 반도체 웨이퍼에 접합되도록, 적어도 적층형상물의 적층 방향으로 가압하며, 또한 적층형상물 전면에 대하여 균일하게 가압하는 것이 바람직하다. 가압의 방법은 한정되지 않지만, 프레스 장치 등 강체로 삽입하여 압축하는 기계적인 가압으로는 적층형상물을 접합했을 때에 가압 제어 오류에 의해 반도체 웨이퍼에 균열이나 결락 등의 현상이 일어나기 쉬워진다. 이에 대하여, 포위의 외부를 둘러싸는 유체를 고압으로 하고 상기 유체에 의해 외부로부터 가압하는 방법은 적층형상물에 굽힘이 발생하더라도, 가압력의 미세 조정이 용이하기 때문에 바람직하다. 추가로, 유체에 의해 가압하는 방법에는 적층형상물의 두께가 불균일해도, 또한 적층형상물에 굽힘이 있어도 그것들을 전혀 문제로 하지 않고, 전면에 걸쳐 균등하게 가압할 수 있는 유체에 의해서만 가압되는데 특징이 있다. 이하, 유체(특히 기체)에 의해서 가압하는 경우를 들어 본 발명을 설명한다.
가압에 이용하는 유체는 한정되지 않지만 기체가 바람직하고, 공기, 질소, 수소, 프레온, 그 밖의 불활성 가스 등을 바람직한 것으로서 들 수 있다. ACF의 전도 통로 부분에 동등한 금속을 사용하고 있는 경우에는 포위의 내외를 개방했을때에 전도 통로 부분이 기체에 접촉하여 산화되는 경우가 있다. 이것을 방지하고, 또한 가압시에 있어서의 안전성을 고려하면, 질소를 사용하는 것이 바람직하다.
상기 (ⅱ)의 공정에서의 가열의 방법은 가압에 이용하는 기체를 고온으로 하는 방법이나, 가열 전용의 히터를 포위의 근방에 배치하는 방법, 열풍을 송풍하는 방법 등을 들 수 있다. 가열과 가압에 바람직한 장치로서 오토클레이브(autoclave)를 들 수 있지만, 포위용 지그, 밀폐조, 감압용 장치, 가압용 장치, 가열용 장치를 조합하여, 소망하는 생산 장치를 구성할 수도 있다. 가열 온도는 반도체 웨이퍼와 ACF가 접합할 수 있는 온도이면 무방하고, 예컨대 ACF의 가열 접착성을 이용하면 140℃ 내지 220℃, 특히 150℃ 내지 180℃가 바람직한 범위이다.
상기 ②와 같이, 그 장소에서 포위 내부의 감압과 포위 외부에서의 가열 가압을 실행하는 경우, 감압이 완료하고 나서 가열 가압하는 것이 바람직하다. 또한, 포위 내부의 진공은 가열 가압이 완료할 때까지 유지하는 것이 바람직하다. 전부 접합부에서 기포를 배제한 상태로 가열 가압을 실행할 수 있고, 또한 접합부로 기포가 복귀하는 것 등을 제어할 수 있는 것이라면(포위내의 감압과 개방), (포위 외부로부터의 가열과 냉각), (포위 외부로부터의 가압과 개방)의 타임 차트는 품질과 대량생산성을 고려하여 바람직한 것을 설정하면 무방하다.
상기(포위 외부로부터의 가열과 냉각), (포위 외부로부터의 가압과 개방) 타임 차트는 우선 가압을 개방한 후에 냉각하는 편이 바람직하고, 얻어진 ACF 부착 웨이퍼의 굽힘에 의한 균열이나 결락을 개선할 수 있다. 이것은 반도체 웨이퍼와ACF의 선 팽창 계수의 차이에 의해 얻어진 ACF 부착 웨이퍼에는 큰 굽힘이 발생하는 경우가 있기 때문에, 가압을 계속하면서 냉각한 경우에는 냉각에 따라 발생하는 반도체 웨이퍼가 균열되기 때문이다. 가압은 가열 온도가 접착 온도에 도달한 시점에서 압력을 개방하여, 대기압으로 된 후에 냉각을 개시하는 것이 바람직하다.
상기 ②와 같이, 포위내의 감압과, 포위 외부로부터의 가압을 그 장소(동일 장치내)에서 연속적으로 실행하고, 게다가 대량생산적으로 실행할 수 있는 구성의 일 예를 다음에 나타낸다.
도 5a 및 도 5b는 필름과 강판에 의해 포위하는 경우의 대량생산용 지그의 예를 도시하고 있고, 4인치 웨이퍼를 4개 동시에 가공할 수 있도록 한 것이다. 도 5a에 도시하는 바와 같이, 강판(4)은 그 표면에 4개의 적층형상물(W1 내지 W4)을 위치 결정 배치할 수 있는 것이다. 필름(3)은 강판(4)의 표면 전체를 커버할 수 있는 것으로, 필름(3)과 강판(4)에 의해 각 적층형상물을 삽입하며 그리고 감압 가능하게 포위할 수 있게 되어 있다.
도 5a 및 도 5b의 필름과 강판은 외주연부에서 상호 착탈 가능하게 밀봉할 수 있도록 되어 있다. 강판(4)에는 포위의 내외를 연통시키는 흡인용 구멍(H)이 설치되어 있고, 외부 개구(h2)에는 감압용 장치로부터의 관이 접속 가능하게 되어 있다. 내부 개구(h1)에 대해서는 상기 개구(h1)가 필름(3)으로 밀폐되는 일 없이 포위내 전체를 목표값까지 감압할 수 있는 구조를 부여하는 것이 바람직하다. 예컨대, 내부 개구(h1)로부터 각 적층형상물이나 외주연을 향해 적절한 패턴으로 흡인 경로용 홈을 설치하는 구조나, 흡인용 구멍(H)을 분기하여 개구(h1)를 다수 설치하는 구조, 강판의 표면 층이 넓은 영역을 다공질로 하여 이것에 내부 개구(h1)를 접속하는 구조 등을 들 수 있다. 또한, ACF의 크기를 다수개 장착하는 반도체 웨이퍼 전체를 포함하는 크기로 하고, 상기 ACF의 표면의 요철이나 관통 구멍을 흡인 경로에 이용할 수도 있다.
도 6은 필름과 강판에 의해 포위하는 경우의 대량생산용 지그의 다른 예를 도시하고 있다. 도 5a 및 도 5b와의 실시예의 차이는 도 6의 실시예에서는 포위의 내외를 연통시키는 흡인용 구멍이 필름측에 설치되어 있는 점이다. 도 6의 형태에서 흡인용 구멍은 흡인용 헤드(h3)(h4는 흡인용 튜브)로서 필름의 중앙에 설치되어 있지만, 그것에 한정되지 않고, 필름의 외주 단부 등 내부를 감압하는데 바람직한 위치에 임의의 수만큼 설치할 수도 있다. 필름에 설치한 흡인용 구멍이 감압시에 밀폐되는 일 없이 포위내 전체를 목표값까지 감압할 수 있도록, 각종 흡인 경로용 홈을 설치할 수 있는 것은 도 5a 및 도 5b의 경우와 동일하다.
도 7은 도 5a, 도 5b 및 도 6에 도시한 대량생산용 지그를 또한 복수로 동시에 취급하고, 감압, 가열, 가압할 수 있도록 한 장치의 예이다. 가열, 가압 가능한 밀폐조(40)내에 도 5a 및 도 5b에 도시한 대량생산용 지그(31 내지 34)가 배치되어 있다. 배치의 수, 배치 방향, 배치 방법에 제한은 없다. 각 대량생산용 지그(31 내지 34)는 배관(P)에 의해 감압용 장치(50)에 접속되어, 포위 내부를 동시에 감압할 수 있게 되어 있다. 또한, 밀폐조(40)에는 가압용 장치(60)로부터 가압용 가스가 주입되는 구성으로 되어 있고, 대량생산용 지그(31 내지 34)를 모두 동시에 가압할 수 있도록 되어 있다. 가열 장치는 도시하지 않고 있지만, 히터나 열풍송풍기 등을 단독 또는 병용하여 바람직하게 설치해도 무방하다.
이상이 대량생산용 장치예이다.
ACF는 도 1a, 도 1b 및 도 11에 도시하는 바와 같이, 절연성 수지로 구성되는 필름 기판(21)속에 복수의 전도 통로(22)가 서로 절연된 상태로 또한 상기 필름 기판(21)을 두께 방향으로 관통한 상태로 복수 설치된 구조를 갖는 것이다. 각 전도 통로의 단부는 상대의 소자 구조의 전극에 따라, 필름 기판면으로부터 밀어낸 상태나, 동일면에 있는 상태중 어느 것이어도 무방하다.
ACF의 바람직한 선 팽창 계수는 10ppm 내지 150ppm, 그 중에서도 10ppm 내지 80ppm이 특히 바람직한 범위이다. 또한, 탄성률은 1㎬ 내지 5㎬, 그 중에서도 1㎬ 내지 4㎬가 특히 바람직한 범위이다.
ACF의 선 팽창 계수, 탄성률은 두께 방향과 필름면이 넓어지는 방향은 상이하지만, 본 발명에서는 필름면이 넓어지는 방향에 대한 선 팽창 계수, 탄성률을 이용한다.
또한, 두께는 10㎛ 내지 200㎛, 그 중에서도 25㎛ 내지 100㎛이 특히 바람직한 범위이다.
ACF의 필름 기판에 이용하는 절연성 수지는 종래 ACF로 이용되고 있는 것을 이용할 수 있다. 특히, 가열 가압시에 접착성을 나타내는 재료가 접합에는 바람직하고, 그와 같은 재료로서 폴리에스테르 수지, 폴리아미드 수지, 폴리카보디이미드 수지, 페녹시 수지, 에폭시 수지, 아크릴 수지, 포화폴리에스테르 수지 등을 들 수 있다.
ACF의 전도 통로를 형성하는 재료로는 공지된 도전성 재료를 들 수 있지만, 전기 특성의 점에서 동, 금, 알루미늄, 니켈 등의 금속 재료가 바람직하고, 또한 도전성의 점에서 동, 금이 보다 바람직하다. 이들 금속제 전도 통로의 외경은 5㎛ 내지 30㎛이 바람직하다.
전도 통로의 재료는 상술한 바와 같지만, 동일한 금속 재료이더라도 전도 통로의 형성 방법에 의해 도전성이나 탄성률 등 각종 특성이 상이하다. 전도 통로는, 필름 기판에 형성한 관통 구멍내에 금속 재료를 도금으로 석출하여 얻은 것일 수도 있지만, 금속선을 필름 기판을 관통시켜 전도 통로로 한 실시예가 바람직하다. 금속선 중에서도, 예컨대 JIS(일본 공업 규격) C3103에 규정된 동선 등과 같이 전기를 전도하도록 제조된 금속 도선이 바람직하고, 전기적 특성, 기계적 특성, 게다가 비용의 점에서도 가장 우수한 전도 통로가 된다.
상기와 같은 금속 도선이 필름 기판을 관통한 상태의 것을 얻기 위해서는, 다수의 절연 전선을 조밀하게 묶은 상태로 서로 분리할 수 없도록 고정하고, 각 절연 전극과 각도를 이루는 면을 절단면으로서, 소망하는 필름 두께로 자르는 방법을 들 수 있다. 이와 같은 실시예의 ACF 및 그 제조 방법에 대해서는 국제 출원 공개 공보 제 WO 98/07216 호의 "이방성 도전성 필름 및 그 제조 방법"에 상세하게 기재되어 있다.
ACF의 전도 통로의 양단부중 적어도 한쪽 단부에 Sn, Sn/Ag, Sn/Pb, Sn/Zn, Sn/Ag/Cu, Sn/Bi 등에 의한 도금층을 형성해 두는 실시예가 바람직하다. 도금층의 형태는 박층형상이어도 도금 볼과 같이 크게 돌기한 것이어도 무방하다. 외계측(반도체 웨이퍼에 접합되는 측과 반대측)의 단부에 도금층을 형성해 둠으로써, 분단 후의 반도체 소자(ACF 부착)와 외부 회로 기판의 접속 신뢰성이 개선되어, 패키지의 구조를 간소화할 수 있고, 저비용으로 외부 회로 기판으로 접속하는 것이 가능해진다. 또한, 반도체 웨이퍼에 접합되는 측의 단부에 도금층을 형성해 둠으로써, ACF의 필름 기판의 접착성을 이용하지 않고, 전도 통로의 도금층만이라도 반도체 소자의 전극과 접합할 수 있다.
상기 도금층은 웨이퍼 사이즈(분단 전)의 단계에서 형성하는 것이 바람직하고, 1회의 처리로 취급도 용이하게 전도 통로의 단부에 도금층을 형성할 수 있다. 따라서, 칩 사이즈로 분단한 후에 하나 하나 도금층을 형성하는 처리에 비해, 효율이 좋고 품질면에도 바람직한 처리로 된다. 이 처리에 의해서, ACF를 반도체 웨이퍼에 접합하고, 개개의 소자로 분단하여, 외부 회로 기판에 장착할 때에, 저온으로 접착하여 역류시키기만 함으로써 도금층이 용융하여, 외부 회로 기판의 전극부와 용이하게 금속 접합하는 것이 가능해진다.
전도 통로의 단부로의 도금층의 형성 방법은 한정되지 않고, 스크린, 잉크젯, 도금 볼 마운트, 전해 도금, 비전해 도금 등을 들 수 있다. 또한, 전도 통로의 외계측의 단부에 도금층을 형성하는 공정은 ACF를 반도체 웨이퍼에 접합하는 공정에 대하여 전후를 묻지 않는다. 접합하는 공정 전에 전도 통로의 외계측의 단부에 도금층을 형성한 경우, ACF를 반도체 웨이퍼에 접합할 때의 온도 조건은 도금의 융점 이하에서 실행하는 것이 바람직하다.
ACF의 외주 형상은 반도체 웨이퍼의 회로를 포함할 수 있는 것이면 무방하고, 위치 결정의 점에서는 반도체 웨이퍼와 같은 외형으로 하는 실시예이나, 반도체 웨이퍼보다 약간 작은 외형으로 하여 미세한 위치 결정을 실행하기 쉽도록 한 실시예가 바람직하다.
상술한 바와 같이, 반도체 웨이퍼와 ACF는 선 팽창 계수가 크게 상이하기 때문에, 얻어진 ACF 부착 웨이퍼에는 큰 굽힘이 발생하는 경우가 있다. 이 굽힘을 억제하기 위해서, 본 발명에서는 반도체 웨이퍼와 ACF를 중첩한 적층형상물에 부가하여, 상기 반도체 웨이퍼의 배면에 굽힘을 상쇄하여 억제하는 억제층을 설치하고, 적층형상물을 3층 구조로 하는 실시예를 제안한다. 이 형태로 접합한 것이 본 발명에 따른 상기 (8)의 실시예인 ACF 부착 웨이퍼이다.
상기 억제층은 온도 변화에 의해 ACF가 신축력을 발생할 때, 예컨대 수축하여 전체적으로 굽힘을 발생시키려고 할 때, 그 굽힘에 대항하여 상쇄하도록, 그 때와 동일한 온도 변화에 의해 수축하여, 반대 방향으로 굽힘을 발생시키는 층이다.
억제층의 구성이나 재료는 한정되지 않지만, ACF의 팽창 및 수축에 의한 굽힘을 효과적으로 상쇄하기 위해서는, 상기 억제층의 선 팽창 계수, 탄성률, 두께를 중요한 요소로서 간주하면 무방하다.
이하에, 상기 (8)의 실시예의 ACF 부착 웨이퍼에 대하여 상세하게 설명한다.
상기 (8)의 실시예의 ACF 부착 웨이퍼는 도 8에 도시하는 바와 같이, 반도체 웨이퍼(1)의 회로면(1a)에 ACF(2)가 접합되고, 상기 반도체 웨이퍼(1)의 배면(1b)에는 억제층(R1)이 접합된 것이다. 억제층(R1)은 온도 변화에 의해서 ACF(2)가 신축력을 발생시킬 때, 예컨대 수축하려고 f1 방향으로 굽힘을 발생시키려고 할 때,그 굽힘에 대항하여 상쇄하도록, 그 때와 동일한 온도 변화에 의해 수축하여, 반대의 f2 방향으로 굽힘을 발생시키는 층이다.
이 구성에 의해서, 예컨대 도 8에 있어서, ACF(2), 반도체 웨이퍼(1) 및 억제층(R1)을 가열하여, 각각을 충분히 열 팽창시킨 상태로 서로 접합하면, 냉각시에 ACF(2)가 수축하려고 해도, 억제층(R1)이 수축하려고 대항하여 전체적으로 굽힘은 억제된다. 또한, 접합시의 온도 조건과 그 후의 온도에 따라서는, ACF가 팽창하여 상기와는 반대 방향(f2)으로 굽힘을 발생시키려는 경우가 있지만, 억제층이 반대 방향(f1)으로 팽창하려고 하여 전체적으로 굽힘이 억제된다.
억제층은 ACF의 열 팽창(수축)에 의한 신축력에 대항하여 굽힘을 상쇄하도록 열 팽창(수축)하고자 하는 것이면, 재료나 층내의 구조는 한정되지 않는다. 억제층의 구조로는 동일 재료에 의해서만 형성된 균질한 1층 구조, 재료의 배합비나 특성이 무단계로 경사한 1층 구조, 다른 재료를 적층하여 구성되는 적층 구조, 다른 재료를 임의로 조합시켜 구성되는 복합 구조 등의 형태를 들 수 있다. 구체적으로는, 소망하는 신축 특성으로 되도록 선 팽창 계수나 탄성률을 두께 방향으로 변화시킨 구조나, 또한 회로면의 ACF와 매우 동일한 사양의 ACF를 억제층으로서 이용하는 형태를 들 수 있다.
억제층의 실시예 중에서도 동일한 재료만으로 구성되는 균질한 1층 구조로 하는 실시예는 재료면에서도 제조면에서도 저비용으로 형성할 수 있고, 각 온도에 있어서의 팽창이나 수축의 특성을 용이하게 계산할 수 있기 때문에 바람직하다. 이하, 이 실시예에 대하여 설명한다.
억제층을 동일한 재료로만 구성되는 균질한 1층 구조로 하여, ACF의 팽창 및수축에 의한 굽힘을 효과적으로 상쇄하기 위해서는, 상기 억제층의 선 팽창 계수, 탄성률, 두께를 중요한 요소로서 간주하여야 한다. 선 팽창 계수는 온도의 변화량과 치수의 변화량의 관계를 직접 나타내는 것이므로 중요하지만, 단지 크게 치수 변화하기만 함으로써 용이하게 외력에도 굽혀져 압축된다면 목적을 달성할 수 없다. 따라서, 어느 정도의 탄성률이 중요하게 된다. 또한, 두께는 상기 웨이퍼에 굽힘을 발생시킬 때의 웨이퍼를 구부리는 힘의 크기에 직접 관계하고 있고, 보다 두꺼운 쪽이 큰 탄성력을 발생시킨다. 이들 선 팽창 계수, 탄성률, 두께를 선택하여, ACF에 따라 굽힘을 바람직하게 상쇄할 수 있도록 억제층을 형성하면 무방하다.
후술하는 ACF의 특성을 고려하여, 억제층의 바람직한 선 팽창 계수는 10ppm 내지 200ppm, 그 중에서도 20ppm 내지 150ppm이 특히 바람직한 범위이다. 또한, 바람직한 탄성률은 0.1㎬ 내지 20㎬, 그 중에서도 0.5㎬ 내지 15㎬가 특히 바람직한 범위이다. 이들 값을 만족시키는 재료로는 에폭시, 아크릴 수지, 폴리에스테르, 폴리에틸렌, 폴리스티렌, 나일론 등의 유기 고분자 재료를 들 수 있다. 그 중에서도, Si 결정 등의 웨이퍼에 직접 접착할 수 있는 것으로는 에폭시 수지, 아크릴 수지 등을 들 수 있다. 억제층의 두께는 1㎛ 내지 100㎛, 바람직하게는 5㎛ 내지 80㎛이다.
억제층을 반도체 웨이퍼 접합하는 방법 및 억제층을 형성하는 방법으로는 별도로 형성한 억제층을 자체의 접착성에 의해 접합하는 방법, 접착제층을 개재하여 접합하는 방법, 액상 수지를 웨이퍼에 도포하여 ACF를 접합할 때에 동시에 경화시키는 방법 등을 들 수 있다.
본 발명에서는 억제층의 선 팽창 계수, 탄성률, 두께를 선택하는 것에 있어서, ACF의 선 팽창 계수(α1), 탄성률(E1), 두께(t1)의 곱(α1×E1×t1)과, 억제층의 선 팽창 계수(α2), 탄성률(E2), 두께(t2)의 곱(α2×E2×t2)의 비[(α1×E1×t1)/(α2×E2×t2)]가 특정한 범위내로 수습되도록 상기 요소를 선택함으로써, 효과적으로 굽힘을 억제할 수 있다는 것을 발견하였다. 이 비[(α1×E1×t1)/(α2×E2×t2)]가 0.5 내지 2.0 이면 실용상에 있어서 굽힘이 큰 장해로는 되지 않고, 다이싱 등의 가공이나 반송상에서도 문제로는 되지 않는다. 특히 0.6 내지 1.0 이면, 충분히 굽힘이 억제된 바람직한 AFC 부착 반도체 웨이퍼를 얻을 수 있다.
AFC 부착 반도체 웨이퍼의 굽힘 양은 도 9에 도시하는 바와 같이, 어느 측으로 휘어도 기준면으로부터 떨어진 방향으로 볼록해지도록 상기 피실험물을 장착한 때의, 기준면으로부터 가장 떨어진 만곡의 피크까지의 거리(m1)로 나타내는 것으로 한다. ACF측으로 굽혀진 경우의 부호를 +, 반대 경우의 부호를 -로 하고, 8인치 웨이퍼의 경우에 굽힘 양(m1)은 ±4㎜ 이내, 특히 ±2㎜ 이내인 것이 바람직하다.
상기 억제층에는 개체 식별 등을 위한 마킹용으로서 착색제를 배합할 수도 있다. 착색제에 한정은 없지만, 예컨대 카본, 삼산화이철(iron red) 등을 들 수 있다.
억제층의 외주 형상은 한정되지 않지만, 반도체 웨이퍼 전면에 걸쳐 굽힘을 대항할 수 있는 점이나 위치 결정의 점에서는, 동일한 외형으로 하는 것이 바람직하다.
상기 ACF 부착 웨이퍼를 제조하는 것에 있어서는, 결과적인 ACF 부착 웨이퍼에 굽힘을 발생시키지 않도록, 반도체 웨이퍼에 대하여 ACF(회로면)과 억제층(배면)을 각각의 신축력이 서로 대항하여 굽힘이 억제되도록, 가열 및/또는 가압을 부여하여 순차 또는 동시에 접합하는 것이 바람직하다. 예컨대, 3자를 먼저 따로 따로 가열하여 각각 충분히 열 팽창시키고 나서 압착하여 접합을 완료할 수도 있고, 실온에서 3자를 압착한 상태로 가열하여 접합할 수도 있다. 그 밖에, 우선 반도체 웨이퍼와 억제층을 가열하에서 접합하고, 다음에 ACF를 반도체 웨이퍼의 회로측에 접합하여 냉각하는 순서 등일 수도 있다. 또는, 반도체 웨이퍼 배면에 억제층을 형성한 후, 150℃ 내지 200℃로 가열하고, 이어서 이와 같은 고온의 온도 조건으로 ACF를 대항하도록 할 수도 있다.
상기 (8)의 ACF 부착 웨이퍼는 종래 공지한 가열법, 가압법을 이용하여 접합하여 형성할 수도 있지만, 굽힘을 발생시키지 않는다는 특징을 충분히 살리는 점에서는, 상기 (1)의 제조 방법을 이용하여 접합하는 것이 바람직하다. 즉, 3자를 위치 조절하여 적층 상태로 한 것을 가요성 필름에 의해, 또는 가요성 필름과 강판에 의해, 적층 방향으로 삽입하며 그리고 감압 가능하게 포위하고, 이 포위의 내부를 감압하며, 그 상태로 오토클레이브 등을 이용하여 외부에서 가열하고 기체로 가압하여 이들 3자의 적층 상태물을 일체화하는 방법이다.
실시예
우선, 상기 (1)의 제조 방법에 따라서 ACF 부착 웨이퍼를 실제로 제조하여품질을 평가한 결과를 실시예 1 내지 5로서 나타낸다.
반도체 웨이퍼의 사양은 실리콘 웨이퍼상에 집적 회로가 매트릭스 형상으로 반복하여 형성된 원판형상물로서, 외형 4인치, 총 두께 150㎛이다.
또한, ACF는 상기 공보 제 WO 98/07216 호에 기재한 바와 같이, 절연 동선을 권선하여 서로 융착시켜서 코일 블록으로 하고, 그것을 잘라 얻은 것으로서, 외형 80㎜×60㎜, 두께 70㎛이고, 절연성 필름 부분의 재료는 폴리카보디이미드(연화 온도 110℃; 연화 온도는 TMA 인장 모드로 10℃/분으로 승온했을 때의 변곡점의 온도로 나타냄)이다.
실시예 1
본 실시예에서는 도 1a 및 도 1b에 도시하는 바와 같이 필름과 강판을 이용하여, 도 5a 및 도 5b에 도시하는 바와 같이, 4개 장착하여 삽입 포위한 예를 나타낸다.
필름은 외형 310㎜×430㎜, 두께 50㎛의 폴리이미드 필름으로서 융점을 갖지 않고, 유리 전이 온도 285℃의 것(UPIREX(등록상표), "Ube Industries Ltd." 제조)을 이용했다.
강판은 재료 알루미늄(2017-TA), 사이즈 310㎜×430㎜, 두께 15㎜의 것을 이용했다.
반도체 웨이퍼와 ACF를 중첩한 적층형상물로 하고, 이것을 4개, 반도체 웨이퍼가 강판측으로 되도록 강판상에 배치하여, 필름으로 피복하고, 적층형상물이 필름과 강판에 의해 삽입되도록 포위하여 외주를 밀봉했다. 또한, 도 5b에 도시하는바와 같이, 강판의 흡인용 구멍을 통해 포위의 내부를 진공 펌프로 10㎜Hg의 진공 상태로 하고, 상기 구멍의 외부 개구를 밀봉하고 적층형상물을 포위하여 내부가 감압된 패키지로 했다. 이 패키지를 오토클레이브 장치("Ashida Seicakusho Corporation" 제품)내에 장착했다.
오토클레이브 장치에서의 가압용 기체로는 질소 가스를 이용했다. 가열 및 가압은 10℃/분의 비율로 승온, 0.98㎫/분의 비율로의 승압으로서, 동시에 개시하여 180℃, 4.9㎫까지 가열 가압하고, 반도체 웨이퍼와 ACF를 접합했다.
오토클레이브내에서의 적층형상물의 온도가 180℃에 이른 후, 우선 10℃/분의 비율로 냉각을 개시하여 60℃까지 강하한 시점에서, 0.98㎫/분의 비율로 강압을 개시하여 적층형상물의 온도가 30℃까지 강하한 시점에서 ACF에 밀착하고 있는 필름을 박리하여, ACF 부착 웨이퍼를 4장 취했다. 냉각과 강압의 조건 설정이나, 쿠션층을 개재시키지 않은 것이 원인으로 일부에 균열이 발생했지만, 본 발명의 제조 방법이 충분히 유용하다는 것을 알 수 있었다.
상기에서 얻은 ACF 부착 웨이퍼에 대하여, DUAL DICER DFD651("Disco Corporation" 제조)을 이용하여 다이싱을 실행하여 8㎜×8㎜의 정방형 ACF 부착 반도체 칩을 얻었다. 다이싱은 NBC-ZH1050 및 NBC-ZH205F의 블레이드를 사용하여 회전수 40000rpm, 절삭 속도 10㎜/sec이며, NBC-ZH1050 으로 ACF와 함께 반도체 웨이퍼측을 60㎛, 이어서 NBC-ZH205F로 웨이퍼를 완전히 절단했다.
실시예 2
본 실시예에서 상기 실시예 1에 있어서의 접합후의 냉각과 강압의 조건 설정을 변경한 것 이외에는 실시예 1과 동일하게 ACF 부착 웨이퍼를 제조했다.
냉각과 강압의 조건 설정은 오토클레이브내에서의 적층형상물의 온도가 180℃에 달한 후, 우선 압력을 0.98㎫/분의 비율로 대기압까지 강압하여, 압력이 대기압으로 되는 동시에 냉각을 개시하고, 샘플 온도가 30℃로 된 단계에서 폴리이미드 필름을 박리하여, 균열이나 결락이 없는 ACF 부착 웨이퍼를 4장 얻을 수 있었다.
실시예 3
본 실시예에서는 본 발명의 제조 방법에 의한 다수개 동시 가공의 실험을 하여, 본 발명의 제조 방법의 대량생산성을 확인했다.
도 5a 및 도 5b에 도시하는 바와 같이, 4개 장착한 대량생산용 지그(포위 구조는 상기 실시예 1과 동일하고, 폴리이미드 필름과 강판을 이용한 것)에 적층형상물을 포위 상태로 장착하고, 이것을 2세트 준비했다. 이것들을 도 7에 도시하는 바와 같이, 가열, 가압 가능한 밀폐조내에 20㎜의 간격을 두고 상하 2단으로 배치하여 접합을 실행했다.
접합후, 샘플 온도가 30℃로 된 단계에서 각각의 강판으로부터 폴리이미드 필름을 박리하고, 양품의 ACF 부착 웨이퍼를 8장 얻을 수 있었다. 이로써, 본 발명이 다수개 동시 가공에 적합하다는 것을 확인할 수 있었다.
실시예 4
본 실시예는 적층형상물을 삽입하여 포위하는 것에 있어서, 박리용 층을 개재한 실시예의 실시예이다. 본 실시예에서는 상기 실시예 1에 있어서 적층형상물을 삽입하여 포위하는 것에 있어서, 필름과 ACF 사이에 70㎛ 두께의 불소 필름을개재한것 이외에는 실시예 1과 동일하게 ACF 부착 웨이퍼를 제조했다. 접합후, ACF로부터 용이하게 포위용 필름을 박리할 수 있고, 박리용 층을 개재하는 것이 유용하다는 것을 확인할 수 있었다.
실시예 5
본 실시예는 적층형상물을 삽입하여 포위하는 것에 있어서, 쿠션층을 개재한 실시예의 실시예이다. 상기 실시예 1에 있어서 적층형상물을 삽입하여 포위하는 것에 있어서, 강판과 반도체 웨이퍼 사이에 다공질 폴리에스테르 필름을 쿠션재로서 개재한것 이외에는 실시예 1과 동일하게 ACF 부착 웨이퍼를 제조했다.
쿠션재로서 폴리에스테르 필름에는 두께가 초기 상태에서 3.66㎜, 또한 최대 압축시에는 두께가 0.144㎜로 되는 Airwave(등록 상표) N-7("Airtec Corporation" 제품)을 사용했다.
접합후, 샘플이 30℃로 된 단계에서, 포위를 풀어 쿠션재를 박리한 바,　균열이나 결락이 없는 ACF 부착 웨이퍼를 4장 얻을 수 있었다. 이로써, 쿠션층을 개재한 것이 유용하다는 것을 확인할 수 있었다.
비교예 1
실시예 1과 비교하기 위해서, 실시예 1에 있어서 포위의 내부의 감압을 실행하지 않고 가열 가압을 하여 ACF 부착 웨이퍼를 제조했다. 다른 조건은 실시예 1과 동일하다. 얻어진 ACF 부착 웨이퍼를 칩 사이즈로 분단하여, 개개로 접합 상태를 조사한 바, 접합부의 보이드가 원인으로 반도체 웨이퍼로부터 ACF가 용이하게 박리하는 칩이 70% 있고, 나머지 칩에도 많은 보이드를 포함하는 신뢰성이 낮은 접합상태로 되어 있었다.
비교예 2
본 비교예에서는 필름에 의한 포위를 하지 않고, 진공조내에서 2장의 강판에 의해 기계적인 압력을 부가할 수 있는 진공 프레스 장치("Kitagawa Seiki Co., Ltd." 제품)를 이용하여, 진공 공간내에서의 가열 가압을 실행하여 ACF 부착 웨이퍼를 제작했다. 조내를 0㎜Hg로 한 상태에서, 반도체 웨이퍼와 ACF의 적층형상물에 대하여, 7℃/분의 비율로 승온하여 180℃까지 가열하고, 진공 프레스 장치의 최저 가압력으로 되는 7.55㎫의 압력을 가압판에 의한 압축으로 부가했다.
샘플 온도가 180℃에 이른 후, 6℃/분의 비율로 냉각하여 가압을 개방했지만, 모두 30℃로 된 단계에서 웨이퍼 전면에 큰 균열이 다수 발생하고 있어 사용 불가능했다.
다음에, 상기 (8)의 실시예를 ACF 부착 웨이퍼를 실제로 제작한 예를 실시예 6 내지 8로 나타낸다.
각 실시예에서는 ACF의 사양을 여러 가지로 변경하고, 각각에 대하여 효과적으로 굽힘을 상쇄할 수 있는 억제층의 사양 및 비교를 위한 사양을 결정하여, 각각의 굽힘을 관찰했다.
이용한 반도체 웨이퍼의 사양은 실리콘 웨이퍼(두께 300㎛, 외경 6인치의 원판상)상에 1개당 10㎜×10㎜인 정방형의 외형을 갖는 집적회로가 매트릭스 형상으로 180개 반복하여 형성된 것이다.
또한, ACF는 상기 국제 출원 공개 공보 제 WO 98/07216 호에 기재한 바와 같이, 절연 전선을 감아 서로 융착시켜서 코일 블록으로 하고, 그것을 잘라 얻은 것이다.
실시예 6
[ACF의 사양]
전도 통로의 단면은 절연성 필름면과 동일면이고, 두께(t1)는 70㎛, 외형은 실리콘 웨이퍼와 동일하다. ACF 전체로서의 선 팽창 계수(α1)는 70ppm, 탄성률(E1)은 3.5㎬이다. 따라서, 곱(α1×E1×t1)=17150 이다. 절연성 필름의 재료는 폴리이미드, 전도 통로의 재료는 Cu, 전도 통로 직경은 18㎛이다.
[억제층의 사양]
두께(t2)는 70㎛, 외형은 실리콘 웨이퍼와 동일하다. 재료는 에폭시 수지이다. 선 팽창 계수(α2)는 50ppm, 탄성률(E2)은 5㎬, 따라서 곱(α2×E2×t2)=17500 이다. 또한, 비[(α1×E1×t1)/(α2×E2×t2)]≒1.0 이다.
에폭시 수지 100중량부, 노볼락 페놀 수지 66중량부, 고무 성분 30중량부, 경화 촉진제 4중량부, 실리카 200중량부로 구성된다. 두께 70㎛의 열 경화성 시트를 반도체 웨이퍼의 배면측에 중첩하고, 반도체 웨이퍼의 회로면측에는 ACF를 중첩하여 3층의 적층형상물로 했다.
상기 3층의 적층형상물의 접합 방법에는 가요성 필름에 의해 포위하고, 내부를 감압하고 외부로부터 가압하여 가열하는 본 발명의 제조 방법을 이용했다. 보다 구체적으로는, 방형의 가요성 필름을 중첩하고, 주연 4측면중 3측면을 기밀하게 접합한 밀봉용 백을 준비하여, 이속에 상기 적층형상물을 넣고, 백내를 감압한 상태로 백의 개구부를 밀봉하여 진공 패키지로 했다. 이 진공 패키지를 오토클레이브에 넣어, 180℃로 가열하며 또한 기체에 의한 가압을 하여 10분간 유지하고, 상기 진공 패키지내의 적층형상물을 일체화하여 ACF 부착 웨이퍼로 했다. 이어서, 상압으로 복귀시키면서 냉각했다.
진공 패키지로부터 취득, 얻어진 ACF 부착 웨이퍼의 굽힘을 조사한 바, 실온에 있어서 굽힘 양의 측정 결과는 0 이었다.
실시예 7
[ACF의 사양]
두께(t1)는 70㎛, 선 팽창 계수(α1)는 150ppm, 탄성률(E1)은 1㎬이다. 따라서, 곱(α1×E1×t1)=10500 이다. 절연성 필름의 재료는 폴리아미드, 전도 통로의 재료는 Cu, 그 밖에는 실시예 6과 동일하다.
[억제층의 사양]
두께(t2)는 36㎛, 재료는 불포화 폴리에스테르, 선 팽창 계수(α2)는 140ppm, 탄성률(E2)은 3㎬, 그 밖에는 실시예 6과 동일하다.
곱(α2×E2×t2)=15120 이고, 또한 비[(α1×E1×t1)/(α2×E2×t2)]≒0.7이다.
억제층의 형성 방법, ACF의 접합 방법은 실시예 6과 동일하다. 얻어진 ACF 부착 웨이퍼의 굽힘을 조사한 바, 실온에 있어서 도 1의 화살표(f2)측으로 휘어지고, 굽힘 양은 1㎜이었다.
실시예 8
[ACF의 사양]
두께(t1)는 40㎛, 선 팽창 계수(α1)는 80ppm, 탄성률(E1)은 4㎬이다. 따라서, 곱(α1×E1×t1)=12800 이다. 절연성 필름의 재료는 폴리이미드, 전도 통로의 재료는 Cu, 그 밖에는 실시예 6과 동일하다.
[억제층의 사양]
두께(t2)는 55㎛, 재료는 폴리아미드, 선 팽창 계수(α2)는 80 ppm, 탄성률(E2)은 2㎬, 그 밖에는 실시예 6과 동일하다.
곱(α2×E2×t2)=8800 이고, 또한 비[(α1×E1×t1)/(α2×E2×t2)]≒1.5이다.
억제층의 형성 방법, ACF의 접합은 실시예 6과 동일하다. 얻어진 ACF 부착 웨이퍼의 굽힘을 조사한 바, 실온에 있어서 도 8의 화살표(f1)의 측으로 휘어지고, 굽힘 양은 0.5㎜이었다.
비교예 3
[ACF의 사양]
두께(t1)는 70㎛, 선 팽창 계수(α1)는 70ppm, 탄성률(E1)은 3.5㎬이다. 따라서, 곱(α1×E1×t1)=17150 이다. 절연성 필름의 재료는 폴리아미드, 전도 통로의 재료는 Cu, 그 밖에는 실시예 6과 동일하다.
[억제층의 사양]
두께(t2)는 40㎛, 재료는 에폭시 수지, 선 팽창 계수(α2)는 50ppm, 탄성률(E2)은 3.5㎬, 그 밖에는 실시예 6과 동일하다.
곱(α2×E2×t2)=7000 이고, 또한 비[(α1×E1×t1)/(α2×E2×t2)]≒2.45 이다.
억제층의 형성 방법, ACF의 접합은 실시예 6과 동일하다. 얻어진 ACF 부착 웨이퍼의 굽힘을 조사한 바, 실온에 있어서 도 8의 화살표(f1)측으로 휘어지고, 굽힘 양은 5㎜이었다.
실시예 6 내지 8, 비교예 3에서 명확하듯이, ACF에 대하여 억제층의 두께, 선 팽창 계수, 탄성률을 적절히 선택하여 반도체 웨이퍼에 부여함으로써, 굽힘이 효과적으로 억제된다는 것을 알 수 있었다.
본 발명에 의한 제조 방법에 의해서, ACF와 반도체 웨이퍼의 접합체를 양호한 품질을 유지하면서 효율적으로 제조할 수 있게 되었다. 반도체 웨이퍼에 대한 ACF의 접합이 대량생산화 가능하여, 양자의 접속 공정을 간소화할 수 있기 때문에, 반도체 소자를 비피복 상태로 회로 패턴에 접속하는 비피복 칩 실장의 보급을 기대할 수 있고, 조립 비용도 낮아진다.
또한, 반도체 웨이퍼의 배면에 억제층을 부여함으로써, ACF와 반도체 웨이퍼의 접합체를 굽힘이 억제된 구조체로서 제공하는 것이 가능해져, 다이싱 등으로의 굽힘에 기인한 문제는 해소되었다.
본 출원은 일본 특허 출원 제 1999-258059 호 및 제 1999-285150 호를 기초로 하고 있고, 그것들의 내용은 본 명세서에 모두 포함된다.

Claims (15)

  1. 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법에 있어서,
    반도체 웨이퍼의 회로면에 이방성 도전성 필름을 중첩한 것을 가요성 필름에 의해서, 또는 가요성 필름과 강판에 의해서 적층 방향으로 삽입하며 그리고 감압 가능하게 포위하는 단계와,
    이 포위의 내부를 감압하는 단계와,
    그 상태에서 외부로부터 적어도 적층 방향으로 가압하고 가열하여, 반도체 웨이퍼와 이방성 도전성 필름을 접합하는 단계를 포함하며,
    외부로부터의 가압을 먼저 개방하고, 다음으로 온도를 강하하는 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 이방성 도전성 필름이 절연성 수지로 구성되는 필름 기판속에 금속 도선이 서로 절연된 상태이며, 또한 상기 해당 필름 기판을 두께 방향으로 관통한 상태로 전도 통로로서 복수개 설치된 구조를 가지며, 필름 기판에 이용되는 절연성 수지가 가열에 의해 접착성을 나타내는 재료인 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
  3. 제 2 항에 있어서,
    상기 이방성 도전성 필름의 전도 통로의 양단부중 적어도 한쪽 단부에 도금층이 형성되어 있는 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
  4. 제 1 항에 있어서,
    가요성 필름에 의해서 또는 가요성 필름과 강판에 의해서, 상기 중첩한 것이 적층 방향으로 삽입하며, 박리용 층을 개재하여 삽입하는 것인 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
  5. 제 4 항에 있어서,
    박리용 층의 두께가 25㎛ 내지 250㎛인 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
  6. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 중첩한 것이 가요성 필름과 강판에 의해 적층 방향으로 삽입되며, 중첩한 것과 강판 사이에 쿠션층이 더 개재되는 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
  7. (삭제)
  8. 반도체 웨이퍼의 회로면에 이방성 도전성 필름이 접합되어 있고, 상기 반도체 웨이퍼의 배면에는 온도 변화에 의해 상기 이방성 도전성 필름에 발생하는 신축력에 대항하여 전체의 굽힘을 억제하도록, 상기 온도 변화에 의해 신축력을 발생하는 억제층이 접합되어 있는 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼.
  9. 제 8 항에 있어서,
    상기 이방성 도전성 필름이 절연성 수지로 구성되는 필름 기판속에 금속 도선이 서로 절연된 상태이며, 또한 상기 필름 기판을 두께 방향으로 관통한 상태로 전도 통로로서 복수개 설치된 구조를 가지며, 필름 기판에 이용되는 절연성 수지가 가열에 의해 접착성을 나타내는 재료인 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼.
  10. 제 9 항에 있어서,
    상기 이방성 도전성 필름의 전도 통로의 양단부중 적어도 외계측의 단부에 도금층이 형성되어 있는 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼.
  11. 제 8 항에 있어서,
    상기 억제층의 재료가 유기 고분자 재료인 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼.
  12. 제 8 항에 있어서,
    상기 이방성 도전성 필름의 선 팽창 계수(α1), 탄성률(E1) 및 두께(t1)의 곱(α1×E1×t1)과, 상기 억제층의 선 팽창 계수(α2), 탄성률 (E2) 및 두께(t2)의 곱(α2×E2×t2)의 비[(α1×E1×t1)/(α2×E2×t2)]가 0.5 내지 2.0인 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼.
  13. 제 8 항에 있어서,
    상기 억제층이 착색제가 배합된 것인 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼.
  14. 제 8 항 내지 제 13 항중 어느 한 항에 기재된 이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법에 있어서,
    반도체 웨이퍼의 회로면에는 이방성 도전성 필름을 중첩하는 단계와,
    상기 반도체 웨이퍼의 배면에는 온도 변화에 따라 상기 이방성 도전성 필름에 발생하는 신축력에 대항하여, 상기 반도체 웨이퍼의 굽힘을 억제하도록 상기 온도 변화에 의해 신축력을 발생하는 억제층을 중첩하는 단계와,
    각각의 신축력이 서로 대항하여 굽힘이 억제되도록 가열 및/또는 가압을 부여하고, 이들을 순차 또는 동시에 반도체 웨이퍼에 접합하는 단계를 더 포함하는 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
  15. 제 14 항에 있어서,
    반도체 웨이퍼의 회로면에 이방성 도전성 필름을 중첩하는 단계와,
    상기 반도체 웨이퍼의 배면에 상기 억제층을 중첩하는 단계와,
    이것을 가요성 필름에 의해, 또는 가요성 필름과 강판에 의해 적층 방향으로 삽입하며 그리고 감압 가능하게 포위하는 단계와,
    이 포위의 내부를 감압하는 단계와,
    그 상태로 외부로부터 적어도 적층 방향으로 가압하고 가열하여, 반도체 웨이퍼와 이방성 도전성 필름의 접합 및 반도체 웨이퍼와 억제층의 접합을 실행하는 단계를 포함하는 것을 특징으로 하는
    이방성 도전성 필름 부착 반도체 웨이퍼의 제조 방법.
KR1020027003154A 1999-09-10 2000-08-24 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법 KR20020053809A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00258059 1999-09-10
JP25805999A JP2001085575A (ja) 1999-09-10 1999-09-10 異方導電性フィルム付き半導体ウエハの製造方法
JP28515099A JP2001110477A (ja) 1999-10-06 1999-10-06 異方導電性フィルム付き半導体ウエハ及びその製造方法
JPJP-P-1999-00285150 1999-10-06
PCT/JP2000/005730 WO2001020661A1 (fr) 1999-09-10 2000-08-24 Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant

Publications (1)

Publication Number Publication Date
KR20020053809A true KR20020053809A (ko) 2002-07-05

Family

ID=26543525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027003154A KR20020053809A (ko) 1999-09-10 2000-08-24 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6613608B1 (ko)
EP (1) EP1220310A4 (ko)
KR (1) KR20020053809A (ko)
WO (1) WO2001020661A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435034B1 (ko) * 2001-11-08 2004-06-09 엘지전선 주식회사 이방성 도전필름
US20040079474A1 (en) * 2002-10-24 2004-04-29 Nitto Denko Corporation Production method of anisotropic conductive connector
JP2004238441A (ja) * 2003-02-04 2004-08-26 Nitto Denko Corp 光半導体素子封止用樹脂
JP2004273639A (ja) * 2003-03-06 2004-09-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2005167092A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置の製造方法
JP2005259847A (ja) * 2004-03-10 2005-09-22 Nitto Denko Corp 光半導体装置の製造方法
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
JP4832107B2 (ja) * 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
DE102006040724A1 (de) * 2006-08-31 2008-03-06 Siemens Ag Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls und elektronisches Modul
JP5297859B2 (ja) * 2009-03-27 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
EP2800131A1 (en) * 2013-04-29 2014-11-05 ABB Technology AG Method for sinter bonding semiconductor devices
US11419221B2 (en) * 2018-05-02 2022-08-16 Eleadtk Co., Ltd. Method of forming protective film on at least one electronic module
JP2020047617A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 基板処理装置、半導体装置の製造方法、および被加工基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
JP2895569B2 (ja) * 1990-05-11 1999-05-24 キヤノン株式会社 電気的接続部材および電気回路部材
US5270574A (en) * 1991-08-01 1993-12-14 Texas Instruments Incorporated Vacuum micro-chamber for encapsulating a microelectronics device
JP3461008B2 (ja) * 1993-01-29 2003-10-27 日立化成工業株式会社 電極の接続方法
EP0751561A4 (en) * 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
US6030857A (en) * 1996-03-11 2000-02-29 Micron Technology, Inc. Method for application of spray adhesive to a leadframe for chip bonding
CN1111926C (zh) * 1996-08-08 2003-06-18 日东电工株式会社 各向异性导电膜及其制造方法
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen
EP0856886B1 (en) * 1997-01-31 2003-06-25 STMicroelectronics S.r.l. Process for forming an edge structure to seal integrated electronic devices, and corresponding device
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
JP3381781B2 (ja) * 1998-12-25 2003-03-04 ソニーケミカル株式会社 電子部品接続体の製造方法及びその製造装置
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
WO2001035457A1 (en) * 1999-11-08 2001-05-17 Amerasia International Technology, Inc. Wafer level application of tack-free die-attach adhesive film

Also Published As

Publication number Publication date
EP1220310A1 (en) 2002-07-03
EP1220310A4 (en) 2008-03-05
WO2001020661A1 (fr) 2001-03-22
US6613608B1 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
KR100870288B1 (ko) 반도체 장치의 제조 방법
US7772032B2 (en) Manufacturing method for electronic devices
US6503821B2 (en) Integrated circuit chip carrier assembly
JP4261356B2 (ja) 半導体パッケージを製造する方法
KR20020053809A (ko) 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법
KR101138306B1 (ko) Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ
KR100923596B1 (ko) 적층형 반도체 장치
US7985621B2 (en) Method and apparatus for making semiconductor packages
KR101086014B1 (ko) 고방열성 광소자용 기판 및 그 제조방법
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
JP2003282819A (ja) 半導体装置の製造方法
KR20070032702A (ko) 반도체장치와 반도체장치 제조용 기판 및 반도체장치제조용 기판의 제조방법
CN100380653C (zh) 半导体器件及其制造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
WO2006070457A1 (ja) 高熱伝導性回路モジュールの製造方法及び高熱伝導性回路モジュール
WO2007099759A1 (ja) 部品接合方法、部品積層方法および部品接合構造体
WO2019044512A1 (ja) 電磁波シールド用フィルム
JP2004055770A (ja) 半導体装置の製造方法および半導体装置
JP5023664B2 (ja) 半導体装置の製造方法
JP2017518640A (ja) エアキャビティパッケージ
JP2001085575A (ja) 異方導電性フィルム付き半導体ウエハの製造方法
JP2000114319A (ja) 半導体装置の製造法
JPH11224912A (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
TW202010620A (zh) 樹脂成型裝置、脫模膜的剝離方法、樹脂成型品的製造方法
KR20150060001A (ko) 인쇄회로기판 제조용 캐리어 및 이의 제조방법, 그리고 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid