WO2001020661A1 - Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant - Google Patents

Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant Download PDF

Info

Publication number
WO2001020661A1
WO2001020661A1 PCT/JP2000/005730 JP0005730W WO0120661A1 WO 2001020661 A1 WO2001020661 A1 WO 2001020661A1 JP 0005730 W JP0005730 W JP 0005730W WO 0120661 A1 WO0120661 A1 WO 0120661A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
anisotropic conductive
film
conductive film
acf
Prior art date
Application number
PCT/JP2000/005730
Other languages
English (en)
French (fr)
Inventor
Miho Yamaguchi
Yuji Hotta
Fumiteru Asai
Original Assignee
Nitto Denko Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25805999A external-priority patent/JP2001085575A/ja
Priority claimed from JP28515099A external-priority patent/JP2001110477A/ja
Application filed by Nitto Denko Corporation filed Critical Nitto Denko Corporation
Priority to US10/070,637 priority Critical patent/US6613608B1/en
Priority to KR1020027003154A priority patent/KR20020053809A/ko
Priority to EP00955011A priority patent/EP1220310A4/en
Publication of WO2001020661A1 publication Critical patent/WO2001020661A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C51/00—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor
    • B29C51/16—Lining or labelling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0015—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid warp or curl
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C2791/00—Shaping characteristics in general
    • B29C2791/004—Shaping under special conditions
    • B29C2791/006—Using vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C2791/00—Shaping characteristics in general
    • B29C2791/004—Shaping under special conditions
    • B29C2791/007—Using fluid under pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C51/00—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor
    • B29C51/10—Forming by pressure difference, e.g. vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a technique for applying an anisotropic conductive film to a semiconductor wafer.
  • An anisotropic conductive film (hereinafter also referred to as “ACF”) is a film exhibiting anisotropic conductivity. It exhibits conductivity in a direction penetrating the front and back of the film, but has a direction in which the film surface spreads. Indicates an insulating property. Therefore, the ACF is inserted between the bare semiconductor element (chip) cut out from the wafer state and the external circuit board, and these three members are crimped together, and the electrodes provided on the circuit surface of the chip and the external circuit An electrical connection with the substrate is obtained.
  • the external circuit board is a package substrate for a chip or a general printed circuit board for mounting the chip with other devices. With the recent large-scale integration of semiconductor integrated circuits and finer pitch of connection terminals (electrode pads, etc.), the use of ACF in chip mounting is increasing.
  • this conventional ACF As a conventional ACF, there is known one formed by dispersing conductive fine particles in a film made of an adhesive insulating material.
  • this conventional ACF has a problem in that it is difficult to connect to an object having a fine pitch due to its structure and a problem that the electrode shape of the chip must be convex (bump shape).
  • the present inventors have further studied the connection between the chip and the external circuit board with the ACF interposed therebetween as described above, and have newly found that the following problems exist.
  • the present invention proposes a procedure in which ACF is first bonded to either the chip or the external circuit board.
  • the present invention has the following features.
  • a semiconductor wafer in which an anisotropic conductive film is superimposed on the circuit surface is surrounded by a flexible film or by a flexible film and a rigid plate in the stacking direction and surrounded by a pressure reducing mechanism. The inside of the surroundings is decompressed, and in that state, the semiconductor wafer and the anisotropic conductive film are bonded by heating at least in the laminating direction and heating to join the semiconductor wafer and the anisotropic conductive film.
  • a plurality of the above-described anisotropic conductive films are provided as conductive paths in a film substrate made of an insulating resin in a state where metal conductive wires are insulated from each other and penetrate the film substrate in a thickness direction.
  • the thickness of the release layer is 25 ⁇ !
  • An anisotropic conductive film is bonded to the circuit surface of the semiconductor wafer, and the entire back surface of the semiconductor wafer is restrained from warping against stretching force generated in the anisotropic conductive film due to a temperature change.
  • a plurality of the anisotropic conductive films are provided as conductive paths in a film substrate made of an insulating resin in a state where the metal conductors are insulated from each other and penetrate the film substrate in a thickness direction.
  • An anisotropic conductive film is overlaid on the circuit surface of the semiconductor wafer,
  • a manufacturing method characterized in that heating and / or pressurizing are applied so that respective stretching forces oppose each other and warpage is suppressed, and these are sequentially or simultaneously bonded to a semiconductor wafer.
  • An anisotropic conductive film is overlaid on the circuit surface of the semiconductor wafer, and the suppression layer is overlaid on the back surface of the semiconductor wafer,
  • the semiconductor wafer with an anisotropic conductive film is also referred to as “ACF attached wafer” and described.
  • FIGS. 1A and 1B are cross-sectional views showing a state where an ACF-attached wafer is being processed according to the manufacturing method (1) according to the present invention.
  • the figure shows the film and rigid board Is shown.
  • the detailed internal structure of the semiconductor wafer 1 is omitted.
  • the thickness of the conduction path of the ACF and the dimensional ratio in the vertical and horizontal directions have been exaggerated. Hatching is used to distinguish areas.
  • FIG. 2A and FIG. 2B are views showing a mode of surrounding using a film.
  • FIG. 3 is a diagram showing another embodiment in which a film and a rigid plate are used to surround the film.
  • FIG. 4 is a view showing an embodiment in which various functional layers are interposed when sandwiching and surrounding a laminated product.
  • FIGS. 5A and 5B are diagrams showing examples of mass production jigs in a case where a laminate is surrounded by a film and a rigid plate.
  • FIG. 5a is a top view.
  • FIG. 5b shows a cross section XX of FIG. 5a, but for convenience of description, a suction hole H that does not appear in this cross section is added.
  • FIG. 6 is a cross-sectional view showing another example of a jig for mass production in a case where a laminate is surrounded by a film and a rigid plate. Suction head ⁇ Suction tube is not shown in cross section. The top view of this figure is the same as FIG. 5a except for the suction head.
  • FIG. 7 is a cross-sectional view showing an example of an apparatus in which a plurality of jigs for mass production shown in FIGS. 5A and 5B can be further processed at the same time so that the pressure can be reduced, heated, and pressed.
  • FIG. 8 is a cross-sectional view showing the configuration of the wafer with ACF of the above (8) according to the present invention.
  • the detailed internal structure of the semiconductor wafer 1 is omitted.
  • the width of the ACF passageway and the dimensional ratio in the horizontal and vertical directions have been exaggerated. Hatching is used to distinguish regions.
  • FIG. 9 is a diagram that defines the amount of warpage of the wafer with ACF.
  • FIG. 10 is a cross-sectional view of an ACF-equipped wafer when no suppression layer is provided.
  • FIG. 11 is a schematic diagram showing a partially enlarged view of the ACF film surface.
  • semiconductor wafer as used in the present invention means that an element structure is formed on a wafer (crystal substrate). It is a plate-like object formed as described above.
  • An element structure is a type of circuit that includes a semiconductor crystal layer and electrodes, and has a simple structure such as a light-emitting element, a CPU, a memory, and a processor that integrates various arithmetic circuits. Is mentioned.
  • a large number of element structures are usually formed on a wafer by repeating in a matrix, and are ultimately cut into individual chips.
  • the device may be formed on a wafer as one large device.
  • the wafer may be a crystal substrate capable of growing a semiconductor crystal layer, such as a sapphire crystal for growing a GaN-based semiconductor, in addition to a semiconductor crystal such as Si GaAs.
  • a semiconductor crystal layer such as a sapphire crystal for growing a GaN-based semiconductor
  • the surface on which the element structure is formed is referred to as “circuit surface” and the surface on the opposite side is referred to as “back surface” in order to distinguish both surfaces of the semiconductor wafer.
  • the manufacturing method (1) will be described using an embodiment using a flexible film and a rigid plate as an example.
  • the description of the mode using only the flexible film will be added as needed.
  • the production method of the present invention includes the following steps (i) and (ii).
  • ACF 2 is superimposed on the circuit surface (the upper surface in the figure) of the semiconductor wafer 1.
  • This superimposed product (hereinafter, referred to as a “laminated product”) may be in a state of merely overlapping or in a temporary fixing state.
  • the laminate is sandwiched between the flexible film 3 and the rigid plate 4 in the laminating direction, and is surrounded by the flexible film 3 so that the pressure can be reduced.
  • step (ii) Next, as shown in Fig. lb, the interior surrounded by the flexible film 3 and the rigid plate 4 is depressurized, and in this state, pressure is applied from the outside at least in the laminating direction (arrow F in the figure). Then, the semiconductor wafer 1 and the ACF 2 are joined by heating to obtain a wafer with an ACF.
  • the flexible film is also simply referred to as “film”.
  • “to sandwich in the laminating direction and to be capable of reducing the pressure” basically means to entirely surround the laminate so that the inside of the surrounding can be reduced in pressure.
  • both outer surfaces A and B of the laminate depressurize part of the enclosure
  • both outer surfaces A and B that is, so that they can be pressed from outside in the laminating direction
  • surrounding enclosing in the stacking direction and enclosing in such a manner as to enable decompression
  • this state is simply referred to as “surrounding”.
  • the laminate When the laminate is surrounded by the film and the rigid plate, it is not limited which of the ACF and the semiconductor wafer is used as the rigid plate side, but when the ACF and the semiconductor wafer are aligned on the rigid plate. In the case where the bonding is performed by applying a uniform pressure from the ACF side, it is preferable that the wafer is on the rigid plate side.
  • the laminate is sandwiched and wrapped by a pair of films 5 and 6.
  • the pair of films is not limited to two films completely separated from each other, but includes all aspects of a film that can be surrounded by a laminate. For example, if a single film is folded into two and a laminate is sandwiched between them and surrounded, a pair of films is formed by partially joining the outer edges of the two stacked films. A pair of films is also provided in such a manner that it is formed in a bag shape and is easily surrounded by sandwiching the laminated material.
  • FIG. 3 shows a composite embodiment of the embodiment of FIG. 1a and the embodiment of FIG. 2a, in which the film 5, the film 6, and the rigid plate 4 are used to surround.
  • the present invention is characterized in that at least one film is involved in the surrounding.
  • Fig. 1 shows that the ACF can prevent the ACF from being displaced with respect to the semiconductor wafer before bonding, and that the unintentional bending caused by the film shrinking due to the reduced pressure can be prevented.
  • an embodiment using a film and a rigid plate is preferable.
  • the bonding condition between the film and the rigid plate for sealing, and the bonding condition between the films Any condition can be used as long as the internal pressure can be maintained, such as a peelable adhesive state, an adhesive state using a double-sided adhesive tape, an inseparable welded state, a connection using a tool, and the like.
  • a peelable adhesive state an adhesive state using a double-sided adhesive tape
  • an inseparable welded state a connection using a tool, and the like.
  • the film has a flexible property that can be squeezed along the laminate when the inside of the enclosure is depressurized, strength to withstand use, airtightness, and heat resistance to heating for bonding described later. I just need.
  • a one-layer structure made of an organic polymer material is mentioned as being inexpensive and preferable in terms of characteristics.
  • another material layer such as a metal layer may be laminated. It may be done.
  • the ACF exhibits adhesiveness by heating at the time of bonding, it is preferable to use a polyimide resin film having peelability (release property).
  • the thickness of the film is preferably 25 to 250 ⁇ m, and the film easily conforms to the outer surface of the laminated material when the film is deflated by the reduced pressure inside the envelope and the reduced pressure inside the enclosure. From the viewpoint, 30 to 100 ⁇ m is more preferable.
  • the rigid plate as referred to in the present invention may be a rigid body having at least a plane portion capable of surrounding the laminated material sandwiched between the films, and does not mean only the plate-shaped material, but is not limited to a jig as a jig. In terms of handling, plate-like objects are preferred.
  • the material of the rigid plate is not limited, but a plate material that is excellent in thermal conductivity during heating, hardly deforms and hardly oxidizes, such as an aluminum plate or a SUS plate, is preferably used.
  • the external shape of the film and the rigid plate need only be at least large enough to enclose the laminate of the ACF and the semiconductor wafer, but as shown in Fig.
  • the productivity can be further improved by setting the size of the laminated product (W1 to W4 in the figure) to be able to be set and enclosed.
  • the semiconductor wafer and the ACF not only correspond one-to-one, but also the ACF size corresponds to the size encompassing the entire number of semiconductor wafers. It may be divided into wafer units.
  • the laminate is sandwiched and surrounded by the film or the film and the rigid plate, not only the laminate is directly sandwiched but also various functional layers may be interposed as necessary. As an example, as shown in FIG.
  • a mode in which a release layer S2 having heat resistance and release properties (release properties) is disposed between the ACF 2 and the film 3 is exemplified.
  • the release layer is preferably a heat-resistant film such as a polyimide film or a fluorine film.
  • the heat-resistant film may be a layer obtained by further applying a release agent used for molding or the like to the heat-resistant film.
  • a fluorine film is preferable from the viewpoint of peelability.
  • the thickness of the peeling layer is preferably about 25 to 250 // m, and particularly preferably 30 to 200 ⁇ m from the viewpoint of peelability.
  • a mode in which a cushion layer S1 is disposed between the semiconductor wafer 1 and the rigid plate 4 as shown in FIG. This makes it possible to disperse, in the cushion layer S1, the isotropic pressure applied to the semiconductor wafer warped to the circuit forming surface during the reduced pressure vacuum, which is effective in preventing the wafer from cracking.
  • examples of a method of reducing the pressure inside the enclosure include a method of sucking only the air inside the enclosure and a method of reducing the pressure inside and outside the enclosure. The effect of the decompression is not only to remove bubbles at the junction between the semiconductor wafer and the ACF, but also to make the film adhere to the laminate and sandwich it as is preferable for the pressurization described later.
  • the vacuum at the time of decompression is in a preferable range of about 30 mmHg to 0 mmHg, particularly about 20 mmHg to 0 mmHg.
  • various devices for reducing the pressure such as a vacuum pump, may be used.
  • the mode of the enclosure for maintaining the inside of the enclosure in a vacuum state may be freely determined so as to be compatible with the setup from the depressurizing step to the heating and pressurizing step.
  • the enclosure should be sealed after the interior is sealed. It is preferable that the pressure can be easily reduced and handled as an independent vacuum pack.
  • examples of such an embodiment include an embodiment in which a valve or a closable opening is provided in a part of the enclosure.
  • a valve such as a force brush is attached to the external opening h2 of the suction hole H in the jig in FIG. 5B or the suction head h3 in the jig in FIG.
  • mass production can be achieved in a process in which the laminated material is surrounded, decompressed, and sealed, and handling up to the heating and pressurizing process is also facilitated.
  • the enclosure itself be separated as an independent vacuum pack as in 1 above, but also as shown in Fig. 7.
  • the vacuum may be maintained while being connected to the decompression device.
  • the pressurization from the outside of the enclosure in the step (ii) may be performed at least so that the ACF is uniformly bonded to the semiconductor wafer. It is preferable that the pressure be applied in the direction of lamination of the laminate and that the pressure be applied uniformly over the entire surface of the laminate.
  • the method of pressurization is not limited.However, in the case of mechanical pressurization such as pressing with a rigid body such as a press device, cracking or chipping of the semiconductor wafer due to improper pressurization control when joining laminated products Is more likely to occur.
  • the method of pressurizing with a fluid does not matter whether the thickness of the laminate is uneven or the laminate is warped, and does not make them a problem at all, evenly over the entire surface. It has the unique feature of pressurization with fluid, which can be pressurized.
  • the fluid used for pressurization is not limited, but a gas is preferred, and air, nitrogen, hydrogen, chlorofluorocarbon, and other inert gases are preferred. If a metal such as copper is used for the conductive path of the ACF, the conductive path may come into contact with gas and oxidize when the inside and outside of the enclosure are opened. In order to prevent this and to consider the safety during pressurization, it is preferable to use nitrogen.
  • Examples of the heating method in the step (ii) include a method of increasing the temperature of the gas used for pressurization, a method of arranging a heater dedicated to heating near the enclosure, and a method of blowing hot air.
  • a preferred apparatus for heating and pressurizing is an autoclave, but a desired production apparatus may be constituted by combining an enclosing jig, a closed tank, a depressurizing apparatus, a pressurizing apparatus, and a heating apparatus.
  • the heating temperature may be any temperature at which the semiconductor wafer and the ACF can be joined. For example, if the heating adhesiveness of the ACF is used, it is 140 ° C. to 220 ° C., particularly 150 ° C. ⁇ 180 ° C is a preferred range.
  • FIGS. 5a and 5b show examples of mass production jigs in the case of being surrounded by a film and a rigid plate, and are capable of processing four 4-inch wafers simultaneously.
  • the rigid plate 4 is capable of positioning and setting four laminated objects W1 to W4 on the upper surface thereof.
  • the film 3 is capable of covering the entire upper surface of the rigid plate 4, and the film 3 and the rigid plate 4 can sandwich each laminated material and surround the laminate in a pressure-reducible manner.
  • the film and the rigid plate in FIGS. 5A and 5B can be detachably sealed to each other at the outer peripheral edge.
  • the rigid plate 4 is provided with a suction hole H for communicating the inside and outside of the enclosure, and a tube from a decompression device can be connected to the external opening h2.
  • the internal opening h1 it is preferable to provide a structure capable of reducing the pressure inside the entire enclosure to a target value without closing the opening h1 with the film 3.
  • a structure in which a suction path groove is provided in an appropriate pattern from the internal opening h1 to each of the laminates and the outer peripheral edge, a structure in which the suction holes H are branched and a large number of openings h1 are provided, a rigid For example, a structure in which a wide area of the surface layer of the plate is made porous and the internal opening h1 is connected thereto. Further, the size of the ACF may be set to include the entire multi-cavity semiconductor wafer, and irregularities or through holes on the surface of the ACF may be used for the suction path.
  • FIG. 6 shows another example of a jig for mass production in the case of being surrounded by a film and a rigid plate.
  • a suction hole for communicating the inside and outside of the enclosure is provided on the film side.
  • the suction hole is provided in the center of the film as a suction head h3 (h4 is a suction tube), but is not limited to this, and the suction hole may be an internal portion such as an outer peripheral end of the film. Any number may be provided at a preferred position for reducing the pressure.
  • Various measures were taken to reduce the pressure in the entire enclosure to the target value without blocking the suction holes provided in the film during pressure reduction.
  • the fact that the suction path groove may be provided is the same as in the case of FIGS. 5A and 5B.
  • FIG. 7 shows an example of an apparatus that can handle a plurality of jigs for mass production shown in Figs. 5a, 5b, and 6 at the same time so that pressure reduction, heating, and pressurization can be performed.
  • Mass production jigs 3:! To 34 shown in FIGS. 5A and 5B are arranged in a heated and pressurized closed tank 40. There are no restrictions on the number, orientation, or method of placement.
  • Each of the jigs for mass production 3:! To 34 is connected to a decompression device 50 by a pipe P so that the inside of the enclosure can be depressurized at the same time.
  • a gas for pressurization is injected into the closed tank 40 from a pressurizing device 60 so that all the jigs 31 to 34 for mass production can be pressurized at the same time.
  • a heating device is not shown, a heater, a hot air blower, or the like may be provided alone or in combination as appropriate.
  • the AC F includes a plurality of conductive paths 22 in a film substrate 21 made of an insulating resin, in a state in which they are insulated from each other, and 1 has a structure in which a plurality are provided in a state penetrating in the thickness direction.
  • the end of each conduction path may be in a state of protruding from the film substrate surface or in a state of being on the same surface depending on the electrode of the element structure of the partner.
  • the preferred linear expansion coefficient of ACF is from 10 to 150 ppm, and particularly preferably from 10 to 80 ppm.
  • the elastic modulus is particularly preferably in the range of 1 to 5 GPa, and particularly preferably 1 to 4 GPa.
  • the linear expansion coefficient and the elastic modulus of the ACF are different between the thickness direction and the direction in which the film surface expands.
  • the linear expansion coefficient and the elastic modulus in the direction in which the film surface expands are used.
  • the thickness is preferably from 10 to 200 // m, and particularly preferably from 25 to 100 ⁇ m.
  • the insulating resin used for the ACF film substrate those used in the conventional ACF can be used.
  • a material that exhibits adhesiveness when heated and pressed is preferable for joining. Examples of such materials include polyester resins, polyamide resins, polycarbodiimide resins, phenoxy resins, epoxy resins, acrylic resins, and saturated polyester resins.
  • a known conductive material can be used, but a metal material such as copper, gold, aluminum, or nickel is preferable in terms of electrical characteristics. Copper and gold are more preferred.
  • the outer diameter of these metal conduits is from 5 ⁇ m to 30 // m force.
  • the conduction path may be obtained by depositing a metal material in a through-hole formed in the film substrate by plating, but a mode in which a metal wire is passed through the film substrate to form a conduction path is preferable.
  • a metal wire manufactured to conduct electricity such as a copper wire specified in JISC 3103, is preferable, and in terms of electrical characteristics, mechanical characteristics, and cost. But it is the best conductive path.
  • At least one of the two ends of the conduction path of the AC F has Sn, Sn / Ag, Sn / Pb, Sn / Zn, Sn / Ag / Cu, S It is preferable that the solder layer is formed by nZBi or the like.
  • the form of the solder layer may be a thin layer or a large protrusion like a solder ball.
  • solder layer on the end on the side to be joined to the semiconductor wafer, it is possible to use the solder layer of the conduction path alone and the electrode of the semiconductor element without using the adhesive property of the ACF film substrate. Can be joined.
  • the solder layer is preferably formed at the stage of the wafer size (before cutting), and the solder layer can be formed at the end of all the conductive paths easily with one processing. Therefore, compared to the process of forming the solder layers one by one after being divided into chip sizes, the process is more efficient and is preferable in terms of quality.
  • the ACF is bonded to the semiconductor wafer, divided into individual elements, and when mounted on an external circuit board, the solder layer is melted by simply bonding and reflowing at a low temperature to melt the electrodes on the external circuit board. Metal bonding can be easily performed.
  • the method of forming the solder layer on the end of the conduction path is not limited, and examples thereof include screen, ink jet, solder ball mount, electrolytic plating, and electroless plating.
  • the step of forming a solder layer at the outer end of the conduction path does not matter before or after the step of joining the ACF to the semiconductor wafer. In the case where a solder layer is formed at the outer end of the conduction path before the joining step, it is preferable that the temperature condition for joining the ACF to the semiconductor wafer is lower than the melting point of the solder.
  • the outer shape of the ACF may be any shape as long as it can encompass the circuit of the semiconductor wafer.From the viewpoint of positioning, the outer shape is the same as that of the semiconductor wafer, or the outer shape is slightly smaller than the semiconductor wafer, and fine positioning is performed. An embodiment that facilitates the operation is preferable.
  • the obtained ACF-equipped wafer may be greatly warped.
  • a suppression layer for suppressing and suppressing the warp is provided on the back surface of the semiconductor wafer.
  • the object has a three-layer structure.
  • the wafer bonded in this mode is the wafer with ACF according to the above mode (8) according to the present invention.
  • the suppression layer shrinks by the same temperature change at that time in order to counter and cancel the warp. This is the layer that is going to warp in the opposite direction.
  • the configuration and material of the constraining layer are not limited.However, in order to effectively cancel the warpage due to expansion and contraction of ACF, the linear expansion coefficient, elastic modulus, and thickness of the constraining layer should be considered as important factors .
  • the ACF-attached wafer of the embodiment (8) has the ACF 2 bonded to the circuit surface 1 a of the semiconductor wafer 1, and the suppression layer R 1 on the back surface 1 b of the semiconductor wafer 1. It has been joined.
  • the suppression layer R 1 has the same temperature at that time in order to counter and cancel the warp. It is a layer that shrinks due to change and tries to generate warpage in the opposite f2 direction.
  • the ACF 2 the semiconductor wafer 1, and the suppression layer R 1 are heated and joined to each other in a state where they are sufficiently thermally expanded, even if the ACF 2 shrinks during cooling, However, the suppressing layer R1 opposes as shrinkage and warpage is suppressed as a whole. Also, depending on the temperature conditions at the time of joining and the subsequent temperature, the ACF may expand, and in the opposite direction, the warp may be generated in the f2 direction, but the suppression layer expands in the opposite direction f1. Attempt to suppress warpage as a whole.
  • the material of the constraining layer is not limited as long as the constraining layer attempts to thermally expand (shrink) against the expansion and contraction force caused by the thermal expansion (shrinkage) of the ACF so as to offset the warpage.
  • the structure of the suppression layer is a homogeneous one-layer structure made of only the same material, a one-layer structure in which the compounding ratio and characteristics of the materials are graded steplessly, a laminated structure in which different materials are laminated, and different Examples include a composite structure in which materials are arbitrarily combined. Specifically, change the coefficient of linear expansion and elastic modulus in the thickness direction to obtain the desired expansion / contraction characteristics. Examples of such a structure include an embodiment in which an ACF having exactly the same specifications as the ACF on the circuit surface is used as the suppression layer.
  • the one-layer homogeneous structure composed of the same material alone can be formed at low cost in both the material and manufacturing aspects, and the expansion and contraction characteristics at each temperature can be easily calculated. preferable.
  • this aspect will be described.
  • the suppression layer In order to effectively suppress warpage due to expansion and contraction of ACF with the suppression layer as a homogeneous one-layer structure made of only the same material, focus on the linear expansion coefficient, elastic modulus, and thickness of the suppression layer as important factors. Should.
  • the coefficient of linear expansion is important because it directly shows the relationship between the amount of change in temperature and the amount of change in dimension. I can't achieve it. Therefore, a certain elastic modulus is important. Further, the thickness is directly related to the magnitude of a force for bending the wafer when the wafer is warped, and a thicker one generates a larger bending force.
  • the suppression layer may be formed by selecting the coefficient of linear expansion, the elastic modulus, and the thickness so that the warpage can be preferably offset in accordance with ACF.
  • the preferable linear expansion coefficient of the suppression layer is from 10 to 200 ppm, and particularly preferably from 20 to 150 ppm.
  • the preferred elastic modulus is from 0 :! to 20 GPa, and particularly preferably from 0.5 to 15 GPa.
  • Materials satisfying these values include organic polymer materials such as epoxy, acrylic resin, polyester, polyethylene, polystyrene, and nylon. Among them, epoxy resins, acrylic resins, and the like can be directly bonded to wafers such as Si crystals.
  • the thickness of the constraining layer is from l to 100 m, preferably from 5 to 80 ⁇ .
  • the method of joining the suppression layer to the semiconductor wafer, the method of forming it, the method of joining a separately formed suppression layer by its own adhesiveness, the method of joining with an adhesive layer, and the application of liquid resin to the wafer A method of curing the ACF at the same time as joining is used.
  • the amount of warpage of the AFC-equipped semiconductor wafer is the most from the reference surface when the test object is installed so that it is convex in the direction away from the reference surface, no matter which side it warps.
  • the distance to the peak of the distant curvature is represented by m1.
  • the amount of warpage ml is preferably within ⁇ 4 mm, particularly preferably within ⁇ 2 mm.
  • the suppression layer may contain a coloring agent for marking for individual identification or the like.
  • the colorant is not limited, and examples thereof include carbon and red iron.
  • the outer peripheral shape of the suppression layer is not limited, it is preferable that the outer shape be the same from the viewpoint of being able to resist warping over the entire surface of the semiconductor wafer and from the viewpoint of positioning.
  • an ACF circuit surface
  • a suppression layer back surface
  • the three members may be separately heated first and then fully thermally expanded, followed by pressure bonding to complete the bonding, or the three members may be heated and bonded in a state of being pressed at room temperature.
  • a procedure may be adopted in which the semiconductor wafer and the suppression layer are first joined under heating, and then the ACF is joined to the circuit side of the semiconductor wafer and cooled.
  • a suppression layer was applied to the back of the semiconductor wafer Thereafter, the mixture may be heated to 150 ° C. to 200 ° C., and then the ACF may be bonded under such a high temperature condition.
  • the wafer with an ACF of the above (8) may be bonded and formed by using a conventionally known heating method and a pressurizing method.
  • the above (1) Is preferably used. That is, the three members are aligned and laminated, and the flexible film or the flexible film and the rigid plate are sandwiched in the laminating direction so as to be able to be decompressed, and the enclosed interior is decompressed. In this state, the laminate is heated externally using an autoclave or the like and pressurized with a gas to integrate the three layers.
  • the specification of a semiconductor wafer is a disk-shaped object formed by repeatedly forming integrated circuits in a matrix on a silicon wafer, and has an outer diameter of 4 inches and a total thickness of 150 ⁇ .
  • the AC F is obtained by winding an insulated copper wire, fusing them together to form a winding block, and slicing the same as described in the above publication WO98 / 071216.
  • FIGS. La and 1b an example is shown in which a film and a rigid plate are used as shown in FIGS. La and 1b, and the film is surrounded by four pieces as shown in FIGS. 5a and 5b.
  • Huinolem is a polyimidinofinolem with an outer diameter of 310 mm x 4300 mm and a thickness of 50 / xm, which has no melting point and a glass transition temperature of 285 ° C (Upilex R: manufactured by Ube Industries, Ltd.) ) Was used.
  • the rigid plate is made of aluminum (201-TA), size 3 10 mm x 4 Those with a thickness of 30 mm and a thickness of 15 mm were used.
  • a semiconductor wafer and an ACF are overlapped to form a laminate, four of which are arranged on a rigid plate such that the semiconductor wafer is on the rigid plate side, and covered with a film, and the laminate is a film. And a rigid plate to surround it and seal the outer periphery. Further, as shown in Fig. 5b, the inside of the enclosure is evacuated to 10 mmHg with a vacuum pump through the suction hole of the rigid plate, the outer opening of the hole is sealed, and the laminate is surrounded. Then, the inside of the package was decompressed. This package was set in an autoclave (Ashida Seisakusho).
  • Nitrogen gas was used as a gas for pressurization in the autoclave apparatus. Heat and pressurized 10. The temperature rise at a rate of C / min and the pressure rise at a rate of 0.98 MPa / min were started at the same time, and heated and pressurized to 180 ° C and 4.9 MPa, and the semiconductor wafer was heated. C and AC F were joined.
  • cooling was first started at a rate of 10 ° C / min, and when the temperature dropped to 60 ° C, 0.98
  • the pressure drop was started at a rate of MPa / min, and when the temperature of the laminate dropped to 30 ° C, the film in close contact with the ACF was peeled off, and four wafers with the ACF were taken out. Although some cracks occurred due to the setting of cooling and step-down conditions and the absence of the cushion layer, the production method of the present invention was found to be sufficiently useful.
  • the wafer with ACF obtained above was diced using a dual dicer DFD651 (manufactured by Disco Corporation) to obtain a square 8 mm X 8 mm semiconductor chip with ACF. .
  • Dicing is performed using NB C—ZH 105 and NB C—ZH 205 F blades at a rotational speed of 400 rpm and a cut speed of 10 mm / sec.
  • the semiconductor wafer side was cut at 60 ⁇ together with the ACF, and then the wafer was completely cut at NBCC- ⁇ 205F.
  • Example 1 the conditions for cooling and step-down after bonding in the first embodiment were changed. Except for this, a wafer with ACF was manufactured in the same manner as in Example 1.
  • the pressure is first reduced to atmospheric pressure at a rate of 0.98 MPa / min. Cooling was started at the same time as the atmospheric pressure was reached.
  • the sample temperature reached 30 ° C, the polyimide film was peeled off, and four wafers with ACF with no cracks or chips were obtained.
  • a four-piece mass production jig (surrounding structure using polyimide film and rigid plate as in Example 1 above) surrounds the laminate. And two sets were prepared. As shown in Fig. 7, these were placed in a heated and pressurized sealed tank with a gap of 20 mm and arranged in two upper and lower stages and joined.
  • the present embodiment is an embodiment of a mode in which a peeling layer is interposed when sandwiching and surrounding a laminate.
  • This example is the same as Example 1 except that a 70 ⁇ m-thick fluorine film was interposed between the film and the ACF when sandwiching and surrounding the laminate in Example 1 above. Then, a wafer with ACF was manufactured. After bonding, the surrounding film could be easily peeled off from the ACF, and it was confirmed that it was useful to interpose a peeling layer.
  • This embodiment is an embodiment in which a cushion layer is interposed when sandwiching and surrounding a laminate.
  • This is an embodiment of the present invention.
  • a porous polyester film was interposed as a cushion material between the rigid plate and the semiconductor wafer when sandwiching and surrounding the laminate in Example 1 described above.
  • a wafer with AC F was manufactured.
  • Polyester film as cushioning material has an initial thickness of 3.6
  • AirwaVe registered trademark
  • N-7 manufactured by Airtech
  • Example 1 For comparison with Example 1, in Example 1, heating and pressurization were performed without depressurizing the inside of the enclosure, and a wafer with an ACF was manufactured. Other conditions are the same as in Example 1. When the obtained wafer with ACF was cut into chip sizes and the bonding condition was examined individually, 70% of the chips had ACF easily peeled off from the semiconductor wafer due to the voids at the bonding part. This chip also had an unreliable bonded state containing many voids.
  • a vacuum press device manufactured by Kitagawa Seiki Co., Ltd.
  • a wafer with AC F was manufactured.
  • the inside of the chamber at OmmHg
  • the temperature of the laminated body of semiconductor wafer and ACF was raised at a rate of 7 ° C min, and the temperature was raised to 180 ° C.
  • a pressure of 7.55 MPa was applied by compression using a pressure plate.
  • the specifications of the ACF were variously changed, the specifications of the suppression layer capable of effectively canceling out the warpage, and the specifications for comparison were determined, and the warpage of each was observed.
  • the specifications of the semiconductor wafer used were that an integrated circuit with a square outer shape of 10 mm x 10 mm per silicon wafer (thickness: 300 / zm, disk shape with a 6 inch outer diameter) was used. It is formed by repeating 180 pieces in a matrix.
  • the ACF is obtained by winding an insulated electric wire, fusing them together to form a winding block, and slicing the same as described in the above publication WO98 / 071216. Yes Example 6
  • the end surface of the conduction path is flush with the surface of the insulating film, the thickness t1 is 70 ⁇ m, and the outer shape is the same as the silicon wafer.
  • the material of the insulating film is polyimide, the material of the conduction path is Cu, and the diameter of the conduction path is 18 ⁇ m.
  • the thickness t 2 is 70 ⁇ m, and the outer shape is the same as the silicon wafer.
  • the material is an epoxy resin.
  • the manufacturing method of the present invention was used, in which the laminate was surrounded by a flexible film, the inside was depressurized, and the outside was pressurized and heated. More specifically, a rectangular flexible film is overlaid to prepare a sealing bag in which three of the four peripheral edges are air-tightly joined, and the above-mentioned laminated material is put therein, and the inside of the bag is depressurized. In this state, the opening of the bag was sealed to form a vacuum package. This vacuum package is placed in a autoclave, heated to 180 ° C., pressurized with gas, and held for 10 minutes. And Then, it cooled while returning to normal pressure.
  • the measured result of the amount of warpage was 0 at room temperature.
  • the material of the insulating film is polyamide, the material of the conduction path is Cu, and the other components are the same as in Example 6.
  • the thickness t 2 is 36 / m
  • the material is unsaturated polyester
  • the linear expansion coefficient ⁇ 2 is 140 ⁇ pm
  • the elastic modulus E 2 is 3 GPa
  • the others are the same as in Example 6.
  • the method for forming the suppression layer and the method for joining the ACF are the same as in Example 6.
  • the obtained wafer with ACF was examined for warpage, it was warped toward the arrow f2 in FIG. 1 at room temperature, and the amount of warpage was 1 mm.
  • the thickness t1 is 40 // m
  • the coefficient of linear expansion a1 is 80 ppm
  • the material of the insulating film is polyimide
  • the material of the conduction path is Cu
  • the other components are the same as in the sixth embodiment.
  • the thickness t 2 is 55 ⁇ m
  • the material is polyimide
  • the coefficient of linear expansion ⁇ 2 is 80 ppm
  • the elastic modulus E 2 is 2 GPa
  • the others are the same as in Example 6.
  • the method of forming the suppression layer and the joining of the ACF are the same as in the sixth embodiment.
  • the obtained ACF-equipped wafer was examined for warpage, it was warped toward the arrow f1 in FIG. 8 at room temperature, and the amount of warpage was 0.5 mm.
  • the thickness t 1 is 70 ⁇ m
  • the coefficient of linear expansion ⁇ 1 is 70 ppm
  • the material of the insulating film is polyamide
  • the material of the conduction path is Cu
  • the other components are the same as in the sixth embodiment.
  • the thickness t2 is 40 / m
  • the material is epoxy resin
  • the coefficient of linear expansion H2 is 50 ppm
  • the elastic modulus E2 is 3.5 GPa
  • the others are the same as in Example 6.
  • the method of forming the suppression layer and the joining of the ACF are the same as in the sixth embodiment.
  • the obtained ACF-equipped wafer was examined for warpage, it was warped to the side of arrow f1 in FIG. 8 at room temperature, and the amount of warpage was 5 mm.
  • a bonded body of ACF and a semiconductor wafer can be efficiently manufactured while maintaining good quality.
  • the mass production of ACF bonding to semiconductor wafers simplifies the process of connecting the two, so bare chip mounting, which connects semiconductor elements to circuit patterns in a bare state, can be expected, and assembly costs are low. Become.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Fluid Mechanics (AREA)
  • Mechanical Engineering (AREA)
  • Quality & Reliability (AREA)
  • Wire Bonding (AREA)
  • Measuring Fluid Pressure (AREA)

Description

明細書
異方導電性フィルム付き半導体ウェハ及びその製造方法
技術分野
本発明は、 異方導電性フィルムを半導体ウェハに適用するための技術に関する ものである。
背景技術
異方導電性フィルム （以下、 「A C F」 とも表記する） は、 導電性について異 方性を示すフィルムであり、 フィルムの表裏を貫通する方向には導電性を示すが 、 フィルム面が広がる方向には絶縁性を示すものである。 従って、 ウェハ状態か ら切り出した裸の半導体素子 （チップ） と外部回路基板との間に A C Fを挿入し 、 これら 3者を圧着するだけで、 チップの回路面に設けられた電極と、 外部回路 基板との電気的接続が得られる。 外部回路基板は、 チップのためのパッケージ用 基板や、 チップを他のデバイスと共に実装するための一般的なプリント回路基板 などである。 近年の半導体集積回路の大規模な集積化、 接続端子 （電極パッ ド等 ) のファインピッチ化に伴い、 チップの実装における A C Fの使用は増大しつつ ある。
従来の A C Fとしては、 接着性の絶縁材料からなるフィルム中に導電性微粒子 を分散させて形成したものが知られている。 しかし、 この従来の A C Fは、 構造 上、 ファインピッチ化した対象物との接続が難しいという問題や、 チップの電極 形状を凸状 （バンプ状） にしなければならないという問題がある。
このような問題を解決するため、 特開平 3— 2 6 6 3 0 6号公報 「異方導電性 フィルム」 、 国際公開公報 W O 9 8 Z 0 7 2 1 6 「異方導電性フィルムおよぴそ の製造方法」 では、 別の新たな構造を有する A C Fが提案されている。 この A C Fは、 多数の導通路が互いに絶縁されながら、 各々がフィルム基板を貫通し、 各 導通路の両端部がフィルム基板の表裏面に露出した構造を有している。 この構造 によって、 上記のファインピッチ化の問題およびチップの電極形状の問題を解決 している。
上記のような A C Fを介在させたチップと外部回路基板との接続について、 本 発明者等がさらに検討したところ、 次に説明するような問題点が存在することが 新たに判った。
先ず、 チップ、 A C F、 外部回路基板の 3者を一度に接合するには、 実装工程 での生産性が低いという問題がある。
本発明では、 これを解決するために、 チップ、 外部回路基板のいずれか一方に A C Fを先に接合しておく という手順を提唱する。
しかし、 この提唱によって、 例えばチップの方に A C Fを接合しておく として も、 両者を量産的に接合し、 スループッ ト （特定時間内に加工する量） を十分に 高くすることは難しレ、。 特に 5 m m X 5 m m以下、 と りわけ 3 m m X 3 m m以下 のような微小サイズのチップにおいて、 1チップ毎に A C Fを接合するのでは、 1つ 1つの微細で精密な位置決めのために、 スループッ トの向上は望めない。 本発明では、 これを解決するために、 チップを個々に分断する前の半導体ゥェ ハの状態において、 該半導体ウェハに対して、 1枚の大面積の A C Fを先に貼り 付けてから個々に分断するという手順をさらに提唱する。 これによつて、 スルー プットは十分に向上すると考えられる。
しかし、 本発明者らがこの提唱を自ら実施すべく、 半導体ウェハに A C Fを貼 り付け接合したところ、 半導体ウェハと A C Fとを重ね合わせる際に、 両者共に 大面積であるために気泡が巻き込まれたままになり易く、 これが接合部分にボイ ドとして残り、 これに温度サイクルがかかった場合や、 吸湿しさらに温度上昇し た場合に剥離が進行し、 接続信頼性が劣化することがわかった。 また、 前記ボイ ドの問題を解消したとしても、 両者間の接続信頼性などに関する品質を維持しな がら、 量産レベルの高いスループッ トを確保するには、 両者を重ね合わせたもの を効率良く しかも適正な方法で接触圧を作用させて加熱し接合する方法を新たに 開発しなければ、 ウェハの割れに基づくスループッ トの低下を抑えられないこと カ ゎ力 た。
一方、 半導体ウェハと A C Fとの接合時の加熱や接合後の冷却においては、 両 者の線膨張係数の差が大きいために、 これら 2者が接合されてなる積層体に反り が発生し、 極端な場合にはウェハに割れが発生する場合があった。 例えば、 半導 体ウェハと A C Fとを加熱し、 各々を十分に熱膨張させた状態で互いに接合した 場合では、 冷却する際に A C Fの方が収縮が大きく、 図 1 0に示すように、 矢印 の方向に反りが生じる。
発明の開示
本発明の目的は、 上記問題を解決し、 A C Fと半導体ウェハとの接合体を、 良 好な品質を維持しながら効率良く製造できる製造方法を提供することにある。 また、 本発明の他の目的は、 上記問題を解決し、 A C Fと半導体ウェハとの接 合体を、 反りの抑制された構造体として提供することにある。
本発明は、 次の特徴を有するものである。
( 1 ) 半導体ウェハの回路面に異方導電性フィルムを重ね合わせたものを、 フレ キシブルフィルムによって、 またはフレキシブルフイルムと リ ジッ ド板とによつ て、 積層方向に挟みかつ減圧可能に包囲し、 この包囲した内部を減圧し、 その状 態で外部から少なく とも積層方向に加圧し、 加熱して、 半導体ウェハと異方導電 性フィルムとを接合することを特徴とする異方導電性フィルム付き半導体ウェハ の製造方法。
( 2 ) 上記異方導電性フィルムが、 絶縁性樹脂からなるフィルム基板中に、 金属 導線が互いに絶縁された状態でかつ該フィルム基板を厚さ方向に貫通した状態で 、 導通路として複数設けられた構造を有するものであって、 フィルム基板に用い られる絶縁性樹脂が、 加熱によって接着性を示す材料である上記 （1 ) 記載の製 造方法。
( 3 ) 上記異方導電性フィルムの導通路の両端部のうち、 少なくとも一方の端部 に半田層が形成されている上記 （2 ) 記載の製造方法。 (4) フレキシブノレフイノレムによって、 またはフレキシブノレフイノレムと リ ジッ ド 板とによって、 上記の重ね合わせたものを積層方向に挟むに際し、 剥離用層を介 在させて挟むものである上記 （ 1 ) 記載の製造方法。
( 5) 剥離用層の厚さが 2 5 μ π！〜 2 5 0 mである上記 （4 ) 記載の製造方法
( 6 ) 上記の重ね合わせたものを積層方向に挟むのが、 フレキシブルフィルムと リジッ ド板であつて、 重ね合わせたものとリジッ ド板との間にさらにクッション 層を介在させるものである上記 （ 1 ) または （4 ) 記載の製造方法。
( 7) 外部から積層方向に加圧し、 加熱して、 半導体ウェハと異方導電性フィル ムとを接合した後、 外部からの加圧を先に開放し、 次に温度を降下させるもので ある上記 （ 1 ) 記載の製造方法。
(8) 半導体ウェハの回路面に異方導電性フィルムが接合されており、 該半導体 ウェハの裏面には、 温度変化によって前記異方導電性フィルムに生じる伸縮力に 対抗して全体の反りを抑制するよう、 前記温度変化によって伸縮力を生じる抑制 層が接合されていることを特徴とする異方導電性フィルム付き半導体ウェハ。
( 9) 上記異方導電性フィルムが、 絶縁性樹脂からなるフィルム基板中に、 金属 導線が互いに絶縁された状態で且つ該フィルム基板を厚み方向に貫通した状態で 、 導通路として複数設けられた構造を有するものであって、 フィルム基板に用い られる絶縁性樹脂が、 加熱によって接着性を示す材料である上記 （8 ) 記載の異 方導電性フィルム付き半導体ウェハ。
( 1 0) 上記異方導電性フィルムの導通路の両端部のうち、 少なく とも外界側の 端部に半田層が形成されている上記 （9) 記載の異方導電性フィルム付き半導体 ウエノ、。
( 1 1 ) 上記抑制層の材料が有機高分子材料である上記 （8 ) 記載の異方導電性 フィルム付き半導体ウェハ。
( 1 2) 上記異方導電性フィルムの線膨張係数 α 1 と弾性率 Ε 1 と厚み t 1の積 a 1 X E 1 X t 1と、 上記抑制層の線膨張係数 c 2と弾性率 E 2と厚み t 2の積 o: 2 X E 2 X t 2 との比 （a l X E l X t l ) / ( a 2 X E 2 X t 2 ) 、 0 . 5〜 2 . 0である上記 （8 ) 記載の異方導電性フィルム付き半導体ウェハ。
( 1 3 ) 上記抑制層が着色剤を配合されたものである上記 （8 ) 記載の異方導電 性フィルム付き半導体ウェハ。
( 1 4 ) 上記 （8 ) 〜 （ 1 3 ) のいずれかに記載の異方導電性フィルム付き半導 体ウェハを製造するための方法であって、
半導体ウェハの回路面には、 異方導電性フィルムを重ね合わせ、
該半導体ウェハの裏面には、 温度変化によつて前記異方導電性フィルムに生じ る伸縮力に対抗して、 該半導体ウェハの反りを抑制するよう前記温度変化によつ て伸縮力を生じる抑制層を重ね合わせ、
各々の伸縮力が互いに対抗して反りが抑制されるように、 加熱および/または 加圧を与えて、 これらを順次または同時に半導体ウェハに接合することを特徴と する製造方法。
( 1 5 ) 半導体ウェハの回路面に異方導電性フィルムを重ね合わせ、 該半導体ゥ ェハの裏面に上記抑制層を重ね合わせ、
これを、 フレキシブルフィルムによって、 またはフレキシブルフィルムとリジ ッド板とによって、 積層方向に挟みかつ減圧可能に包囲し、 この包囲した内部を 減圧し、 その状態で外部から少なく とも積層方向に加圧し、 加熱して、 半導体ゥ ェハと異方導電性フィルムとの接合、 および半導体ウェハと抑制層との接合を行 うものである、 上記 （1 4 ) に記載の製造方法。
以下、 異方導電性フィルム付き半導体ウェハを 「A C F付ウェハ」 とも呼んで 説明する。
図面の簡単な説明
図 1 a、 図 1 bは、 本発明による上記 （ 1 ) の製造方法に従って A C F付ゥェ ハが加工されて行く状態を示す断面図である。 同図は、 フィルムとリジッド板と を用いる態様を示している。 半導体ウェハ 1の詳細な内部構造は省略している。 説明のために、 A C Fの導通路の太さや、 縦横に寸法比は誇張して変えている。 ハッチングは、 領域を区別するために用いている。
図 2 a、 図 2 bは、 フィルムを用いて包囲する態様を示す図である。
図 3は、 フィルムとリジッ ド板を用いて包囲する他の態様を示す図である。 図 4は、 積層状物を挟み包囲する際に、 種々の機能層を介在させる態様を示す 図である。
図 5 a、 図 5 bは、 フィルムとリジッ ド板とによって積層状物を包囲する場合 の、 量産用治具の例を示す図である。 図 5 aは上面図である。 図 5 bは、 図 5 a の X— X断面を示しているが、 説明の便宜上、 この断面には現れない吸引用孔 H を描き加えている。
図 6は、 フィルムとリジッ ド板とによって積層状物を包囲する場合の、 量産用 治具の他の例を示す断面図である。 吸引用へッ ドゃ吸引用チューブは断面として 示していない。 この図の上面図は、 吸引用ヘッ ド部分を除いては、 図 5 a と同様 である。
図 7は、 図 5 a、 図 5 bに示した量産用治具をさらに複数同時に取り扱い、 減 圧、 加熱、 加圧できるようにした装置の例を示す断面図である。
図 8は、 本発明による上記 （8 ) の A C F付ウェハの構成を示す断面図である 。 半導体ウェハ 1の詳細な内部構造は省略している。 説明のために、 A C Fの導 通路の太さや、 縦横に寸法比は誇張して変えている。 ハッチングは、 領域を区別 するために用いている。
図 9は、 A C F付ウェハの反りの量を規定する図である。
図 1 0は、 抑制層を付与しない場合の、 A C F付ウェハの断面図である。
図 1 1は、 A C Fのフィルム面を一部拡大して示した模式図である。
発明の詳細な説明
本発明でいう 「半導体ウェハ」 とは、 ウェハ （結晶基板） 上に素子構造体が 1 以上形成された板状物である。 素子構造体は、 半導体結晶層と電極とを含んで構 成される一種の回路であって、 発光素子のような単純な構造のもの、 C P U、 メ モリー、 種々の演算回路を集積したプロセッサなどが挙げられる。 また、 素子構 造体は、 通常はウェハ上にマ ト リ クス状に繰り返して多数形成され、 最終的に個 々のチップへと分斬されるものであるが、 チップへの分断を前提とせず大きな 1 つの素子としてウェハ上に形成されたものであってもよい。 ウェハは、 S i G a A sなどの半導体結晶の他に、 G a N系半導体を成長させるためのサファイア 結晶など、 半導体結晶層を成長させ得る結晶基板であればよい。 本明細書では、 半導体ウェハの両面を区別するため、 素子構造体が形成された側の面を 「回路面 」 、 これと反対側の面を 「裏面」 と呼ぶ。
先ず、 上記 （ 1 ) の製造方法を、 フレキシブルフィルムとリジッ ド板とを用い た態様を例として用いて説明する。 フレキシブルフイルムだけを用いた態様の説 明は、 随時必要に応じて加える。
本発明の製造方法は、 次の （ i ) 、 （i i) の工程を含むものである。
( i ) 先ず、 図 1 aに示すように、 半導体ウェハ 1の回路面 （図の上面） に A C F 2を重ね合わせる。 この重ね合わせたもの （以下、 「積層状物」 ） は、 単に重 なっているだけの状態でも、 仮り止め状態でもよい。 この積層状物を、 フレキシ ブルフイルム 3とリジッ ド板 4によって積層方向に挟みかつ減圧可能に包囲する
( i i) 次に、 図 l bに示すように、 フレキシブルフィルム 3とリジッド板 4によ つて包囲した内部を減圧し、 その状態で、 外部から少なく とも積層方向に加圧 （ 同図中、 矢印 F ) し、 加熱して、 半導体ウェハ 1 と A C F 2とを接合し、 A C F 付ウェハを得る。 以下、 フレキシブルフィルムを、 単に 「フィルム」 ともいう。 上記 （ i ) の工程において、 「積層方向に挟みかつ減圧可能に包囲する」 とは 、 基本的には、 その包囲の内部を減圧できるように積層状物を全体的に包囲する ことであるが、 特に、 積層状物の両外面 A、 Bに対しては、 包囲の內部を減圧し たときに、 フィルム 3とリジッ ド板 4が両外面 A、 Bへよく密着するように （即 ち、 外部から積層方向に加圧できるように） 、 減圧前から両者を両外面 A、 Bに 密着に近い状態としておく ことを意図するものである。 即ち、 図 l aに示すよう に、 フィルム 3とリジッ ド板 4とで積層状物を挟み込みながら、 積層状物の外周 側面はフィルム 3をリジッ ド板 4の方へ添わせて包み込む態様である。 以下、 積 層方向に挟みかつ減圧可能に包囲することを、 単に 「包囲する」 と略し、 その状 態を単に 「包囲」 という。
フィルムとリジッ ド板とで積層状物を包囲する際には、 A C Fと半導体ウェハ のどちらをリジッド板側とするかは限定されないが、 リジッ ド板上で A C Fと半 導体ウェハを位置合わせする場合や、 A C F側から均一な圧力をかけて積層接合 する場合には、 ウェハをリジッ ド板側とする態様が好ましい。
フレキシブルフィルムだけを用いる態様では、 例えば、 図 2 aに示すように、 1対のフィルム 5、 6によって積層状物を挟んで包み込む態様となる。 この 1対 のフィルムは、 互いに完全に分離した 2枚のフィルムだけを意味するのではなく 、 積層状物を挟んで包囲し得るフィルムの全ての態様を含む。 例えば、 1枚のフ イルムを 2つに折ってその間に積層状物を挟んで包囲したならば、 1対のフィル ムであり、 重ねた 2枚のフィルムの外周縁部を部分的に接合して袋状としておき 、 積層状物を挟んで包囲し易い態様としたものも 1対のフィルムである。
図 3は、 図 l aの態様と、 図 2 aの態様との複合の態様を示しており、 フィル ム 5、 フィルム 6、 リジッ ド板 4を用いて包囲する態様である。 図 l a、 図 2 a 、 図 3のいずれの態様でも、 包囲にはフィルムが必ず 1枚以上関与していること に本発明の特徴がある。 これらの態様のなかでも、 A C Fが半導体ウェハに対し て接合前に位置ずれを起こすことを抑制できる点から、 また、 減圧によってフィ ルムがしぼむことで起こる意図しない屈曲を防止できる点から、 図 1 aに示すよ うに、 フィルムとリジッド板とを用いる態様が好ましい。
密封のためのフィルムとリジッ ド板との接合状態、 フィルム同士の接合状態は 、 内部の減圧状態を保つことができる状態であればよく、 例えば、 剥離可能な密 着状態、 両面粘着テープなどを用いた接着状態、 一体不可分の溶着状態、 器具を 用いた結合、 などが挙げられる。 包囲の細部については、 後述の減圧工程の説明 において示す。
フィルムは、 包囲の内部を減圧したときに積層状物に沿うようにしぼむことが できるフレキシブルな性質と、 使用に耐える強度 ·気密性と、 後述の接合のため の加熱に対する耐熱性を有するものであればよい。 そのようなフィルムとしては 、 有機高分子材料からなる 1層構造のものが、 安価で特性的にも好ましいものと して挙げられるが、 必要に応じて金属層など他の材料層をラミネ一トしたもので もよい。 A C Fが、 接合時の加熱によって接着性を示すものである場合には、 剥 離性 （離型性） を有するポリイミ ド樹脂製フィルムの使用が好ましい。
フィルムの厚さは、 2 5〜 2 5 0 μ mが好ましく、 減圧操作時のフィルムの強 度面、 および包囲内の減圧でフィルムがしぼんだ時に該フィルムが積層状物の外 形に沿い易い点から、 3 0〜 1 0 0 μ mがより好ましい。
本発明でいう リジッ ド板は、 積層状物をフィルムとで挟んで包囲し得る平面部 分を少なく とも有する剛体であればよく、 板状物だけを意味するものではないが 、 治具としての取り扱いの点では、 板状物が好ましい。 リジッ ド板の材料は限定 されないが、 アルミ板、 S U S板のように加熱時に熱伝導性に優れ、 変形しにく くかつ酸化しにくい板材が好ましく用いられる。
フィルム、 リジッ ド板の外形は、 少なく とも A C Fと半導体ウェハとの積層状 物を包囲できる大きさであればよいが、 図 5 aに 4個取りの例を示すように、 一 度に多数個の積層状物 （同図では W 1〜W 4 ) をセッ トし挟んで包囲できる大き さとすることで、 生産性がさらに向上する。 また多数個取り とする場合には、 半 導体ウェハと A C Fとを 1対 1で対応させるだけでなく、 A C Fの大きさを多数 個の半導体ウェハ全体を包含する大きさとして対応させ、 接合後に半導体ウェハ 単位に分断してもよい。 フィルムによって、 またはフィルムとリジッ ド板によって、 積層状物を挟み包 囲するに際しては、 直接的に挟むだけでなく、 必要に応じて種々の機能層を介在 させてよい。 一例として、 図 4に示すように、 A C F 2とフィルム 3との間に、 耐熱性 ·剥離性 （離型性） を有する剥離用層 S 2を配置する態様が挙げられる。 これによつて、 加熱加圧によって A C F付ウェハを得た後、 フィルム 3の剥離が 容易となる。 このことは、 図 1 a、 図 1 bにおける半導体ウェハ 1 とリジッ ド板 4との剥離性、 図 2 a、 図 2 bにおける半導体ウェハ 1 とフィルム 6との剥離性 についても同様であるが、 加熱によって接着性を示す A C Fからのフィルムの剥 離性を高めるのに特に有用となる態様である。
剥離用層は、 ポリイミ ドフィルム、 フッ素フィルム等の耐熱性フィルムの使用 が好ましく、 これら耐熱性フィルムに対しさらに成型等に用いられる離型剤を層 状に塗布したものであってもよいが、 なかでも剥離性の点からはフッ素フィルム が好ましい。 剥離用層の厚さは、 2 5〜 2 5 0 // m程度が好ましく、 なかでも剥 離性の点からは 3 0〜 2 0 0 μ mが特に好ましい。
機能層の他の例としては、 図 4に示すように、 半導体ウェハ 1 とリジッ ド板 4 との間に、 クッション層 S 1を配置する態様が挙げられる。 これによつて、 回路 形成面側に反った半導体ウェハが減圧真空の際に受ける等方性の圧力をクッショ ン層 S 1で分散させることができるため、 ウェハの割れ防止に効果的である。 上記 （i i) の工程において、 包囲の内部を減圧する方法としては、 包囲の内部 の空気だけを吸引する方法や、 包囲の内外全体を減圧する方法などが挙げられる 。 減圧による作用は、 半導体ウェハと A C Fとの接合部の気泡を除去することだ けでなく、 後述の加圧に好ましいようにフィルムを積層状物に密着させて挟むよ うにすることであり、 これがフィルムを用いた減圧と加圧の重要な特徴である。 減圧時の真空は、 3 0 m m H g〜 0 m m H g程度、 特に 2 0 m m H g〜 0 m m H g程度が好ましい範囲である。 減圧するための装置は、 真空ポンプなど種々の減 圧用装置を用いてよい。 包囲の内部を真空状態に保持するための該包囲の態様は、 減圧工程から加熱加 圧工程までの段取りに適合するように自由に決定してよい。
①例えば、 減圧工程で包囲の内部を真空状態としたものをいつたん大量に生産 しておき、 別の工程でそれを量産的に加熱加圧するならば、 包囲の態様は、 内部 を密封した後、 容易に減圧でき、 独立した真空パックとして取り扱うことができ るような態様が好ましい。 そのような態様としては、 包囲の一部にバルブや閉塞 可能な開口を設けておく態様などが挙げられる。 例えば、 図 5 bの治具における 吸引用孔 Hの外部開口 h 2や、 図 6の治具における吸引用ヘッド h 3に、 力ブラ 一等のバルブを取り付ける態様が挙げられる。 これによつて、 積層状物を包囲し 減圧して密封するだけの工程において量産化が図れ、 加熱加圧工程までの取り扱 いも容易になる。
②また、 減圧と加熱加圧をその場 （同じ装置内） で連続的に行うならば、 上記 ①のような包囲自体を独立した真空パックとして切り離せる態様だけでなく、 図 7 .に示すように、 減圧用装置に接続したままで真空を保持する態様としてもよい 上記 （i i) の工程における包囲の外部からの加圧は、 A C Fが均一に半導体ゥ ェハに接合されるよう、 少なく とも積層状物の積層方向に加圧し、 かつ積層状物 全面に対して均一に加圧することが好ましい。 加圧の方法は限定されないが、 プ レス装置など剛体で挟んで圧縮するような機械的な加圧では、 積層状物を接合し た時に加圧制御ミスにより半導体ウェハに割れや欠け等の現象が起こり易くなる 。 これに対して、 包囲の外部を取り巻く流体を高圧にし該流体によって外部から 加圧する方法は、 積層状物に反りが発生しても、 加圧力の微調整が容易なため好 ましい。 加えて、 流体によって加圧する方法には、 積層状物の厚さが不均一であ つても、 また、 積層状物に反りがあっても、 それらを全く問題にせず、 全面に渡 つて均等に加圧できるという、 流体による加圧独自の特徴がある。 以下、 流体 （ 特に気体） によって加圧する場合を挙げて本発明を説明する。 加圧に用いる流体は限定されないが、 気体が好ましく、 空気、 窒素、 水素、 フ ロン、 その他の不活性ガスなどが好ましいものとして挙げられる。 A C Fの導通 路部分に銅等の金属を使用している場合は、 包囲の内外を開放したときに導通路 部分が気体に接触して酸化する場合がある。 これを防ぎ、 また加圧時における安 全性を考慮すれば、 窒素を使用することが好ましい。
上記 （i i) の工程における加熱の方法は、 加圧に用いる気体を高温にする方法 や、 加熱専用のヒータを包囲の近傍に配置する方法、 熱風を送風する方法などが 挙げられる。 加熱と加圧に好ましい装置としてォートクレーブが挙げられるが、 包囲用治具、 密閉槽、 減圧用装置、 加圧用装置、 加熱用装置を組合せて、 所望の 生産装置を構成してもよい。 加熱の温度は、 半導体ウェハと A C Fとが接合し得 る温度であればよく、 例えば、 A C Fの加熱接着性を利用するならば 1 4 0 °C〜 2 2 0 °〇、 特に 1 5 0で〜 1 8 0 °Cが好ましい範囲である。
上記②の様に、 その場で包囲内部の減圧と包囲外部からの加熱加圧を行う場合 、 減圧が完了してから加熱加圧を行なうことが好ましい。 また、 包囲内部の真空 は、 加熱加圧が完了するまで保持するのが好ましい。 いずれも、 接合部から気泡 を排除した状態で加熱加圧ができ、 かつ接合部に気泡が戻ることなどが抑制でき るのならば、 （包囲内の減圧と開放） 、 （包囲外部からの加熱と冷却） 、 （包囲 外部からの加圧と開放） のタイムチャートは、 品質と量産性を考慮して最適なも のを設定すればよい。
上記 （包囲外部からの加熱と冷却） 、 （包囲外部からの加圧と開放） のタイム チャートは、 先に加圧を開放した後に冷却する方が好ましく、 得られた A C F付 ウェハの反りによる割れや欠けを改善できる。 これは、 半導体ウェハと A C Fと の線膨張係数の違いにより、 得られた A C F付ウェハには大きな反りが生じる場 合があるため、 加圧を続けながら冷却した場合には、 冷却に伴い発生する半導体 ウェハにかかる応力が、 半導体ウェハの強度より大きくなり、 半導体ウェハが割 れてしまうからである。 加圧は、 加熱温度が接着温度に到達した時点で圧力を開 放し、 大気圧となった後に冷却を開始することが好ましい。
上記②のように、 包囲内の減圧と、 包囲外からの加圧を、 その場 （同じ装置内 ) で連続的に行い、 しかも、 量産的に行い得る構成の一例を次に示す。
図 5 a、 図 5 bは、 フィルムとリジッ ド板とによって包囲する場合の量産用治 具の例を示しており、 4ィンチウェハを 4個同時に加工できるようにしたもので ある。 図 5 aに示すように、 リジッ ド板 4は、 その上面に 4個の積層状物 W 1〜 W 4を位置決めセッ トできるものである。 フィルム 3はリジッ ド板 4の上面全体 をカバーできるものであり、 フィルム 3とリジッ ド板 4とによって、 各積層状物 を挟みかつ減圧可能に包囲し得るようになっている。
図 5 a、 図 5 bのフィルムとリジッ ド板とは、 外周縁部で互いに着脱自在にシ ールできるようになっている。 リジッ ド板 4には包囲の内外を連通させる吸引用 孔 Hが設けられており、 外部開口 h 2には減圧用装置からの管が接続可能となつ ている。 内部開口 h 1については、 該開口 h 1がフィルム 3で閉塞されることな く包囲内全体を目標値まで減圧できるような構造を付与することが好ましい。 例 えば、 内部開口 h 1から各積層状物や外周縁に向かって適当なパターンにて吸引 経路用溝を設ける構造や、 吸引用孔 Hを分岐し開口 h 1を多数設ける構造、 リジ ッド板の表層の広い領域を多孔質としてこれに内部開口 h 1を接続する構造など が挙げられる。 また、 A C Fの大きさを、 多数個取りの半導体ウェハ全体を包含 する大きさとし、 該 A C Fの表面の凹凸や貫通孔を吸引経路に利用してもよい。 図 6は、 フィルムとリジッド板とによって包囲する場合の量産用治具の他の例 を示している。 図 5 a、 図 5 bの態様との差異は、 図 6の態様では、 包囲の内外 を連通させる吸引用孔がフィルム側に設けられている点である。 図 6の態様では 、 吸引用孔は、 吸引用ヘッ ド h 3 ( h 4は吸引用チューブ） としてフィルムの中 央に設けられているが、 それに限定されず、 フィルムの外周端部など、 内部を減 圧するのに好ましい位置に任意の数だけ設けてよい。 フィルムに設けた吸引用孔 が減圧時に閉塞されることなく包囲内全体を目標値まで減圧できるよう、 種々の 吸引経路用溝を設けてよいことは図 5 a、 図 5 bの場合と同様である。
図 7は、 図 5 a、 図 5 bや図 6に示した量産用治具をさらに複数同時に取り扱 い、 減圧、 加熱、 加圧できるようにした装置の例である。 加熱、 加圧可能な密閉 槽 40内に、 図 5 a、 図 5 bに示した量産用治具 3 ：!〜 34が配置されている。 配置の数、 配置方向、 配置方法に制限はない。 各量産用治具 3 ：!〜 34は、 配管 Pによって減圧用装置 5 0に接続され、 包囲内部を同時に減圧できるようになつ ている。 また、 密閉槽 4 0には加圧用装置 6 0から加圧用ガスが注入される構成 となっており、 量産用治具 3 1〜 34を全て同時に加圧できるようになっている 。 加熱装置は図示していないが、 ヒーターや熱風送風器などを、 単独または併用 し適宜設けてよい。
以上が量産用の装置例である。
AC Fは、 図 l a、 図 l b、 図 1 1に示すように、 絶縁性樹脂からなるフィル ム基板 2 1中に、 複数の導通路 2 2が、 互いに絶縁された状態で且つ該フィルム 基板 2 1を厚み方向に貫通した状態で複数設けられた構造を有するものである。 各導通路の端部は、 相手の素子構造の電極に応じて、 フィルム基板面から突き出 した状態、 同一面にある状態のいずれであってもよい。
AC Fの好ましい線膨張係数は 1 0〜： 1 50 p p m、 なかでも 1 0〜 8 0 p p mが特に好ましい範囲である。 また、 弾性率は、 l〜 5 G P a、 なかでも 1〜4 G P aが特に好ましい範囲である。
AC Fの線膨張係数、 弾性率は、 厚み方向と、 フィルム面が広がる方向とでは 異なるが、 本発明では、 フィルム面が広がる方向についての線膨張係数、 弾性率 を用いる。
また、 厚みは 1 0〜 2 00 // m、 なかでも 2 5〜： 1 00 μ mが特に好ましい範 囲である。
AC Fのフィルム基板に用いられる絶縁性樹脂は、 従来 AC Fで用いられてい るものが利用できる。 特に、 加熱加圧時に接着性を示す材料が接合には好ましく 、 そのような材料として、 ポリエステル樹脂、 ポリアミ ド樹脂、 ポリカルボジィ ミ ド樹脂、 フエノキシ樹脂、 エポキシ樹脂、 アクリル樹脂、 飽和ポリエステル樹 脂等が挙げられる。
AC Fの導通路を形成する材料としては、 公知の導電性材料が挙げられるが、 電気特性の点で銅、 金、 アルミニウム、 ニッケルなどの金属材料が好ましく、 さ らには導電性の点から銅、 金がより好ましい。 これらの金属製導通路の外径は 5 μ m~ 30 // m力 好ましレヽ。
導通路の材料は上記の通りであるが、 同じ金属材料であっても導通路の形成方 法によって導電性や弾性率など種々の特性が異なる。 導通路は、 フィルム基板に 形成した貫通孔内に金属材料をメツキで析出させて得たものであってもよいが、 金属線を、 フィルム基板を貫通させて導通路とした態様が好ましい。 金属線のな かでも、 例えば J I S C 3 1 0 3に規定された銅線などのように電気を伝導 すべく製造された金属導線が好ましく、 電気的特性、 機械的特性、 さらにはコス トの点でも最も優れた導通路となる。
上記のような金属導線がフィルム基板を貫通した状態のものを得るには、 多数 の絶縁電線を密に束ねた状態で互いに分離できないように固定し、 各絶縁電極と 角度をなす面を切断面として、 所望のフィルム厚さにスライスする方法が挙げら れる。 このような態様の AC Fおよびその製造方法については、 国際公開公報 W 09 8/0 7 2 1 6 「異方導電性フィルムおよびその製造方法」 に詳しく記載さ れている。
AC Fの導通路の両端部のうち、 少なく とも一方の端部に、 S n、 S n/A g 、 S n/P b、 S n/Z n , S n/A g/C u , S n Z B iなどによる半田層を 形成しておく態様が好ましい。 半田層の形態は、 薄層状であっても、 半田ボール のように大きく突起したものでもよい。 外界側 （半導体ウェハに接合される側と 反対側） の端部に半田層を形成しておく ことによって、 分断後の半導体素子 （A C F付） と外部回路基板との接続信頼性が改善され、 パッケージの構造を簡素化 でき、 低コス トで外部回路基板へ接続することが可能となる。 また、 半導体ゥェ ハに接合される側の端部に半田層を形成しておく ことによって、 A C Fのフィル ム基板の接着性を用いることなく、 導通路の半田層だけでも半導体素子の電極と の接合ができる。
該半田層は、 ウェハサイズ （分断前） の段階で形成するのが好ましく、 1回の 処理で、 取り扱いも容易に全導通路の端部に半田層を形成することができる。 従 つて、 チップサイズに分断した後に 1つ 1つ半田層を形成する処理と比べて、 効 率が良く、 品質面にも好ましい処理となる。 この処理によって、 A C Fを半導体 ウェハに接合し、 個々の素子へと分断し、 外部回路基板に実装する際に、 低温で 接着しリフローするだけで、 半田層が溶融し、 外部回路基板の電極部と容易に金 属接合することが可能となる。
導通路の端部への半田層の形成方法は限定されず、 スク リーン、 インクジエツ ト、 半田ボールマウント、 電解めつき、 無電解めつきなどが挙げられる。 また、 導通路の外界側の端部に半田層を形成する工程は、 A C Fを半導体ウェハに接合 する工程に対して前後を問わない。 接合する工程の前に、 導通路の外界側の端部 に半田層を形成した場合、 A C Fを半導体ウェハへ接合する際の温度条件は、 半 田の融点以下で行うことが好ましい。
A C Fの外周形状は、 半導体ウェハの回路を包含し得るものであればよく、 位 置決めの点からは半導体ウェハと同じ外形とする態様や、 半導体ウェハよりやや 小さめの外形とし微細な位置決めを実行しやすく した態様が好ましい。
上記したように、 半導体ウェハと A C Fとは線膨張係数が大きく異なるため、 得られた A C F付ウェハには大きな反りが生じる場合がある。 この反りを抑制す るために、 本発明では、 半導体ウェハと A C Fとを重ね合わせた積層状物に加え て、 該半導体ウェハの裏面に、 反りを相殺して抑制する抑制層を設け、 積層状物 を 3層構造とする態様を提案する。 この態様にて接合したものが、 本発明に従つ た上記 （8 ) の態様の A C F付ウェハである。 該抑制層は、 温度変化によって A C Fが伸縮力を生じるとき、 例えば、 収縮し ようとして全体に反りを発生させよう とするとき、 その反りに対抗し相殺すべく 、 そのときの同じ温度変化によって収縮し、 反対の方向に反りを発生させようと する層である。
抑制層の構成や材料は限定されないが、 A C Fの膨張 ·収縮による反りを効果 的に相殺するには、 該抑制層の線膨張係数、 弾性率、 厚さを重要な要素として着 目すればよい。
以下に、 上記 （8 ) の態様の A C F付ウェハについて詳しく説明する。
上記 （8 ) の態様の A C F付ウェハは、 図 8に示すように、 半導体ウェハ 1の 回路面 1 aに A C F 2が接合され、 該半導体ウェハ 1の裏面 1 bには、 抑制層 R 1が接合されたものである。 抑制層 R 1は、 温度変化によって A C F 2が伸縮力 を生じるとき、 例えば、 収縮しようとして f 1方向に反りを発生させようとする とき、 その反りに対抗し相殺すべく、 そのときの同じ温度変化によって収縮し、 反対の f 2方向に反りを発生させようとする層である。
この構成によって、 例えば、 図 8において、 A C F 2と半導体ウェハ 1 と抑制 層 R 1を加熱し、 各々を十分に熱膨張させた状態で互いに接合すると、 冷却する 際に A C F 2が収縮しょうとしても、 抑制層 R 1が収縮しょう として対抗し、 全 体として反りは抑制される。 また、 接合時の温度条件とその後の温度によっては 、 A C Fが膨張し、 前記とは逆に f 2方向に反りを生じさせようとする場合があ るが、 抑制層が反対方向 f 1に膨張しようとし、 全体として反りは抑制される。 抑制層は、 A C Fの熱膨張 （収縮） による伸縮力に対抗して反りを相殺するよ うに熱膨張 （収縮） しょうとするものならば、 材料や層内の構造は限定されない 。 抑制層の構造としては、 同じ材料だけによつて形成された均質な 1層構造、 材 料の配合比や特性が無段階に傾斜した 1層構造、 異なる材料を積層してなる積層 構造、 異なる材料を任意に組み合わせてなる複合構造などの態様が挙げられる。 具体的には、 所望の伸縮特性となるように線膨張係数や弾性率を厚み方向に変化 させた構造や、 また、 回路面の A C Fと全く同じ仕様の A C Fを抑制層として用 いる態様が挙げられる。
抑制層の態様のなかでも、 同じ材料だけからなる均質な 1層構造とする態様は 、 材料面でも製造面でも低コス トで形成でき、 各温度における膨張や収縮の特性 が容易に計算できるので好ましい。 以下、 この態様について説明する。
抑制層を同じ材料だけからなる均質な 1層構造として、 A C Fの膨張 ·収縮に よる反りを効果的に相殺するには、 該抑制層の線膨張係数、 弾性率、 厚みを重要 な要素として着目すべきである。 線膨張係数は、 温度の変化量と寸法の変化量と の関係を直接示すものであるから重要であるが、 ただ大きく寸法変化するだけで 容易に外力にも屈して圧縮されるのでは目的が達成できない。 よって、 ある程度 の弾性率が重要となる。 また、 厚みは、 当該ウェハに反りを発生させる時のゥェ ハを曲げようとする力の大きさに直接関係しており、 より厚い方が大きな曲げ力 を発生させる。 これら線膨張係数、 弾性率、 厚みを選択して、 A C Fに応じて反 りを好ましく相殺し得るように抑制層を形成すればよい。
後述の A C Fの特性を考慮して、 抑制層の好ましい線膨張係数は 1 0〜 2 0 0 p p m、 なかでも 2 0〜 1 5 0 p p mが特に好ましい範囲である。 また、 好まし い弾性率は 0 . ：!〜 2 0 G P a、 なかでも 0 . 5〜 1 5 G P aが特に好ましい範 囲である。 これらの値を満たす材料としては、 エポキシ、 アクリル樹脂、 ポリエ ステル、 ポリエチレン、 ポリスチレン、 ナイロンなどの有機高分子材料が挙げら れる。 なかでも、 S i結晶などのウェハに、 直接接着し得るものとしてはェポキ シ樹脂、 アク リル樹脂等が挙げられる。 抑制層の厚みは、 l〜 1 0 0 m、 好ま しくは 5〜8 0 μ πιである。
抑制層を半導体ウェハへ接合する方法、 形成する方法としては、 別途形成した 抑制層を自体の接着性によって接合する方法、 接着剤層を介在させて接合する方 法、 液状樹脂をウェハに塗布し A C Fを接合する際に同時に硬化させる方法など が挙げられる。 本発明では、 抑制層の線膨張係数、 弾性率、 厚みを選択するに際して、 AC F の線膨張係数 α 1、 弾性率 E l、 厚み t lの積 （a l XE l X t l ) と、 抑制層 の線膨張係数 α 2、 弾性率 Ε 2、 厚み t 2の積 （c 2 XE 2 X t 2) との比 1 X Ε 1 X t 1 ) / (c 2 XE 2 X t 2) 、 特定の範囲内に収まるように前記 要素を選択することによって、 効果的に反りを抑制し得ることを見いだした。 こ の比 （a l X E l X t l ) / (o; 2 XE 2 X t 2) カ 、 0. 5〜 2. 0であれば 、 実用上において反りが大きな障害とはならず、 ダイシングなどの加工や搬送上 でも問題にはならない。 特に 0. 6〜 1. 0であれば、 十分に反りの抑制された 好ましい A F C付半導体ウェハが得られる。
AFC付半導体ウェハの反りの量は、 図 9に示すように、 どちら側に反っても 、 基準面から離れる方向に凸となるように該被検物を設置したときの、 基準面か ら最も離れた湾曲のピークまでの距離 m 1で表すものとする。 AC F側に反った 場合の符号を十、 逆の場合の符号を一として、 8インチウェハの場合では、 反り の量 m lは、 ±4mm以内、 特に ± 2 mm以内であることが好ましい。
上記抑制層には、 個体識別などのためのマーキング用として着色剤を配合して もよい。 着色剤に限定はないが、 例えばカーボン、 ベンガラなどが挙げられる。 抑制層の外周形状は、 限定されないが、 半導体ウェハ全面にわたって反りに対 抗し得る点や、 位置決めの点からは、 同じ外形とすることが好ましい。
当該 AC F付ウェハを製造するに際しては、 結果得られる AC F付ウェハに反 りを発生させないように、 半導体ウェハに対して、 AC F (回路面） と抑制層 （ 裏面） とを、 各々の伸縮力が互いに対抗して反りが抑制されるように、 加熱およ ぴ Zまたは加圧を与えて、 順次または同時に接合することが好ましい。 例えば、 3者を先に別々に加熱し各々十分に熱膨張させてから圧着し接合を完了してもよ いし、 室温で 3者を圧着した状態で加熱し接合してもよい。 その他、 先に半導体 ウェハと抑制層とを加熱下で接合し、 次に AC Fを半導体ウェハの回路側に接合 し、 冷却する手順などでもよい。 或いは、 半導体ウェハ裏面に抑制層を塗工した 後、 1 5 0°C〜 2 0 0°Cに加熱し、 次いでこのような高温の温度条件で AC Fを 張り合わせてもよい。
上記 （8) の AC F付ウェハは、 従来公知の加熱法、 加圧法を用いて接合し、 形成してもよいが、 反りを発生させないという特徴を十分に生かす点からは、 上 記 （ 1 ) の製造方法を用いて接合するのが好ましい。 即ち、 3者を位置合せして 積層状態としたものを、 フレキシブルフィルムによって、 またはフレキシブルフ イルムとリジッ ド板とによって、 積層方向に挟みかつ減圧可能に包囲し、 この包 囲した内部を減圧し、 その状態で、 ォ一トクレーブなどを用いて外部から加熱し 、 気体で加圧して、 これら 3者の積層状態物を一体化する方法である。
実施例
先ず、 上記 （ 1 ) の製造方法に従って AC F付ウェハを実際に製造し、 品質を 評価した結果を、 実施例 1〜 5として示す。
半導体ウェハの仕様は、 シリ コンウェハ上に、 集積回路がマ ト リ クス状に繰り 返して形成された円板状物であって、 外形 4インチ、 総厚 1 5 0 μ ΐηである。 また、 AC Fは、 上記公報 WO 9 8/0 7 2 1 6に記載のとおり、 絶縁銅線を 卷線し互いに融着させて卷線ブ口ックとし、 それをスライスして得たものであつ て、 外形8 0111111 6 0111111、 厚さ 7 0 μ πιであり、 絶縁性フィルム部分の材料 はポリカルポジイミ ド （軟化温度 1 1 0°C ;軟化温度は、 TMA引っ張りモード で 1 0°CZ分で昇温したときの変曲点の温度で表わす） である。
実施例 1
本実施例では、 図 l a、 図 1 bに示すようにフィルムとリジッ ド板を用い、 図 5 a、 図 5 bに示すように 4個取りで挟み包囲した例を示す。
フイノレムは、 外形 3 1 0 mm X 4 3 0 mm, 厚さ 50 /x mのポリイミ ドフィノレ ムであって、 融点を持たず、 ガラス転移温度 2 8 5°Cのもの （ユーピレックス R ：宇部興産社製） を用いた。
リジッ ド板は、 材料アルミニウム （2 0 1 7— TA) 、 サイズ 3 1 0 mm X 4 3 0 mm, 厚さ 1 5 mmのものを用いた。
半導体ウェハと AC Fとを重ね合わせて積層状物とし、 これを 4個、 半導体ゥ ェハがリジッ ド板側となるようにリジッ ド板上に配置し、 フィルムで覆い、 積層 状物がフィルムとリジッ ド板とによって挟まれるように包囲して、 外周をシール した。 さらに、 図 5 bに示すように、 リジッ ド板の吸引用孔を通じて包囲の内部 を真空ポンプにて 1 0 mmH gの真空状態にし、 該孔の外部開口をシールして、 積層状物を包囲して内部が減圧されたパッケージとした。 このパッケージをォー トクレーブ装置 （芦田製作所社製） 内にセッ トした。
オートクレーブ装置での加圧用の気体には窒素ガスを用いた。 加熱および加圧 は、 1 0。C/m i nのレートでの昇温、 0. 9 8 M P a /m i nのレートでの昇 圧として、 同時に開始し、 1 8 0°C、 4. 9 MP aまで加熱加圧して、 半導体ゥ ェハと AC Fとを接合した。
オートク レープ内における積層状物の温度が 1 8 0°Cに達した後、 先ず、 1 0 °C/m i nのレートで冷却を開始し、 6 0°Cまで降下した時点で、 0. 9 8 MP a /m i nのレートで降圧を開始し、 積層状物の温度が 3 0°Cまで降下した時点 で、 AC Fに密着しているフィルムを剥離し、 AC F付ウェハを 4枚取り出した 。 冷却と降圧の条件設定や、 クッショ ン層を介在させなかったことが原因で、 一 部に割れが発生したが、 本発明の製造方法が十分に有用であることがわかった。 上記で得た AC F付ウェハに対して、 デュアルダイサー D FD 6 5 1 (株式会 社ディスコ社製） を用いてダイシングを行い、 8 mm X 8 mmの正方形の AC F 付半導体チップを得た。 ダイシングは、 NB C— Z H 1 0 5 0および NB C— Z H 2 0 5 Fのブレードを使用し、 回転数 4 0 0 0 0 r p m、 カッ トスピード 1 0 mm/ s e cで、 NB C— Z H 1 0 5 0にて、 AC Fと共に半導体ウェハ側を 6 0 μ νη, 次いで、 NB C— Ζ Η 2 0 5 Fにてウェハを完全に切断した。
実施例 2
本実施例では、 上記実施例 1における接合後の冷却と降圧の条件設定を変えた こと以外は、 実施例 1 と同様に A C F付ウェハを製造した。
冷却と降圧の条件設定は、 オートクレーブ内における積層状物の温度が 1 8 0 °Cに達した後、 先ず、 圧力を 0 . 9 8 M P a / m i nのレートで大気圧まで降圧 し、 圧力が大気圧になると同時に冷却を開始し、 サンプル温度が 3 0 °Cとなった 段階でポリイミ ドフィルムを剥離し、 割れや欠けのない A C F付ウェハが 4枚得 られた。
実施例 3
本実施例では、 本発明の製造方法による多数個同時加工の実験を行い、 本発明 の製造方法の量産性を確認した。
図 5 a、 図 5 bに示すように 4個取りの量産用治具 （包囲構造は、 上記実施例 1 と同様、 ポリイミ ドフィルムとリジッ ド板を用いたもの） に積層状物を包囲状 態にセッ トし、 これを 2セッ ト用意した。 これらを、 図 7に示すように、 加熱、 加圧可能な密閉槽内に、 2 0 m mの間隙をおいて上下 2段に配置し、 接合を行つ た。
接合後、 サンプル温度が 3 0 °Cとなった段階で、 それぞれのリジッ ド板からポ リイミ ドフィルムを剥離し、 良品の A C F付ウェハが 8枚得られた。 これによつ て、 本発明が多数個同時加工に適していることが確認できた。
実施例 4
本実施例は、 積層状物を挟み包囲するに際し、 剥離用層を介在させた態様の実 施例である。 本実施例では、 上記実施例 1において積層状物を挟み包囲するに際 し、 フィルムと A C Fとの間に、 7 0 μ m厚のフッ素フィルムを介在させたこと 以外は、 実施例 1 と同様に、 A C F付ウェハを製造した。 接合後、 A C Fから容 易に包囲用のフィルムが剥離でき、 剥離用層を介在させるこが有用であることが 確認できた。
実施例 5
本実施例は、 積層状物を挟み包囲するに際し、 クッション層を介在させた態様 の実施例である。 上記実施例 1において積層状物を挟み包囲するに際し、 リジッ ド板と半導体ウェハとの間に、 多孔質のポリエステルフィルムをクッション材と して介在させたこと以外は、 実施例 1 と同様に、 AC F付ウェハを製造した。 クッション材としてのポリエステルフィルムには、 厚さが初期の状態で 3. 6
6 mm、 また最大圧縮時には厚さが 0. 1 44 mmとなる A i r w a V e (登録 商標） N— 7 (エアテック社製） を使用した。
接合後、 サンプルが 30°Cとなった段階で、 包囲を解き、 クッショ ン材を剥離 したところ、 割れや欠けの無い AC F付ウェハが 4枚得られた。 これによつて、 クッション層を介在させるこが有用であることが確認できた。
比較例 1
実施例 1 と比較するために、 実施例 1において包囲の内部の減圧を行わずに加 熱加圧を行い、 AC F付ウェハを製造した。 他の条件は実施例 1 と同様である。 得られた AC F付ウェハをチップサイズに分断し、 個々に接合状態を調べたとこ ろ、 接合部のボイ ドが原因で、 半導体ウェハから AC Fが容易に剥離するチップ が 70%あり、 残りのチップにも多くのボイ ドを含む信頼性の低い接合状態とな つていた。
比較例 2
本比較例では、 フィルムによる包囲をせず、 真空槽内で 2枚のリジッ ド板によ り機械的な圧力を加えることができる真空プレス装置 （北川精機社製） を用いて 、 真空空間内での加熱加圧を行い、 AC F付ウェハを製作した。 槽内を OmmH gとした状態で、 半導体ウェハと AC Fとの積層状物に対して、 7°CZm i nの レートで昇温し、 1 8 0°Cまで加熱し、 真空プレス装置の最低加圧力となる 7. 5 5 MP aの圧力を加圧板による圧縮で加えた。
サンプル温度が 1 8 0°Cに達した後、 6°C/m i nのレートで冷却し、 加圧を 開放したが、 いずれも、 3 0°Cとなった段階で、 ウェハ全面に大きな割れが多数 発生しており、 使用不能であった。 次に、 上記 （8 ) の態様の AC F付ウェハを実際に製作した例を、 実施例 6〜
8として示す。
各実施例では、 AC Fの仕様を種々に変更し、 各々に対して、 効果的に反りを 相殺し得る抑制層の仕様、 および比較のための仕様を決定し、 各々の反りを観察 した。
用いた半導体ウェハの仕様は、 シリ コンウェハ （厚さ 3 0 0 /z m、 外径 6イン チの円板状） 上に、 1つ当たり 1 0 mmX 1 0 mmの正方形の外形を有する集積 回路がマトリクス状に 1 8 0個繰り返して形成されたものである。
また、 AC Fは、 上記公報 WO 9 8/0 7 2 1 6に記載のとおり、 絶縁電線を 卷線し互いに融着させて卷線ブ口ックとし、 それをスライスして得たものである 実施例 6
〔AC Fの仕様〕
導通路の端面は絶縁性フィルム面と同一面であり、 厚さ t 1は 7 0 μ m、 外形 はシリコンウェハと同じである。 AC F全体としての、 線膨張係数 α 1は 7 0 ρ p m、 弾性率 E 1は 3. 5 G P aである。 よって、 積 a l X E l X t l = 1 7 1 5 0である。 絶縁性フィルムの材料はポリイミ ド、 導通路の材料は C u、 導通路 径は 1 8 μ mである。
〔抑制層の仕様〕
厚さ t 2は 7 0 μ m、 外形はシリコンウェハと同じである。 材料は、 エポキシ 樹脂である。 線膨張係数 α 2は 5 0 p p m、 弾性率 E 2は 5 G P a、 よって、 積 a 2 X E 2 X t 2 = l 7 5 0 0である。 また、 比 （a l X E l X t l ) / ( a 2 X E 2 X t 2 ) = 1. 0である。
エポキシ樹脂 1 0 0重量部、 ノボラックフエノール樹脂 6 6重量部、 ゴム成分 3 0重量部、 硬化促進剤 4重量部、 シリカ 2 0 0重量部からなる、 厚さ 7 0 // m の熱硬化性シートを半導体ウェハの裏面側に重ね合わせ、 半導体ウェハの回路面 側には AC Fを重ね合わせて、 3層の積層状物とした。
上記 3層の積層状物の接合方法には、 フレキシブルフイルムによって包囲し、 内部を減圧し、 外部から加圧し加熱するという、 本発明の製造方法を用いた。 よ り具体的には、 方形のフレキシブルフィルムを重ね合わせて、 周縁 4方のうち 3 方を気密に接合した密封用袋を用意し、 この中に前記の積層状物を入れ、 袋内を 減圧した状態で袋の開口部をシールし、 真空パッケージとした。 この真空パッケ 一ジをォ一トクレーブに入れ、 1 8 0°Cに加熱しかつ気体による加圧を行なって 1 0分間保持し、 該真空パッケージ内の積層状物を一体化し、 AC F付ウェハと した。 次いで、 常圧に戻しながら冷却した。
真空パッケージから取り出し、 得られた AC F付ウェハの反りを調べたところ 、 室温において、 反りの量の測定結果は 0であった。
実施例 7
！: AC Fの仕様〕
厚さ t 1は 70 μ m、 線膨張係数 α 1は 1 5 0 p p m、 弾性率 E 1は 1 G P a である。 よって、 積 a l XE I X t 1 = 1 0 5 0 0である。 絶縁性フィルムの材 料はポリアミ ド、 導通路の材料は C u、 他は実施例 6と同様である。
〔抑制層の仕様〕
厚さ t 2は 3 6 / m、 材料は不飽和ポリエステル、 線膨張係数 α 2は 1 40 ρ pm、 弾性率 E 2は 3 GP a、 他は実施例 6と同様である。
積 a 2 XE 2 X t 2 = 1 5 1 2 0であり、 また、 比 （a l X E l X t l ) / ( a 2 XE 2 X t 2) = 0. 7である。
抑制層の形成方法、 AC Fの接合方法は実施例 6と同様である。 得られた AC F付ウェハの反りを調べたところ、 室温において、 図 1の矢印 f 2の側に反り、 反りの量は 1 mmであった。
実施例 8
〔AC Fの仕様〕 厚さ t 1は 4 0 // m、 線膨張係数 a 1は 8 0 p p m、 弾性率 E 1は 4 G P aで ある。 よって、 積 a l X E l X t l = 1 2 8 0 0である。 絶縁性フィルムの材料 はポリイミ ド、 導通路の材料は C u、 他は実施例 6と同様である。
〔抑制層の仕様〕
厚さ t 2は 5 5 μ m、 材料はポリァミ ド、 線膨張係数 α 2は 8 0 p p m、 弾性 率 E 2は 2 G P a、 他は実施例 6と同様である。
積 a 2 X E 2 X t 2 = 8 8 0 0であり、 また、 比 （a l X E l X t l ) / ( a 2 X E 2 X t 2 ) = 1 . 5である。
抑制層の形成方法、 AC Fの接合は実施例 6と同様である。 得られた A C F付 ウェハの反りを調べたところ、 室温において、 図 8の矢印 f 1の側に反り、 反り の量は 0. 5 mmであった。
比較例 3
〔AC Fの仕様〕
厚さ t 1は 7 0 μ m、 線膨張係数 α 1は 7 0 p p m、 弾性率 E 1は 3. 5 G P aである。 ょって、 積α l X E l X t ：l = 1 7 1 5 0でぁる。 絶縁性フィルムの 材料はポリアミ ド、 導通路の材料は C u、 他は実施例 6と同様である。
〔抑制層の仕様〕
厚さ t 2は 4 0 / m、 材料はエポキシ樹脂、 線膨張係数ひ 2は 5 0 p p m、 弾 性率 E 2は 3. 5 G P a、 他は実施例 6と同様である。
積 a 2 X E 2 X t 2 = 7 0 0 0であり、 また、 比 （ct l X E l X t l ) / ( 2 X E 2 X t 2 ) = 2. 4 5である。
抑制層の形成方法、 A C Fの接合は実施例 6と同様である。 得られた A C F付 ウェハの反りを調べたところ、 室温において、 図 8の矢印 f 1の側に反っており 、 反りの量は 5 mmであった。
実施例 6〜 8、 比較例 3で明らかなとおり、 AC Fに対して、 抑制層の厚さ、 線膨張係数、 弾性率を適当に選択し、 半導体ウェハに付与することによって、 反 りが効果的に抑制されることがわかった。
産業上の利用可能性
本発明による製造方法によって、 A C Fと半導体ウェハとの接合体を、 良好な 品質を維持しながら効率良く製造できるようになった。 半導体ウェハに対する A C Fの接合が量産化できたことで、 両者の接続工程が簡素化できるため、 半導体 素子を裸の状態で回路パターンに接続するベアチップ実装の普及が期待でき、 組 立てコス トも低くなる。
また、 半導体ウェハの裏面に抑制層を付与することによって、 A C Fと半導体 ウェハとの接合体を、 反りの抑制された構造体として提供することが可能になり 、 ダイシングなどでの反りに起因する問題は解消された。
本出願は日本で出願された平成 1 1年特許願第 2 5 8 0 5 9号および平成 1 1 年特許願第 2 8 5 1 5 0号を基礎としており、 それらの内容は本明細書に全て包 含される。

Claims

請求の範囲
1 . 半導体ウェハの回路面に異方導電性フィルムを重ね合わせたものを、 フレ キシブルフィルムによって、 またはフレキシブルフィルムと リ ジッ ド板とによつ て、 積層方向に挟みかつ減圧可能に包囲し、 この包囲した内部を減圧し、 その状 態で外部から少なく とも積層方向に加圧し、 加熱して、 半導体ウェハと異方導電 性フィルムとを接合することを特徴とする異方導電性フィルム付き半導体ウェハ の製造方法。
2 . 上記異方導電性フィルムが、 絶縁性樹脂からなるフィルム基板中に、 金属 導線が互いに絶縁された状態でかつ該フィルム基板を厚さ方向に貫通した状態で 、 導通路として複数設けられた構造を有するものであって、 フィルム基板に用い られる絶縁性樹脂が、 加熱によって接着性を示す材料である請求の範囲 1記載の 製造方法。
3 . 上記異方導電性フィルムの導通路の両端部のうち、 少なく とも一方の端部 に半田層が形成されている請求の範囲 2記載の製造方法。
4 . フレキシブルフィルムによって、 またはフレキシブルフィルムと リジッ ド 板とによって、 上記の重ね合わせたものを積層方向に挟むに際し、 剥離用層を介 在させて挟むものである請求の範囲 1記載の製造方法。
5 . 剥離用層の厚さが 2 5 μ ιη〜 2 5 0 μ mである請求の範囲 4に記載の製造 方法。
6 . 上記の重ね合わせたものを積層方向に挟むのが、 フレキシブルフィルムと リジッ ド板であって、 重ね合わせたものとリジッ ド板との間にさらにクッション 層を介在させるものである請求の範囲 1または 4記載の製造方法。
7 . 外部から積層方向に加圧し、 加熱して、 半導体ウェハと異方導電性フィル ムとを接合した後、 外部からの加圧を先に開放し、 次に温度を降下させるもので ある請求の範囲 1記載の製造方法。
8 . 半導体ウェハの回路面に異方導電性フィルムが接合されており、 該半導体 ウェハの裏面には、 温度変化によって前記異方導電性フィルムに生じる伸縮力に 対抗して全体の反りを抑制するよう、 前記温度変化によって伸縮力を生じる抑制 層が接合されていることを特徴とする異方導電性フィルム付き半導体ウェハ。
9. 上記異方導電性フィルムが、 絶縁性樹脂からなるフィルム基板中に、 金属 導線が互いに絶縁された状態で且つ該フィルム基板を厚み方向に貫通した状態で 、 導通路として複数設けられた構造を有するものであって、 フィルム基板に用い られる絶縁性樹脂が、 加熱によって接着性を示す材料である請求の範囲 8記載の 異方導電性フィルム付き半導体ウェハ。
1 0. 上記異方導電性フィルムの導通路の両端部のうち、 少なく とも外界側の 端部に半田層が形成されている請求の範囲 9記載の異方導電性フィルム付き半導 体ウエノ、。
1 1. 上記抑制層の材料が有機高分子材料である請求の範囲 8記載の異方導電 性フィルム付き半導体ウェハ。
1 2. 上記異方導電性フィルムの線膨張係数 α 1 と弾性率 Ε 1と厚み t 1の積 c 1 X E 1 X t 1と、 上記抑制層の線膨張係数 α 2と弾性率 Ε 2と厚み t 2の積 c¾ 2 X E 2 X t 2との比 （a l X E l X t l ) / (a 2 X E 2 X t 2 ) 力 S、 0. 5〜 2. 0である請求の範囲 8記載の異方導電性フィルム付き半導体ウェハ。
1 3. 上記抑制層が着色剤を配合されたものである請求の範囲 8に記載の異方 導電性フィルム付き半導体ウェハ。
1 4. 上記請求の範囲 8〜 1 3のいずれかに記載の異方導電性フィルム付き半 導体ウェハを製造するための方法であって、
半導体ウェハの回路面には、 異方導電性フィルムを重ね合わせ、
該半導体ウェハの裏面には、 温度変化によって前記異方導電性フィルムに生じ る伸縮力に対抗して、 該半導体ウェハの反りを抑制するよう前記温度変化によつ て伸縮力を生じる抑制層を重ね合わせ、
各々の伸縮力が互いに対抗して反りが抑制されるように、 加熱および/または 加圧を与えて、 これらを順次または同時に半導体ウェハに接合することを特徴と する製造方法。
1 5 . 半導体ウェハの回路面に異方導電性フィルムを重ね合わせ、 該半導体ゥ ェハの裏面に上記抑制層を重ね合わせ、
これを、 フレキシブルフィルムによって、 またはフレキシブルフィルムと リ ジ ッ ド板とによって、 積層方向に挟みかつ減圧可能に包囲し、 この包囲した内部を 減圧し、 その状態で外部から少なく とも積層方向に加圧し、 加熱して、 半導体ゥ ェハと異方導電性フィルムとの接合、 および半導体ウェハと抑制層との接合を行 うものである、 請求の範囲 1 4に記載の製造方法。
補正書の請求の範囲
[ 2 0 0 1年 1 月 3 0日 （3 0 . 0 1 . 0 1 ) 国際事務局受理：出願当初の請求の範囲 7は取り 下げられた；出願当初の請求の範囲 1は補正された；他の請求の範囲は変更なし。 （ 1頁） ]
1 . (補正後） 半導体ウェハの回路面に異方導電性フィルムを重ね合わせた ものを、 フレキシブルフィルムによって、 またはフレキシブルフィルムとリジヅ ド板とによって、 積層方向に挟みかつ減圧可能に包囲し、 この包囲した内部を減 圧し、 その状態で外部から少なくとも積層方向に加圧し、 加熱して、 半導体ゥェ ハと異方導電性フィルムとを接合した後、 外部からの加圧を先に開放し、 次に温 度を降下させることを特徴とするものである異方導電性フィルム付き半導体ゥェ ハの製造方法。
2 . 上記異方導電性フィルムが、 絶縁性樹脂からなるフィルム基板中に、 金属 導線が互いに絶縁された状態でかつ該フィルム基板を厚さ方向に貫通した状態で 、 導通路として複数設けられた構造を有するものであって、 フィルム基板に用い られる絶縁性樹脂が、 加熱によって接着性を示す材料である請求の範囲 1記載の 製造方法。
3 . 上記異方導電性フィルムの導通路の両端部のうち、 少なくとも一方の端部 に半田層が形成されている請求の範囲 2記載の製造方法。
4 . フレキシブルフィルムによって、 またはフレキシブルフィルムとリジッ ド 板とによって、 上記の重ね合わせたものを積層方向に挟むに際し、 剥離用層を介 在させて挟むものである請求の範囲 1記載の製造方法。
5 . 剥離用層の厚さが 2 5〃π！〜 2 5 0〃mである請求の範囲 4に記載の製造 方法。
6 . 上記の重ね合わせたものを積層方向に挟むのが、 フレキシブルフィルムと リジヅ ド板であって、 重ね合わせたものとリジッ ド板との間にさらにクッシヨン 層を介在させるものである請求の範囲 1または 4記載の製造方法。
7 . (削除）
8 . 半導体ウェハの回路面に異方導電性フィルムが接合されており、 該半導体
31
補正された ¾紙 (条約第 19*)
条約 1 9条に基づく説明害 請求の範囲 1の発明に、 請求の範囲 7の発明を組み込むことによって、 異方導 電性フィルムと半導体ウェハとを接合した後に 「加圧を先に開放し、 次に温度を 降下させる」 という、 減圧 ·冷却に関する条件を限定した。 異方導電性フィルムと半導体ウェハとの間には大きな線膨張係数の差異がある ため、 異方導電性フィルム付き半導体ウェハには、 反りによる割れや欠けが生じ る場合があるが、 本発明の製造方法では、 上記限定によって、 反りによる割れや 欠けが改善される。 引例された 3つの文献のいずれにも、 上記限定自体に関する記載、 およびその 限定による作用効果に関する記載は全く無い。
PCT/JP2000/005730 1999-09-10 2000-08-24 Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant WO2001020661A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/070,637 US6613608B1 (en) 1999-09-10 2000-08-24 Semiconductor wafer with anisotropic conductor film, and method of manufacture thereof
KR1020027003154A KR20020053809A (ko) 1999-09-10 2000-08-24 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법
EP00955011A EP1220310A4 (en) 1999-09-10 2000-08-24 SEMICONDUCTOR WAFER WITH ANISOTROPIC FILM AND CORRESPONDING MANUFACTURING METHOD

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11/258059 1999-09-10
JP25805999A JP2001085575A (ja) 1999-09-10 1999-09-10 異方導電性フィルム付き半導体ウエハの製造方法
JP11/285150 1999-10-06
JP28515099A JP2001110477A (ja) 1999-10-06 1999-10-06 異方導電性フィルム付き半導体ウエハ及びその製造方法

Publications (1)

Publication Number Publication Date
WO2001020661A1 true WO2001020661A1 (fr) 2001-03-22

Family

ID=26543525

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/005730 WO2001020661A1 (fr) 1999-09-10 2000-08-24 Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant

Country Status (4)

Country Link
US (1) US6613608B1 (ja)
EP (1) EP1220310A4 (ja)
KR (1) KR20020053809A (ja)
WO (1) WO2001020661A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435034B1 (ko) * 2001-11-08 2004-06-09 엘지전선 주식회사 이방성 도전필름

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079474A1 (en) * 2002-10-24 2004-04-29 Nitto Denko Corporation Production method of anisotropic conductive connector
JP2004238441A (ja) * 2003-02-04 2004-08-26 Nitto Denko Corp 光半導体素子封止用樹脂
JP2004273639A (ja) * 2003-03-06 2004-09-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2005167092A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置の製造方法
JP2005259847A (ja) * 2004-03-10 2005-09-22 Nitto Denko Corp 光半導体装置の製造方法
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
JP4832107B2 (ja) * 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
DE102006040724A1 (de) * 2006-08-31 2008-03-06 Siemens Ag Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls und elektronisches Modul
JP5297859B2 (ja) * 2009-03-27 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
EP2800131A1 (en) * 2013-04-29 2014-11-05 ABB Technology AG Method for sinter bonding semiconductor devices
US11419221B2 (en) * 2018-05-02 2022-08-16 Eleadtk Co., Ltd. Method of forming protective film on at least one electronic module
JP2020047617A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 基板処理装置、半導体装置の製造方法、および被加工基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419971A (ja) * 1990-05-11 1992-01-23 Canon Inc 電気的接続部材および電気回路部材
JPH06223946A (ja) * 1993-01-29 1994-08-12 Hitachi Chem Co Ltd 電極の接続方法
JP2000195903A (ja) * 1998-12-25 2000-07-14 Sony Chem Corp 電子部品接続体の製造方法及びその製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
US5270574A (en) * 1991-08-01 1993-12-14 Texas Instruments Incorporated Vacuum micro-chamber for encapsulating a microelectronics device
EP1213756A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US6030857A (en) * 1996-03-11 2000-02-29 Micron Technology, Inc. Method for application of spray adhesive to a leadframe for chip bonding
WO1998007216A1 (fr) * 1996-08-08 1998-02-19 Nitto Denko Corporation Film conducteur anisotrope et procede de fabrication
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen
DE69723044T2 (de) * 1997-01-31 2004-05-06 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung von einer Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
WO2001035457A1 (en) * 1999-11-08 2001-05-17 Amerasia International Technology, Inc. Wafer level application of tack-free die-attach adhesive film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419971A (ja) * 1990-05-11 1992-01-23 Canon Inc 電気的接続部材および電気回路部材
JPH06223946A (ja) * 1993-01-29 1994-08-12 Hitachi Chem Co Ltd 電極の接続方法
JP2000195903A (ja) * 1998-12-25 2000-07-14 Sony Chem Corp 電子部品接続体の製造方法及びその製造装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1220310A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435034B1 (ko) * 2001-11-08 2004-06-09 엘지전선 주식회사 이방성 도전필름

Also Published As

Publication number Publication date
EP1220310A1 (en) 2002-07-03
US6613608B1 (en) 2003-09-02
EP1220310A4 (en) 2008-03-05
KR20020053809A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
JP3641002B2 (ja) 封止型一体成形プラスチックマルチチップモジュール基板並びに作製方法
WO2001020661A1 (fr) Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant
JP4992904B2 (ja) 半導体装置の製造方法
US7985621B2 (en) Method and apparatus for making semiconductor packages
JP2006120935A (ja) 半導体装置及びその製造方法
TW200302685A (en) Circuit component built-in module and method of manufacturing the same
CN110620052A (zh) 半导体装置的制造方法
JP2003282819A (ja) 半導体装置の製造方法
JP6361532B2 (ja) 放熱板付パワーモジュール用基板の製造方法
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
JP2012074497A (ja) 回路基板
JP2003289128A (ja) 回路部品内蔵モジュールおよびその製造方法
WO2007099759A1 (ja) 部品接合方法、部品積層方法および部品接合構造体
JP2004055770A (ja) 半導体装置の製造方法および半導体装置
JP3893930B2 (ja) シート材保持具、シート材保持方法、及び多層基板の製造方法
WO2019044512A1 (ja) 電磁波シールド用フィルム
CN111684579B (zh) 晶片保持台
JP2007035880A (ja) バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP2001085575A (ja) 異方導電性フィルム付き半導体ウエハの製造方法
EP1393896A1 (en) Laminated plate and part using the laminated plate
WO2008002268A1 (en) Ltcc substrate structure
CN107667419B (zh) 用于制造电路载体的方法
WO2024014532A1 (ja) 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法
JP2011071267A (ja) 電子デバイスパッケージ及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020027003154

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2000955011

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000955011

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027003154

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10070637

Country of ref document: US