CN107667419B - 用于制造电路载体的方法 - Google Patents
用于制造电路载体的方法 Download PDFInfo
- Publication number
- CN107667419B CN107667419B CN201680028475.9A CN201680028475A CN107667419B CN 107667419 B CN107667419 B CN 107667419B CN 201680028475 A CN201680028475 A CN 201680028475A CN 107667419 B CN107667419 B CN 107667419B
- Authority
- CN
- China
- Prior art keywords
- insulating foil
- shaped body
- metal shaped
- circuit carrier
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011888 foil Substances 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004809 Teflon Substances 0.000 claims description 13
- 229920006362 Teflon® Polymers 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 238000003475 lamination Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 9
- 238000005245 sintering Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012671 ceramic insulating material Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
一种用于制造电路载体(100’)的方法，该电路载体具有基板(10)、被安排在该基板(10)上的有机绝缘箔(20)、和被安排在该绝缘箔(20)上的金属成形体(30)，其中，通过施加从顶部作用的准静水压力而同时维持均匀的绝缘箔层厚，该基板(10)、该绝缘箔(20)、和该金属成形体(30)彼此连接。
Description
技术领域
本发明涉及一种用于制造电路载体的方法，该电路载体具有基板、被安排在该基板上的有机绝缘箔、和被安排在该绝缘箔上的金属成形体。
背景技术
在电力电子领域，这样的电路载体被用作具有陶瓷DCB基板(DCB：直接敷铜)的电路载体的替代。
Bicakci、Eisele、Osterwald和Olesen可以说明，使用“引线框上模具(die onleadframe)”技术结合导热且电绝缘的有机绝缘箔能够使得进一步发展具有高功率密度的功率模块(参见Bicakci A，Eisele R，Osterwald F，Olesen K.Comparison betweenOrganic and Ceramic Substrate Insulation[有机与陶瓷基板绝缘之比较]ElectronicsSystem-Integration Technology Conference[电子系统集成技术会议(ESTC)](ESTC).2014.178ff页)。额外的优势是，该电路载体的结构可以被制成比具有DCB基板的功率模块更薄。
尽管已知的有机绝缘箔易于处理，但是，将有机绝缘箔层压在金属成形体周围的基板上的常规应用方法导致箔与基板之间连接不充分。
图1示意性地示出了根据现有技术的示例性电路载体。常规电路载体展现有基板10。有机绝缘箔20被层压到基板10上，其展现有导热特性和电绝缘特性。在绝缘箔20的顶侧上安排了若干金属成形体30，这些金属成形体被形成为多个单独体或相干地形成为一个单一体并且牢固地连接至绝缘箔20。金属成形体30可以例如具体是冲压、压制、或穿孔成形的引线框。
可以观察到在金属成形体30周围和附近的绝缘箔20是凸起的。此外，在这些金属成形体30(或一个单一金属成形体30的多个部分)之间的区域中，可以观察到的是，已经在基板10上不充分地进行了对绝缘箔20的层压。
在这些金属成形体30或这些金属成型体部分30之间的区域中的这种有缺陷的层压导致生成裂纹、吸收湿气、并且最终导致绝缘层20损失绝缘强度。
绝缘箔20的变形以及绝缘箔在基板10上有缺陷的层压是由于图2中所描绘的用于连接这些部件的常规使用方法而导致的。
事实上，基板10、绝缘箔20、和金属成形体30通常被放置在下模具400上，并且这些元件通过上模具200在金属成形体30施加压力而彼此压夹。这里，绝缘箔20优选地展现有自粘结的特性，一方面导致绝缘箔20与基板10连接，另一方面导致绝缘箔20与金属成形体30连接。否则将在前述部件之间额外地使用适合的连接手段(例如，粘合剂)。
因此，问题在于，经由一个或多个金属成形体30传送的压力导致金属成形体30边缘周围凸起以及在体30之间区域中的绝缘箔上作用的压力不充分。
由于绝缘箔20的特性在层压过程中改变，所以在基板10的整个表面积上应用并层压绝缘箔20是不实际的，因为由于已经被层压的绝缘箔的特性被改变而不能进行金属成形体的后续连接。
发明内容
因此，本发明的目的是创造一种用于制造电路载体的方法，能够具有高绝缘强度地使得绝缘箔与基板之间有均匀连接。
因此，根据本发明提供了一种用于制造电路载体的方法，其中，该电路载体展现有基板、被安排在该基板上的有机绝缘箔、以及被安排在该绝缘箔上的金属成形体。
该基板具体是该电路载体的部件，该部件一方面展现有承载功能、另一方面展现有满足散热或热传播的功能。
如所已知的，该有机绝缘箔是导热的、导电的、并且展现有到金属表面的良好粘附性。
例如，该金属成形体可以被设计成具有引线框(具体是冲压、压制、或穿孔成形的金属引线框)的形状。
然后，根据本发明，现通过将从顶部作用的准静水压力施加到该电路载体上来连接基板、绝缘箔、和金属成形体。也就是说，通过施加从电路载体的金属体侧作用并朝向基板的准静水压力。通过施加准静水压力，该基板、该绝缘箔、和该金属成形体彼此连接，其方式通过准静水特性确保了维持均匀的绝缘箔层厚。
通过垫(尤其是硅胶垫)施加准静水压力。
优选地，可以将前述用于将绝缘箔层压到基板的层压方法与用于填充金属成形体的烧结方法有利地结合。这是简单地通过在施加准静水压力之前使金属成形体填充有多个电子部件来做到的。在填充过程中，在创建电子部件与金属成形体之间的连接的同时应用了适合的烧结材料。
通过将层压过程与烧结方法相结合，通过利用银烧结放置在部件下方的引线框式电路载体的热传播功能，可以弥补在充分电绝缘强度的边界条件下有机绝缘箔相比于陶瓷绝缘材料具有低导热性的原则性缺点。改善的热传播以及克服的每单位面积上略高的热阻导致了部件的冷却性能至少与使用DCB基板一样好。
为了更简单地将用于创建准静水压力的垫与层压并烧结(在适当情况下)的组件分离，在施加该准静水压力之前，用保护膜覆盖基板、绝缘箔、金属成形体、和适当情况下的多个电子部件的安排。
保护膜可以是单层膜(例如，如特氟龙(Teflon)的PTFE箔)、或具有多层或多叠层构造，一层或叠层保护膜由特氟龙构成，另一层或另一叠层由卡普顿构成。特氟龙层或叠层可以例如具有400μm的厚度，并且面向电子部件的该卡普顿层或叠层可以是50μm厚，从而减小特氟龙污染电子部件的10风险。
现在用于功率模块的制造过程是特别有利的：
通过本发明的方法，实现了绝缘箔到基板的均匀且完整的连接，提升了高导热性。此外，没有绝缘箔材料穿透到金属成形体之间或两个金属成形体部分之间的间隙中，因为烧结的模具垫到达这些间隙中并且将压力均等地传递到金属成形体、或金属成形体部分、以及中间空间中的绝缘箔上。这创建了均匀层压设置的受控的均匀层厚(以及绝缘强度)。因此有效地防止了现有技术中由于间隙中不良连接的绝缘箔区域而导致的观察到的分层。
同样，这些金属成形体以及(在适当情况下的)被安排在其上的电子部件可以具有不同的厚度。通过利用准静水压力效应，本发明的方法能够平衡电路载体设置中的高度差。
附图说明
将参照特别优选的设计的示例性实施例更详细地描述本发明。在附图中：
图3示出了使用本发明的方法制造的电路载体的示意性设置；
图4示出了在适用于执行本发明的方法的设备中根据本发明的电路载体的安排；
图5示出了用于通过层压制造电路载体的方法的示意性过程；
图6示出了用于通过层压与烧结相结合制造电路载体的优选方法的示意性过程；
图7示出了用于通过层压与烧结相结合并且使用特氟龙箔来制造电路载体的优选方法的示意性过程；
图8示出了在适用于执行本发明的方法的设备中根据本发明的电路载体的安排，其中，在施加准静水压力之前将特氟龙箔安排在垫与电路载体之间；并且
图9示出了在适用于执行本发明的方法的设备中根据本发明的电路载体的安排，其中，在施加准静水压力过程中将特氟龙箔安排在垫与电路载体之间。
具体实施方式
图3示出了使用本发明的方法制造的电路载体的示意性设置。如已知的，电路载体100’展现有基板10、绝缘箔20、和金属成形体30。
原则上，基板10、绝缘箔、和金属成形体30具有现有技术中已知的特性。为了避免重复，参考以上提及的介绍。
通过本发明的方法实现的相对于现有技术的差异体现于绝缘箔20的层厚，该层厚在绝缘箔20的整个表面积上保持均匀。
根据本发明制造的产品的这种不同特性是通过在电路载体的制造过程中施加准静水压力来实现的。
图4以示意性视图示出了适用于此目的的设备。与现有技术一样，为了制造图3中示出的产品，在下模具400上安排了以下设置：基板10、被安排在基板上的绝缘箔20、以及具有或不具有电子部件(40)的一个或多个金属成形体30。
然而，该设备与现有技术中使用的设备的不同之处在于上模具300展现有垫310、优选地硅胶垫310。通过硅胶垫310传递的准静水力实现了如上所述的均匀绝缘箔层厚。
此外，图5示出了用于通过层压制造电路载体的方法的示意性过程。
图6示出了用于通过层压与烧结相结合制造电路载体的优选方法的示意性过程。
图7示出了用于通过层压与烧结相结合并且使用特氟龙箔(50)来制造电路载体的优选方法的示意性过程。
图8示出了在适用于执行本发明的方法的设备中根据本发明的电路载体的安排，其中，在施加准静水压力之前将特氟龙箔50安排在垫与电路载体之间。这里，金属成形体30填充有电子部件40，并且特氟龙箔50被安排在上模具300与下模具400之间。
图9示出了在适用于执行本发明的方法的设备中根据本发明的电路载体的安排，其中，在施加准静水压力过程中将特氟龙箔50安排在垫与电路载体之间。特氟龙箔50现在保护电路载体，便于在上模具300与下模具400分离之后释放电路载体。
Claims (4)
1.一种用于制造电路载体(100’)的方法，该电路载体具有基板(10)、被安排在该基板(10)上的有机绝缘箔(20)、和被安排在该绝缘箔(20)上的金属成形体(30)，所述金属成形体(30)是引线框，
所述方法包括：
将基板(10)、有机绝缘箔(20)、和金属成形体(30)依次放置在下模具(400)上；以及
通过向金属成形体(30)以及绝缘箔(20)的没有被金属成形体(30)覆盖的部分施加从顶部作用的准静水压力而同时维持均匀的绝缘箔层厚，将该基板(10)与该绝缘箔(20)彼此连接以及将该绝缘箔(20)与该金属成形体(30)彼此连接，
其中在施加该准静水压力之前，该金属成形体(30)填充有多个电子部件(40)。
2.根据权利要求1所述的方法，其特征在于，使用硅胶垫施加该准静水压力。
3.根据权利要求1或2所述的方法，其特征在于，在施加该准静水压力之前，用保护膜(50)覆盖基板(10)、绝缘箔(20)、金属成形体(30)、和适当情况下的多个电子部件(40)的安排。
4.根据权利要求3所述的方法，其特征在于，该保护膜(50)是特氟龙箔。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102015107712.4A DE102015107712B3 (de) | 2015-05-18 | 2015-05-18 | Verfahren zur Herstellung eines Schaltungsträgers |
| DE102015107712.4 | 2015-05-18 | ||
| PCT/EP2016/059236 WO2016184645A1 (en) | 2015-05-18 | 2016-04-26 | Method for manufacturing a circuit carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107667419A CN107667419A (zh) | 2018-02-06 |
| CN107667419B true CN107667419B (zh) | 2021-08-31 |
Family
ID=55809117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680028475.9A Active CN107667419B (zh) | 2015-05-18 | 2016-04-26 | 用于制造电路载体的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20180301354A1 (zh) |
| CN (1) | CN107667419B (zh) |
| DE (1) | DE102015107712B3 (zh) |
| WO (1) | WO2016184645A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114336112B (zh) * | 2021-12-10 | 2023-10-03 | 中国科学院深圳先进技术研究院 | 一种柔性导电材料与硬质导电材料间软硬界面的衔接方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186679A (ja) * | 1997-12-18 | 1999-07-09 | Fuji Electric Co Ltd | 絶縁基板およびその製造方法 |
| DE10122191A1 (de) * | 2001-05-08 | 2002-08-22 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterkörper und einem Gehäuse |
| EP1334820A3 (de) * | 2002-02-07 | 2005-04-13 | W.C. Heraeus GmbH | Pressestempel für eine Laminierpresse und Verwendung |
| DE102005058794A1 (de) * | 2005-12-09 | 2007-06-14 | Semikron Elektronik Gmbh & Co. Kg | Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung |
| US7525187B2 (en) * | 2006-10-13 | 2009-04-28 | Infineon Technologies Ag | Apparatus and method for connecting components |
| DE102007022336A1 (de) * | 2007-05-12 | 2008-11-20 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu |
| DE102010020696B4 (de) * | 2010-05-17 | 2012-11-08 | Danfoss Silicon Power Gmbh | Verfahren zum NTV-Sintern eines drei-dimensionale Konturen aufweisenden Halbleiterbauelementes |
| DE102010050342A1 (de) * | 2010-11-05 | 2012-05-10 | Heraeus Materials Technology Gmbh & Co. Kg | Laminat mit integriertem elektronischen Bauteil |
| DE102011088218B4 (de) * | 2011-12-12 | 2015-10-15 | Robert Bosch Gmbh | Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung |
| DE102013003527A1 (de) * | 2013-03-04 | 2014-09-04 | Danfoss Silicon Power Gmbh | Vorrichtung zum Niedertemperatur-Drucksintern, Verfahren zum Niedertemperatur-Drucksintern und leistungselektronische Baugruppe |
-
2015
- 2015-05-18 DE DE102015107712.4A patent/DE102015107712B3/de active Active
-
2016
- 2016-04-26 US US15/574,040 patent/US20180301354A1/en not_active Abandoned
- 2016-04-26 WO PCT/EP2016/059236 patent/WO2016184645A1/en active Application Filing
- 2016-04-26 CN CN201680028475.9A patent/CN107667419B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20180301354A1 (en) | 2018-10-18 |
| WO2016184645A1 (en) | 2016-11-24 |
| DE102015107712B3 (de) | 2016-10-20 |
| CN107667419A (zh) | 2018-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060266475A1 (en) | Thermally conductive interface | |
| WO2013126893A1 (en) | System in package and method for manufacturing the same | |
| JP2003086949A (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
| JP2014197660A5 (zh) | ||
| JP6407305B2 (ja) | 転写基板を用いて乾燥金属焼結化合物を電子部品用キャリア上へ適用する方法および対応するキャリアおよび電子部品との焼結結合のためのその使用 | |
| JP2014165486A (ja) | パワーデバイスモジュールとその製造方法 | |
| KR20170029376A (ko) | 전자기기용 고방열 융합시트 및 그 제조방법 | |
| JP5664475B2 (ja) | 半導体装置 | |
| JP2018110149A (ja) | 半導体装置の製造方法 | |
| JP2001177006A (ja) | 熱伝導基板とその製造方法 | |
| JP2012074497A (ja) | 回路基板 | |
| JP6031642B2 (ja) | パワーモジュールとその製造方法 | |
| CN115315802A (zh) | 绝缘电路基板的制造方法 | |
| KR20160108307A (ko) | 전자회로장치 | |
| WO2015137109A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| EP3771301A1 (en) | Insulated circuit board and method for producing insulated circuit board | |
| JP2013016741A (ja) | 回路板および回路板の製造方法 | |
| CN107667419B (zh) | 用于制造电路载体的方法 | |
| WO2018012006A1 (ja) | 回路基板の製造方法及び回路基板 | |
| JP2011187477A (ja) | 金属ベース回路基板の製造方法及び金属ベース回路基板 | |
| KR101718551B1 (ko) | 전력반도체 기판의 제조방법 | |
| TW200818415A (en) | LTCC substrate structure | |
| JP2006173441A (ja) | 固体電解コンデンサの製造方法 | |
| TW200419636A (en) | Manufacturing method of electronic component and electronic component | |
| JP2015141952A (ja) | 半導体パワーモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |