WO2007099759A1 - 部品接合方法、部品積層方法および部品接合構造体 - Google Patents

部品接合方法、部品積層方法および部品接合構造体 Download PDF

Info

Publication number
WO2007099759A1
WO2007099759A1 PCT/JP2007/052409 JP2007052409W WO2007099759A1 WO 2007099759 A1 WO2007099759 A1 WO 2007099759A1 JP 2007052409 W JP2007052409 W JP 2007052409W WO 2007099759 A1 WO2007099759 A1 WO 2007099759A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
adhesive layer
substrate
semiconductor
layer
Prior art date
Application number
PCT/JP2007/052409
Other languages
English (en)
French (fr)
Inventor
Hiroshi Haji
Mitsuru Ozono
Teruaki Kasai
Masaru Nonomura
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to CN200780007045XA priority Critical patent/CN101395707B/zh
Priority to US12/280,615 priority patent/US8614118B2/en
Publication of WO2007099759A1 publication Critical patent/WO2007099759A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Definitions

  • the present invention relates to a component bonding method for bonding a semiconductor component having a thermosetting adhesive layer to a substrate having a resin layer on the surface, and a thermosetting material on the other surface having a resin layer on one surface.
  • the present invention relates to a component laminating method for laminating a plurality of components having a plurality of adhesion layers.
  • Patent Document 1 JP 2001-185563 A
  • an object of the present invention is to provide a component joining method and a component laminating method capable of realizing the productivity improvement in the thermocompression bonding process.
  • the component bonding method of the present invention is a component bonding method for bonding a semiconductor component having a thermosetting adhesive layer to a substrate having a resin layer on the surface via the adhesive layer.
  • the surface of the resin layer is modified by the above, the semiconductor component is held by a component holding nozzle, the adhesive layer is brought into contact with the surface-modified resin layer, and the adhesive layer is heated by a heating means. And thermoset.
  • the component laminating method of the present invention includes a plurality of components including at least a first component and a second component having a resin layer on one surface and a thermosetting adhesive layer on the other surface.
  • a component stacking method for stacking on a substrate wherein the first component is mounted on the substrate, the surface of the resin layer of the first component is modified by plasma treatment, and the component holding nozzle is used to perform the surface modification.
  • the adhesive layer of the second part is brought into contact with the surface-modified resin layer of the first part, and the adhesive layer of the second part is heated by heating means. Heat cure.
  • the component bonding structure of the present invention is a component bonding structure in which a semiconductor component having a thermosetting adhesive layer is bonded to a substrate having a resin layer on the surface via the adhesive layer.
  • the resin layer is surface-modified by treatment, the semiconductor component is held by a component holding nozzle, the adhesive layer is brought into contact with the surface-modified resin layer, and the adhesive layer is heated by a heating unit. It is heat-cured by heating.
  • the surface modification of the resin layer is performed by plasma treatment, thereby improving the adhesion between the adhesive layer provided in advance in the semiconductor component and the resin layer, and for joining the components. It is possible to reduce the time required and improve the productivity of the thermocompression bonding process.
  • FIG. 1 is a process explanatory diagram of a component joining method according to a first embodiment of the present invention.
  • FIG. 2 is a process explanatory diagram of the component joining method according to the first embodiment of the present invention.
  • FIG. 3 is a process explanatory diagram of the component joining method according to the first embodiment of the present invention.
  • FIG. 4 is a process explanatory diagram of the component joining method according to the first embodiment of the present invention.
  • FIG. 5 is a process explanatory diagram of the component joining method according to the first embodiment of the present invention.
  • FIG. 6 is a process explanatory diagram of the component joining method according to the first embodiment of the present invention.
  • FIG. 7 is a process explanatory diagram of a component laminating method according to Embodiment 2 of the present invention.
  • FIG. 8 is a process explanatory diagram of a component laminating method according to the second embodiment of the present invention.
  • FIG. 9 is a process explanatory diagram of a component laminating method according to the second embodiment of the present invention.
  • FIG. 10 is a process explanatory diagram of a component laminating method according to Embodiment 2 of the present invention.
  • FIG. 1, FIG. 2, FIG. 3, FIG. 4, FIG. 5, and FIG. 6 are process explanatory diagrams of the component joining method according to the first embodiment of the present invention.
  • a semiconductor component on which a thermosetting adhesive layer is formed in advance is bonded and mounted on a substrate having a resin layer such as polyimide or glass epoxy on its surface.
  • a plasma treatment for modifying the surface of the substrate is first performed by a plasma processing apparatus.
  • the plasma processing apparatus 1 has a configuration in which a lower electrode 3 and an upper electrode 4 are arranged facing each other inside a processing chamber 2 formed by a vacuum-tight vacuum chamber la. Yes.
  • the substrate 5 to be surface-modified is placed on the lower electrode 3 with the surface of the resin layer facing upward.
  • the inside of the processing chamber 2 is evacuated and depressurized by the evacuation unit 6, and then the high frequency power supply 8 is supplied while supplying the plasma generating gas into the processing chamber 2 by the gas supply unit 7.
  • a high frequency voltage is applied between the lower electrode 3 and the upper electrode 4.
  • oxygen gas or argon gas is used as the plasma generating gas.
  • FIG. 1 (b) plasma of oxygen gas or argon gas is generated in the processing chamber 2, and the plasma processing for the resin layer on the surface of the substrate 5 is performed.
  • the surface of the resin layer is modified and the wettability of the surface is improved.
  • the surface modification of the resin layer on the surface of the substrate 5 is performed by plasma treatment using oxygen gas or argon gas as the plasma generating gas.
  • CC carbon single bond groups
  • c carbonyl groups
  • For plasma treatment for the purpose of surface modification among the multiple types of organic bonds present in the resin layer, leaving other hydrophilic organic bonding groups such as carbonyl groups and other bonding groups. Plasma processing conditions that can selectively remove the are set.
  • the bond energy and organic bond groups such as carbonyl groups remain, and carbon single bond groups with low bond energy are selectively removed.
  • the ratio of hydrophilic organic bonding groups such as carbonyl groups in the resin surface layer of the substrate 5 increases and wettability is greatly improved.
  • the substrate 5 after surface modification is sent to the component mounting apparatus 9, and is transported by the transport mechanism 11 and positioned and held at the component mounting position, as shown in FIG. 2 (a).
  • the component mounting apparatus 9 has a function of holding a component to be mounted by a component holding nozzle 12 having a heating means and crimping the component to the substrate 5, and the component holding nozzle 12 first attaches the first semiconductor component 13. Hold.
  • the transport mechanism 11 also has heating means as necessary.
  • the first semiconductor component 13 has a configuration in which an adhesive layer 13c is formed on the lower surface of a semiconductor chip 13a having a resin layer 13b on the upper surface.
  • the adhesive layer 13c is made of a semi-cured thermosetting resin, and the semiconductor chip 13a is in a semiconductor wafer state before being divided into individual pieces. It is formed by attaching a touch film.
  • the component holding nozzle 12 holding the first semiconductor component 13 moves onto the substrate 5 and aligns the first semiconductor component 13 with the mounting position.
  • the component holding nozzle 12 holding the first semiconductor component 13 is lowered, and the adhesive layer 13c is a surface-modified resin layer on the surface of the substrate 5.
  • the first semiconductor component 13 is pressed against the substrate 5 while heating the first semiconductor component 13 by the heating means built in the component holding nozzle 12. .
  • the thermosetting of the adhesive layer 13c that has been semi-cured proceeds.
  • the resin surface 5a of the substrate 5 was surface-modified in the previous process and the wettability was greatly improved. Adheres well to the surface of the resin surface 5a without leaving bubbles inside.
  • thermocompression bonding time As shown in FIG. Is raised from the substrate 5 and separated from the first semiconductor component 13.
  • the first component holding nozzle 12 is raised before the adhesive layer 13c is completely heat-cured. It can be separated from the semiconductor component 13.
  • the process of joining parts using the conventional die attach film is required in the order of a few seconds, and the thermocompression bonding time is shortened to about 0.2 seconds, and productivity can be greatly improved. It has become.
  • the other first semiconductor components 13 to be mounted are similarly joined to the substrate 5 by thermocompression bonding, and all the first semiconductor components 13 are thermocompression bonded.
  • the thermosetting of the adhesive layer 13c is completed, and the bonding of the first semiconductor component 13 to the substrate 5 is completed. If the thermosetting reaction has progressed sufficiently during the heat-bonding process shown in Fig. 2 (d), the curing step by another step in Fig. 3 (c) is omitted. Do it! /
  • the substrate 5 to which the first semiconductor component 13 is bonded is sent again to the plasma processing apparatus 1, and as shown in FIG. 4 (a), the first electrode is placed on the lower electrode 3 in the vacuum chamber la.
  • the semiconductor component 13 is placed with the posture facing upward.
  • FIG. 4B by generating plasma discharge in the processing chamber 2, the upper surface of the resin layer 13b, which is a resin layer, is surface-modified by plasma treatment.
  • the substrate 5 after the surface modification is sent again to the component mounting apparatus 9 and held by the transport mechanism 11 as shown in FIG.
  • the second semiconductor component 23 is a semiconductor component having the same configuration as that of the first semiconductor component 13, and has a configuration in which an adhesive layer 23c is formed on the lower surface of the semiconductor chip 23a having the resin layer 23b on the upper surface. Yes.
  • the adhesive layer 23c is formed by sticking a die attach film in the same manner as the adhesive layer 13c. Note that the outer shape of the second semiconductor component 23 is not disturbed in the state in which the second semiconductor component 23 is laminated on the first semiconductor component 13 so as not to hinder wire bonding for the first semiconductor component 13.
  • the dimensions are set slightly smaller than the first semiconductor component 13.
  • the component holding nozzle 12 holding the second semiconductor component 23 is lowered, and the surface of the surface of the first semiconductor component 13 is modified with the adhesive layer 23c. It is brought into contact with the grease layer 13b.
  • the second semiconductor component 23 is attached to the first semiconductor component 13 while heating the second semiconductor component 23 by the heating means built in the component holding nozzle 12. Press.
  • the thermosetting of the adhesive layer 23c that has been semi-cured proceeds.
  • the resin surface 13d of the first semiconductor component 13 has been surface-modified in the previous process and the wettability has been greatly improved. Therefore, the semi-cured adhesive layer 23c is quickly formed on the resin surface 13d. It flows and adheres well to the surface of the resin surface 13d.
  • the component holding nozzle 12 is raised and separated from the second semiconductor component 23 as shown in FIG. 6 (a).
  • a two-layer laminate 15 in which the first semiconductor component 13 and the second semiconductor component 23 are laminated on the substrate 5 is formed.
  • the adhesive layer 23c is in close contact with the surface 13d of the resin and there is no risk of peeling or misalignment.
  • the holding nozzle 12 can be raised and separated from the second semiconductor component 23. As a result, the thermocompression bonding time is similarly shortened, and the productivity can be greatly improved.
  • the substrate 5 is sent to the curing process. That is, the substrate 5 after the formation of the two-layer laminate 15 is completed is accommodated in the curing furnace 14 and held at a predetermined curing temperature for a predetermined time. Thereby, the thermosetting of the adhesive layer 23c is completed, and the formation of the two-layer laminate 15 is completed. Similarly, when the thermosetting reaction has sufficiently progressed in the thermocompression bonding process shown in FIG. 5 (d), the curing process in another process of FIG. 6 (c) may be omitted.
  • the substrate 5 on which the two-layer laminate 15 is formed is sent to a wire bonding step, and FIG.
  • connection terminals formed on the outer edges of the semiconductor chips 13a and 23a and the electrodes of the substrate 5 are connected by bonding wires 16, and two electronic components are stacked on the substrate 5.
  • a mounted body with a chip-on-chip structure is completed.
  • the surface of the resin layer is modified by plasma treatment, so that the adhesive layer and the resin provided in advance on the semiconductor component The adhesion to the layer is improved. This allows die attach Compared with the conventional process that was applied when parts are joined by film, the time required for joining parts can be greatly shortened, and the productivity of the thermocompression bonding process can be improved.
  • FIG. 7, FIG. 8, FIG. 9, and FIG. 10 are process explanatory diagrams of the component laminating method according to the second embodiment of the present invention.
  • this component laminating method a plurality of components having a resin layer on one surface and a thermosetting adhesive layer on the other surface are laminated on the substrate 5.
  • the second embodiment an example in which two semiconductor components are stacked through a spacer 24 is shown.
  • FIG. 7A a first semiconductor component 13 similar to that shown in the first embodiment is bonded to the substrate 5 held by the transport mechanism 11 of the component mounting apparatus 9.
  • the bonding of the first semiconductor component 13 to the substrate 5 is performed in the same process as the method shown in FIGS. 1 to 4 in the first embodiment.
  • Spacer 24 is a semiconductor device in which two semiconductor components having similar outer dimensions are stacked, and is used to secure a gap for enabling wire bonding of lower layer components. Used for intervening applications.
  • the spacer 24 has a configuration in which an adhesive layer 24b is formed on the lower surface of a resin-made resin plate 24a.
  • the adhesive layer 24b is formed by sticking a die attach film in the same manner as the adhesive layer 13c.
  • the component holding nozzle 12 holding the spacer 24 is lowered, and the adhesive layer 24b is used for the surface-modified surface of the first semiconductor component 13. Contact layer 13b.
  • the spacer 24 is pressed against the first semiconductor component 13 while heating the spacer 24 by the heating means built in the component holding nozzle 12. .
  • the thermosetting of the adhesive layer 24b that has been semi-cured is advanced.
  • the resin surface 13d of the first semiconductor component 13 has been surface-modified in the previous process and the wettability has been greatly improved. Therefore, the semi-cured adhesive layer 24b is quickly formed on the resin surface 13d. And adheres well to the surface of the resin surface 13d.
  • thermocompression bonding time can be shortened, and the productivity can be greatly improved.
  • the substrate 5 is sent to the curing process. That is, the substrate 5 after the formation of the two-layer laminate 25 is completed is accommodated in the curing furnace 14 and held at a predetermined curing temperature for a predetermined time. Thereby, the thermosetting of the adhesive layer 24b is completed, and the formation of the two-layer laminate 25 is completed.
  • the third semiconductor component 26 is a semiconductor component having the same configuration as that of the first semiconductor component 13, and has a configuration in which an adhesive layer 26c is formed on the lower surface of the semiconductor chip 26a having the resin layer 26b on the upper surface. Yes.
  • the adhesive layer 26c is formed by sticking a die attach film in the same manner as the adhesive layer 13c.
  • the component holding nozzle 12 holding the third semiconductor component 26 is lowered, and the adhesive layer 26c is subjected to surface modification of the surface of the spacer 24. Contact the grease plate 24a.
  • the third semiconductor component 26 is pressed against the spacer 24 while heating the third semiconductor component 26 by the heating means built in the component holding nozzle 12. Thereby, the thermosetting of the adhesive layer 26c which has been in a semi-cured state is advanced. At this time, the resin plate 24a of the spacer 24 is surface-modified in the previous process, and the wettability is greatly improved. Accordingly, the semi-cured adhesive layer 26c quickly flows on the surface 24c of the resin and adheres well to the resin plate 24a.
  • the component holding nozzle 12 is raised and separated from the third semiconductor component 26 as shown in FIG. 10 (a).
  • a three-layer laminate 27 in which the third semiconductor component 26 is further laminated on the two-layer laminate 25 on the substrate 5 is formed.
  • the adhesive layer 26c is in close contact with the resin plate 24a, there is no risk of peeling or misalignment. Therefore, the component holding nozzle 1 before the adhesive layer 26c is completely thermoset. 2 can be lifted away from the third semiconductor component 26. As a result, the thermocompression bonding time can be shortened and productivity can be greatly improved.
  • the substrate 5 is sent to the curing process. That is, the substrate 5 after the formation of the three-layer laminate 27 is completed is accommodated in the curing furnace 14 and held at a predetermined curing temperature for a predetermined time. Thereby, the thermosetting of the adhesive layer 26c is completed, and the formation of the three-layer laminate 27 is completed. Similarly, when the thermosetting reaction has sufficiently progressed in the thermocompression bonding process shown in FIG. 9 (d), the curing process by another process in FIG. 10 (c) may be omitted.
  • the substrate 5 on which the three-layer laminate 27 is formed is sent to the wire bonding step, and as shown in FIG. 10 (d), the connection 5 formed on the outer edge portion of the semiconductor chips 13a and 26a.
  • An on-chip structure package is completed.
  • the first semiconductor component 13 as the first component is mounted on the substrate 5, and the first processing is performed by plasma processing using oxygen gas or argon gas as the plasma generating gas.
  • the surface of the resin layer 13b of the semiconductor component 13 is modified, the spacer 24 as the second component is held by the component holding nozzle 12 having a heating means, and the surface-modified resin layer 13b is A process is employed in which the adhesive layer 24b of the spacer 24 is brought into contact, and the adhesive layer 24b is heated and heated by a heating means.
  • the component holding nozzle 12 is separated from the spacer 24 before the adhesive layer 24b of the spacer 24 is completely thermoset.
  • the spacer 24 is the first component and the third semiconductor component 26 is the second component.
  • the same process as described above is applied to the lamination of these two parts. That is, in the component laminating method shown in the second embodiment, a plurality of components including at least the first component and the second component are targeted. Also in this component laminating method, the same effect as in the first embodiment can be obtained for each layer, and the effect becomes particularly remarkable as the number of layers to be stacked increases.
  • the component joining method and the component laminating method of the present invention have the effect of improving the productivity of the thermocompression bonding step, and a thermosetting adhesive layer is formed on a substrate having a resin layer on the surface. This is useful in the field of joining semiconductor components having thermocompression bonding.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

　本発明の課題は、熱圧着工程の生産性向上を実現することができる部品接合方法および部品積層方法を提供することである。 　下面に熱硬化性の接着層（１３ｃ）が設けられた半導体部品（１３）を、表面に樹脂層を有する基板（５）に接合する部品接合において、予め基板（５）の樹脂表面（５ａ）をプラズマ処理によって表面改質を行って濡れ性を向上させた後、加熱手段を有する部品保持ノズル（１２）によって半導体部品（１３）を保持し、表面改質された樹脂層に接着層（１３ｃ）を当接させ、接着層（１３ｃ）を加熱手段によって加熱して熱硬化させる。これにより接着層（１３ｃ）と樹脂表面（５ａ）の密着性を向上させて、部品保持ノズル（１２）を接着層（１３ｃ）の完全硬化を待たずに半導体部品（１３）から離隔させることができ、部品接合に要する時間を短縮して熱圧着工程の生産性向上を実現することができる。

Description

明 細 書
部品接合方法、部品積層方法および部品接合構造体
技術分野
[0001] 本発明は、表面に榭脂層を有する基板に熱硬化性の接着層を有する半導体部品 を接合する部品接合方法および一方の面に榭脂層を有し他方の面に熱硬化性の接 着層を有する複数の部品を積層する部品積層方法に関するものである。
背景技術
[0002] 半導体装置の製造工程において、半導体ウェハから切り出された個片の半導体素 子は、接着剤を介してリードフレームやフレキシブル基板などの基板に実装される。 半導体素子の基板への搭載工程は、従来は基板上に予め塗布された接着剤上に 半導体素子を搭載する方法が採用されていたが、近年半導体素子の薄型化に伴つ て従来工法をそのまま適用することが困難になってきている。
[0003] すなわち半導体素子を基板に良好な状態で接着するには、基板と半導体素子の 間に薄膜状の接着剤を均一に介在させることが求められるが、橈みやすくて剛性が 小さい薄型の半導体素子を接着剤上に搭載する場合には、予め塗布された接着剤 を半導体素子自体の剛性によって押し広げることが難しい。また薄型の半導体素子 を接着剤上に押しつけると、接着剤は半導体素子の上面に這い上がりやすぐ搭載 ツールを汚損して正常な部品保持動作を妨げる不具合を生じやすい。
[0004] このため近年、半導体素子を個片に分割する前の半導体ウェハ状態において、予 め半導体ウェハに半硬化状態の接着用榭脂をフィルム状にしたダイアタッチフィルム を貼着して半導体素子自体に接着層を形成する方法が採用されるようになっている ( 例えば特許文献 1参照)。これにより、半導体素子を榭脂層によって補強して橈みや す ヽ薄型の半導体素子の取り扱 、を容易にするとともに、基板への搭載時の接着剤 の這 、上がりなどの不具合を排除することができる。
特許文献 1 :特開 2001— 185563号公報
発明の開示
発明が解決しょうとする課題 [0005] し力しながら、上述の公知文献例に示す半導体素子の搭載においては、接着用榭 脂を熱硬化させるために熱圧着ツールによって半導体素子を基板に対して押圧した 状態を所定時間保持する必要があった。この保持時間は接着用榭脂をある程度硬 化させる必要があることから通常は秒オーダーの時間を必要とし、大幅な時間短縮 は困難であった。そしてこのことが熱圧着工程における時間短縮を困難にして生産 性向上を阻害する要因となっており、特に薄型の半導体部品を基板上において積層 するチップオンチップ構造の実装形態において特に顕著となっていた。
[0006] そこで本発明は、熱圧着工程の生産性向上を実現することができる部品接合方法 および部品積層方法を提供することを目的とする。
課題を解決するための手段
[0007] 本発明の部品接合方法は、表面に榭脂層を有する基板に熱硬化性の接着層を有 する半導体部品を前記接着層を介して接合する部品接合方法であって、プラズマ処 理によって前記榭脂層の表面改質を行い、部品保持ノズルによって前記半導体部 品を保持し、表面改質された前記榭脂層に前記接着層を当接させ、前記接着層を 加熱手段によって加熱して熱硬化させる。
[0008] 本発明の部品積層方法は、一方の面に榭脂層を有し他方の面に熱硬化性の接着 層を有し少なくとも第 1の部品および第 2の部品を含む複数の部品を基板上におい て積層する部品積層方法であって、前記基板に前記第 1の部品を搭載し、プラズマ 処理によって前記第 1の部品の榭脂層の表面改質を行い、部品保持ノズルによって 前記第 2の部品を保持し、表面改質された前記第 1の部品の榭脂層に前記第 2の部 品の接着層を当接させ、前記第 2の部品の接着層を加熱手段によって加熱して熱硬 化させる。
[0009] 本発明の部品接合構造体は、表面に榭脂層を有する基板に熱硬化性の接着層を 有する半導体部品を前記接着層を介して接合した部品接合構造体であって、プラズ マ処理によって前記榭脂層の表面改質を行 、、部品保持ノズルによって前記半導体 部品を保持し、表面改質された前記榭脂層に前記接着層を当接させ、前記接着層 を加熱手段によって加熱して熱硬化させたものである。
発明の効果 [0010] 本発明によれば、プラズマ処理によって榭脂層の表面改質を行うことにより、半導 体部品に予め設けられた接着層と榭脂層との密着性を向上させ、部品接合に要する 時間を短縮して熱圧着工程の生産性向上を実現することができる。
図面の簡単な説明
[0011] [図 1]本発明の実施の形態 1の部品接合方法の工程説明図
[図 2]本発明の実施の形態 1の部品接合方法の工程説明図
[図 3]本発明の実施の形態 1の部品接合方法の工程説明図
[図 4]本発明の実施の形態 1の部品接合方法の工程説明図
[図 5]本発明の実施の形態 1の部品接合方法の工程説明図
[図 6]本発明の実施の形態 1の部品接合方法の工程説明図
[図 7]本発明の実施の形態 2の部品積層方法の工程説明図
[図 8]本発明の実施の形態 2の部品積層方法の工程説明図
[図 9]本発明の実施の形態 2の部品積層方法の工程説明図
[図 10]本発明の実施の形態 2の部品積層方法の工程説明図
符号の説明
[0012] 1 プラズマ処理装置
5 基板
9 部品実装装置
12 部品保持ノズル
13 第 1の半導体部品（第 1の部品）
14 キュア炉
15、 25 2層積層体
13a, 23a, 26a 半導体チップ
13b、 23b、 26b 榭脂層
13c、 23c, 26c 接着層
23 第 2の半導体部品
24 スぺーサ（第 2の部品）
26 第 3の半導体部品 27 3層積層体
発明を実施するための最良の形態
[0013] (実施の形態 1)
図 1、図 2、図 3、図 4,図 5,図 6は本発明の実施の形態 1の部品接合方法の工程 説明図である。ここに示す部品接合においては、表面にポリイミドゃガラスエポキシな ど榭脂層を有する基板に、熱硬化性の接着層が予め形成された半導体部品を熱圧 着により接合して実装する。
[0014] 熱圧着に先立って、まず基板表面の濡れ性を向上させることを目的として、基板の 表面改質のためのプラズマ処理がプラズマ処理装置によって行われる。図 1 (a)に示 すようにプラズマ処理装置 1は、真空密の真空チャンバ laによって形成された処理 室 2の内部に、下部電極 3および上部電極 4を対向させて配置した構成となっている 。表面改質処理対象の基板 5は、表面の榭脂層を上向きにした姿勢で下部電極 3上 に載置される。
[0015] プラズマ処理に際しては、処理室 2内を真空排気部 6により真空排気して減圧し、 次いで処理室 2内にガス供給部 7によってプラズマ発生用ガスを供給しながら、高周 波電源 8によって下部電極 3と上部電極 4との間に高周波電圧を印加する。ここでは プラズマ発生用ガスとして、酸素ガスもしくはアルゴンガスが用いられる。これにより図 1 (b)に示すように、処理室 2内には、酸素ガスやアルゴンガスのプラズマが発生し、 基板 5の表面の榭脂層を対象としたプラズマ処理が行われる。このプラズマ処理によ り、榭脂層の表面が改質され、表面の濡れ性が向上する。すなわち本実施の形態に お！、ては、酸素ガスもしくはアルゴンガスをプラズマ発生用ガスとして用いたプラズマ 処理によって、基板 5の表面の榭脂層の表面改質を行うようにしている。
[0016] ここで表面改質について説明する。基板 5の表面の榭脂層を構成するポリイミドなど の榭脂は各種の有機結合によって構成されており、榭脂層には炭素単結合基 (C C)やカルボニル基 (c = o)など、炭素と酸素、水素等を含む原子同士が固有の形 態で結合した有機結合が多数存在する。有機結合はそれぞれ固有の結合エネルギ を有しており、この結合エネルギ値より大きなエネルギが外部力 与えられることによ つて、これらの有機結合は分解する。 [0017] 表面改質を目的としたプラズマ処理にぉ ヽては、榭脂層に存在する複数種類の有 機結合のうち、カルボニル基など親水性の有機結合基を残して、他の結合基を選択 的に除去することが可能なプラズマ処理条件が設定される。すなわち、プラズマによ つて発生する荷電粒子のエネルギを制御することにより、結合エネルギの大き 、カル ボニル基などの有機結合基を残して、結合エネルギの低 ヽ炭素単結合基等を選択 的に除去することが可能なエネルギ域の荷電粒子を衝突させるようにする。これによ り、基板 5の榭脂表面層ではカルボニル基など親水性の有機結合基の割合が増加し 、濡れ性が大幅に向上する。
[0018] この後、表面改質後の基板 5は部品実装装置 9に送られ、図 2 (a)に示すように、搬 送機構 11によって搬送され、部品実装位置に位置決め保持される。部品実装装置 9 は、加熱手段を有する部品保持ノズル 12によって実装対象の部品を保持して基板 5 に圧着する機能を有しており、部品保持ノズル 12はまず最初に第 1の半導体部品 13 を保持する。なお、搬送機構 11も必要に応じて加熱手段を有している。
[0019] 第 1の半導体部品 13は、図 2 (b)に示すように、上面に榭脂層 13bを有する半導体 チップ 13aの下面に、接着層 13cを形成した構成となっている。接着層 13cは半硬化 状態の熱硬化性榭脂より成り、半導体チップ 13aが個片に分割される前の半導体ゥ ヱハ状態にぉ 、て、半硬化状態の榭脂をシート状にしたダイアタッチフィルムを貼着 することにより形成されて ヽる。第 1の半導体部品 13を保持した部品保持ノズル 12は 、基板 5上に移動し第 1の半導体部品 13を実装位置に位置合わせする。
[0020] 次に図 2 (c)に示すように、第 1の半導体部品 13を保持した部品保持ノズル 12を下 降させ、接着層 13cを基板 5の表面の表面改質された榭脂層に当接させる。次いで、 図 2 (d)に示すように、部品保持ノズル 12に内蔵された加熱手段によって第 1の半導 体部品 13を加熱しながら、第 1の半導体部品 13を基板 5に対して押圧する。これに より半硬化状態であった接着層 13cの熱硬化が進行する。このとき、基板 5の榭脂表 面 5aは前工程で表面改質されて濡れ性が大幅に向上していることから、半硬化状態 の接着層 13cは榭脂表面 5aで速やかに流動して、内部に気泡を残留させることなく 榭脂表面 5aの表面と良好に密着する。
[0021] そして所定の熱圧着時間が経過した後、図 3 (a)に示すように、部品保持ノズル 12 を基板 5から上昇させて第 1の半導体部品 13から離隔させる。このとき、接着層 13c は榭脂表面 5aと密着して剥離や位置ずれを生じるおそれがないことから、接着層 13 cが完全に熱硬化する前に部品保持ノズル 12を上昇させて第 1の半導体部品 13か ら離隔させることが可能となっている。これにより、従来のダイアタッチフィルムによる 部品接合過程にぉ 、て数秒のオーダーで必要とされて 、た熱圧着時間が約 0. 2秒 に短縮され、生産性を大幅に向上させることが可能となっている。
[0022] この後、図 3 (b)に示すように、他の実装対象の第 1の半導体部品 13を同様に基板 5に熱圧着により接合し、全ての第 1の半導体部品 13の熱圧着が完了したならば、基 板 5をキュア工程に送る。すなわち、熱圧着完了後の基板 5はキュア炉 14内に収容さ れ、所定のキュア温度で所定時間保持される。これにより接着層 13cの熱硬化が完 了し、第 1の半導体部品 13の基板 5への接合が完了する。なお、図 2 (d)に示す熱圧 着過程にお!、て十分に熱硬化反応が進行して!/、る場合には、図 3 (c)の別工程によ るキュア工程は省略してもよ!/、。
[0023] この後、第 1の半導体部品 13が接合された基板 5は再びプラズマ処理装置 1に送ら れ、図 4 (a)に示すように、真空チャンバ la内の下部電極 3上に第 1の半導体部品 13 を上向きにした姿勢で載置される。そして図 4 (b)に示すように、処理室 2においてプ ラズマ放電を発生させることにより、榭脂層である榭脂層 13bの上面がプラズマ処理 によって表面改質される。この後表面改質後の基板 5は、図 5 (a)に示すように再び 部品実装装置 9に送られ、搬送機構 11に保持される。
[0024] 次 、で、図 5 (b)に示すように、第 2の半導体部品 23を保持した部品保持ノズル 12 を基板 5上に移動させ、第 1の半導体部品 13に対して位置合わせする。第 2の半導 体部品 23は、第 1の半導体部品 13と同様構成の半導体部品であり、上面に榭脂層 23bを有する半導体チップ 23aの下面に、接着層 23cを形成した構成となっている。 接着層 23cは接着層 13cと同様にダイアタッチフィルムを貼着することにより形成され て 、る。なお第 2の半導体部品 23を第 1の半導体部品 13上に積層した状態にお ヽ て第 1の半導体部品 13を対象としたワイヤボンディングの妨げとならないように、第 2 の半導体部品 23の外形寸法は第 1の半導体部品 13よりも一回り小さく設定されてい る。 [0025] 次に図 5 (c)に示すように、第 2の半導体部品 23を保持した部品保持ノズル 12を下 降させ、接着層 23cを第 1の半導体部品 13の表面の表面改質された榭脂層 13bに 当接させる。次いで、図 5 (d)に示すように、部品保持ノズル 12に内蔵された加熱手 段によって第 2の半導体部品 23を加熱しながら第 2の半導体部品 23を第 1の半導体 部品 13に対して押圧する。これにより半硬化状態であった接着層 23cの熱硬化が進 行する。このとき、第 1の半導体部品 13の榭脂表面 13dは前工程で表面改質されて 濡れ性が大幅に向上していることから、半硬化状態の接着層 23cは榭脂表面 13dで 速やかに流動して榭脂表面 13dの表面と良好に密着する。
[0026] そして所定の熱圧着時間が経過した後、図 6 (a)に示すように、部品保持ノズル 12 を上昇させて第 2の半導体部品 23から離隔させる。これにより、基板 5上において第 1の半導体部品 13と第 2の半導体部品 23を積層した 2層積層体 15が形成される。こ のとき、図 2 (d)と同様に接着層 23cは榭脂表面 13dと密着して剥離や位置ずれを生 じるおそれがないことから、接着層 23cが完全に熱硬化する前に部品保持ノズル 12 を上昇させて第 2の半導体部品 23から離隔させることが可能となっている。これにより 、同様に熱圧着時間が短縮され、生産性を大幅に向上させることができる。
[0027] この後、図 6 (b)に示すように、同様に他の 2層積層体 15を基板 5上に形成する作 業が完了したならば、基板 5をキュア工程に送る。すなわち、 2層積層体 15形成完了 後の基板 5はキュア炉 14内に収容され、所定のキュア温度で所定時間保持される。 これにより接着層 23cの熱硬化が完了し、 2層積層体 15の形成が完了する。なお、 同様に図 5 (d)に示す熱圧着過程において十分に熱硬化反応が進行している場合 には、図 6 (c)の別工程によるキュア工程は省略してもよ 、。
[0028] この後、 2層積層体 15が形成された基板 5はワイヤボンディング工程に送られ、図 6
(d)に示すように、半導体チップ 13a、 23aの外縁部に形成された接続用端子と基板 5の電極とをボンディングワイヤ 16によって接続して、基板 5上に 2つの電子部品を積 層したチップオンチップ構造の実装体が完成する。
[0029] 上述のチップオンチップ構造の実装体を形成するための部品接合においては、プ ラズマ処理によって榭脂層の表面改質を行うことにより、半導体部品に予め設けられ た接着層と榭脂層との密着性を向上させるようにしている。これにより、ダイアタッチフ イルムによって部品接合を行う場合に適用されていた従来のプロセスと比較して、部 品接合に要する時間を大幅に短縮して、熱圧着工程の生産性向上を実現することが できる。
[0030] (実施の形態 2)
図 7,図 8,図 9,図 10は本発明の実施の形態 2の部品積層方法の工程説明図で ある。この部品積層方法においては、一方の面に榭脂層を有し他方の面に熱硬化性 の接着層を有する複数の部品を、基板 5上において積層するものである。本実施の 形態 2では、 2つの半導体部品を、スぺーサ 24を介して積層する例を示している。
[0031] 図 7 (a)において、部品実装装置 9の搬送機構 11に保持された基板 5には、実施の 形態 1に示すものと同様の第 1の半導体部品 13が接合されている。第 1の半導体部 品 13の基板 5への接合は、実施の形態 1において図 1〜図 4にて示す方法と同様の 過程で行われる。
[0032] 次 、で、図 7 (b)に示すように、スぺーサ 24を保持した部品保持ノズル 12を基板 5 上に移動させ、第 1の半導体部品 13に対して位置合わせする。スぺーサ 24は、類似 の外形寸法を有する 2つの半導体部品を積層する構成の半導体装置において、下 層部品のワイヤボンディングを可能とするための隙間を確保することを目的として 2つ の部品の間に介在させる用途に用 ヽられる。スぺーサ 24は榭脂製の榭脂板 24aの 下面に、接着層 24bを形成した構成となっている。接着層 24bは、接着層 13cと同様 にダイアタッチフィルムを貼着することにより形成されている。
[0033] 次に図 7 (c)に示すように、スぺーサ 24を保持した部品保持ノズル 12を下降させ、 接着層 24bを第 1の半導体部品 13の表面の表面改質された榭脂層 13bに当接させ る。次いで、図 7 (d)に示すように、部品保持ノズル 12に内蔵された加熱手段によつ てスぺーサ 24を加熱しながらスぺーサ 24を第 1の半導体部品 13に対して押圧する。 これにより半硬化状態であった接着層 24bの熱硬化を進行させる。このとき、第 1の半 導体部品 13の榭脂表面 13dは前工程で表面改質されて濡れ性が大幅に向上して いることから、半硬化状態の接着層 24bは榭脂表面 13dで速やかに流動して榭脂表 面 13dの表面と良好に密着する。
[0034] そして所定の熱圧着時間が経過した後、図 8 (a)に示すように、部品保持ノズル 12 を上昇させてスぺーサ 24から離隔させる。これにより、基板 5上において第 1の半導 体部品 13とスぺーサ 24を積層した 2層積層体 25が形成される。このとき、図 2 (d)と 同様に接着層 24bは榭脂表面 13dと密着して剥離や位置ずれを生じるおそれがな いことから、接着層 24bが完全に熱硬化する前に部品保持ノズル 12を上昇させてス ぺーサ 24から離隔させることが可能となっている。これにより、同様に熱圧着時間が 短縮され、生産性を大幅に向上させることができる。
[0035] この後、図 8 (b)に示すように、同様に他の 2層積層体 25を基板 5上に形成する作 業が完了したならば、基板 5をキュア工程に送る。すなわち、 2層積層体 25形成完了 後の基板 5はキュア炉 14内に収容され、所定のキュア温度で所定時間保持される。 これにより接着層 24bの熱硬化が完了し、 2層積層体 25の形成が完了する。
[0036] この後、 2層積層体 25が形成された基板 5は再びプラズマ処理工程に送られ、図 4
(a)に示すように、プラズマ処理装置 1内の下部電極 3上に載置される。そして図 4 (b )に示すように、処理室 2においてプラズマ放電を発生させることにより、榭脂層である 榭脂板 24aの上面がプラズマ処理によって表面改質される。この後表面改質後の基 板 5は、図 9 (a)に示すように、再び部品実装装置 9に送られ、搬送機構 11に保持さ れる。
[0037] 次 、で、図 9 (b)に示すように、第 3の半導体部品 26を保持した部品保持ノズル 12 を基板 5上に移動させ、 2層積層体 25に対して位置合わせする。第 3の半導体部品 2 6は、第 1の半導体部品 13と同様構成の半導体部品であり、上面に榭脂層 26bを有 する半導体チップ 26aの下面に、接着層 26cを形成した構成となっている。接着層 2 6cは、接着層 13cと同様にダイアタッチフィルムを貼着することにより形成されている
[0038] 次に図 9 (c)に示すように、第 3の半導体部品 26を保持した部品保持ノズル 12を下 降させ、接着層 26cをスぺーサ 24の表面の表面改質された榭脂板 24aに当接させる 。次いで、図 9 (d)に示すように、部品保持ノズル 12に内蔵された加熱手段によって 第 3の半導体部品 26を加熱しながら第 3の半導体部品 26をスぺーサ 24に対して押 圧する。これにより半硬化状態であった接着層 26cの熱硬化を進行させる。このとき、 スぺーサ 24の榭脂板 24aは前工程で表面改質されて濡れ性が大幅に向上している ことから、半硬化状態の接着層 26cは榭脂表面 24cで速やかに流動して榭脂板 24a と良好に密着する。
[0039] そして所定の熱圧着時間が経過した後、図 10 (a)に示すように、部品保持ノズル 1 2を上昇させて第 3の半導体部品 26から離隔させる。これにより、基板 5上において 2 層積層体 25上にさらに第 3の半導体部品 26を積層した 3層積層体 27が形成される 。このとき、図 2 (d)と同様に接着層 26cは榭脂板 24aと密着して剥離や位置ずれを 生じるおそれがないことから、接着層 26cが完全に熱硬化する前に部品保持ノズル 1 2を上昇させて第 3の半導体部品 26から離隔させることが可能となっている。これによ り、同様に熱圧着時間が短縮され、生産性を大幅に向上させることができる。
[0040] この後、図 10 (b)に示すように、同様に他の 3層積層体 27を基板 5上に形成する作 業が完了したならば、基板 5をキュア工程に送る。すなわち、 3層積層体 27形成完了 後の基板 5はキュア炉 14内に収容され、所定のキュア温度で所定時間保持される。 これにより接着層 26cの熱硬化が完了し、 3層積層体 27の形成が完了する。なお、 同様に図 9 (d)に示す熱圧着過程において十分に熱硬化反応が進行している場合 には、図 10 (c)の別工程によるキュア工程は省略してもよい。
[0041] この後、 3層積層体 27が形成された基板 5はワイヤボンディング工程に送られ、図 1 0 (d)に示すように、半導体チップ 13a、 26aの外縁部に形成された接続用端子と基 板 5の電極とをボンディングワイヤ 28によって接続して、基板 5上に 2つの第 1の半導 体部品 13、第 3の半導体部品 26を 3層積層体 27を介して積層したチップオンチップ 構造の実装体が完成する。
[0042] 上述の部品積層方法においては、基板 5に第 1の部品としての第 1の半導体部品 1 3を搭載し、酸素ガスもしくはアルゴンガスをプラズマ発生用ガスとして用いたプラズ マ処理によって第 1の半導体部品 13の榭脂層 13bの表面改質を行い、加熱手段を 有する部品保持ノズル 12によって第 2の部品としてのスぺーサ 24を保持し、表面改 質された榭脂層 13bにスぺーサ 24の接着層 24bを当接させ、接着層 24bを加熱手 段によって加熱して熱硬化させるプロセスを採用している。そして、スぺーサ 24の接 着層 24bが完全に熱硬化する前に、部品保持ノズル 12をスぺーサ 24から離隔させ るようにしている。 [0043] 同様に 2層積層体 25上に第 3の半導体部品 26を積層する工程においては、スぺ ーサ 24が第 1の部品に、第 3の半導体部品 26が第 2の部品にそれぞれ該当し、これ らの 2部品の積層には上述と同様のプロセスが適用されている。すなわち本実施の 形態 2に示す部品積層方法においては、少なくとも第 1の部品および第 2の部品を含 む複数の部品を対象としている。この部品積層方法においても、実施の形態 1と同様 の効果を各階層ごとに得ることができ、積層される階層数が多くなるにつれてその効 果は特に顕著となる。
[0044] 本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲 を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明ら かである。 本出願は、 2006年 2月 28日出願の日本特許出願 ·出願番号 2006-05172 9に基づくものであり、その内容はここに参照として取り込まれる。
産業上の利用可能性
[0045] 本発明の部品接合方法および部品積層方法は、熱圧着工程の生産性向上を実現 することができるという効果を有し、表面に榭脂層を有する基板に熱硬化性の接着層 を有する半導体部品を熱圧着により接合する分野において有用である。

Claims

請求の範囲
[1] 表面に榭脂層を有する基板に熱硬化性の接着層を有する半導体部品を前記接着 層を介して接合する部品接合方法であって、
プラズマ処理によって前記榭脂層の表面改質を行い、
部品保持ノズルによって前記半導体部品を保持し、
表面改質された前記榭脂層に前記接着層を当接させ、
前記接着層を加熱手段によって加熱して熱硬化させることを特徴とする部品接合 方法。
[2] 前記接着層が完全に熱硬化する前に、前記部品保持ノズルを前記半導体部品か ら離隔させることを特徴とする請求項 1記載の部品接合方法。
[3] 一方の面に榭脂層を有し他方の面に熱硬化性の接着層を有し少なくとも第 1の部 品および第 2の部品を含む複数の部品を基板上において積層する部品積層方法で あって、
前記基板に前記第 1の部品を搭載し、
プラズマ処理によって前記第 1の部品の榭脂層の表面改質を行い、
部品保持ノズルによって前記第 2の部品を保持し、
表面改質された前記第 1の部品の榭脂層に前記第 2の部品の接着層を当接させ、 前記第 2の部品の接着層を加熱手段によって加熱して熱硬化させることを特徴とす る部品積層方法。
[4] 前記第 2の部品の接着層が完全に熱硬化する前に、前記部品保持ノズルを前記第
2の部品から離隔させることを特徴とする請求項 3記載の部品積層方法。
[5] 表面に榭脂層を有する基板に熱硬化性の接着層を有する半導体部品を前記接着 層を介して接合した部品接合構造体であって、
プラズマ処理によって前記榭脂層の表面改質を行い、
部品保持ノズルによって前記半導体部品を保持し、
表面改質された前記榭脂層に前記接着層を当接させ、
前記接着層を加熱手段によって加熱して熱硬化させた部品接合構造体。
PCT/JP2007/052409 2006-02-28 2007-02-09 部品接合方法、部品積層方法および部品接合構造体 WO2007099759A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200780007045XA CN101395707B (zh) 2006-02-28 2007-02-09 部件层叠方法
US12/280,615 US8614118B2 (en) 2006-02-28 2007-02-09 Component bonding method, component laminating method and bonded component structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-051729 2006-02-28
JP2006051729A JP4844168B2 (ja) 2006-02-28 2006-02-28 部品接合方法および部品積層方法

Publications (1)

Publication Number Publication Date
WO2007099759A1 true WO2007099759A1 (ja) 2007-09-07

Family

ID=38458874

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052409 WO2007099759A1 (ja) 2006-02-28 2007-02-09 部品接合方法、部品積層方法および部品接合構造体

Country Status (6)

Country Link
US (1) US8614118B2 (ja)
JP (1) JP4844168B2 (ja)
KR (1) KR20080106168A (ja)
CN (1) CN101395707B (ja)
TW (1) TW200741910A (ja)
WO (1) WO2007099759A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100151114A1 (en) * 2008-12-17 2010-06-17 Zimmer, Inc. In-line treatment of yarn prior to creating a fabric
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20120109301A1 (en) 2010-11-03 2012-05-03 Zimmer, Inc. Modified Polymeric Materials And Methods Of Modifying Polymeric Materials
US10649497B2 (en) * 2014-07-23 2020-05-12 Apple Inc. Adaptive processes for improving integrity of surfaces
WO2016014047A1 (en) 2014-07-23 2016-01-28 Apple Inc. Adaptive processes for improving integrity of surfaces
US10083896B1 (en) 2017-03-27 2018-09-25 Texas Instruments Incorporated Methods and apparatus for a semiconductor device having bi-material die attach layer
USD953183S1 (en) 2019-11-01 2022-05-31 Nvent Services Gmbh Fuel sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145120A (ja) * 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd 電子部品のプラズマ処理装置および電子部品製造方法
JPH11251335A (ja) * 1998-03-04 1999-09-17 Oki Electric Ind Co Ltd 半導体素子の実装装置及びその実装方法
JP2003264205A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005294285A (ja) * 2003-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185994A (ja) * 1985-02-13 1986-08-19 信越化学工業株式会社 耐熱性フレキシブルプリント配線用基板およびその製造方法
EP1448034A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP3012575B2 (ja) * 1997-10-03 2000-02-21 九州日本電気株式会社 Ｌｏｃ型半導体装置の製造方法
JP4240711B2 (ja) 1999-12-27 2009-03-18 日立化成工業株式会社 ダイボンディング用接着フィルム及び半導体装置の製造方法
ES2225466T3 (es) * 2000-01-31 2005-03-16 Diagnoswiss S.A. Dispositivo de sujecion para un molde, la mitad de un molde o un porta-moldes en una maquina de moldeo por inyeccion.
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005251779A (ja) * 2004-03-01 2005-09-15 Mitsui Chemicals Inc 接着フィルムおよびそれを用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145120A (ja) * 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd 電子部品のプラズマ処理装置および電子部品製造方法
JPH11251335A (ja) * 1998-03-04 1999-09-17 Oki Electric Ind Co Ltd 半導体素子の実装装置及びその実装方法
JP2003264205A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005294285A (ja) * 2003-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
CN101395707A (zh) 2009-03-25
JP2007234713A (ja) 2007-09-13
US20090035892A1 (en) 2009-02-05
KR20080106168A (ko) 2008-12-04
CN101395707B (zh) 2013-04-24
JP4844168B2 (ja) 2011-12-28
TW200741910A (en) 2007-11-01
US8614118B2 (en) 2013-12-24

Similar Documents

Publication Publication Date Title
JP4261356B2 (ja) 半導体パッケージを製造する方法
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
WO2007099759A1 (ja) 部品接合方法、部品積層方法および部品接合構造体
JP2010245412A (ja) 半導体集積回路装置の製造方法
WO2013183671A1 (ja) 半導体装置の製造方法
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
JP6017398B2 (ja) 半導体装置の製造方法
JP2003282819A (ja) 半導体装置の製造方法
TW201218317A (en) Method of multi-chip stacking for decreasing void between chips
JP2008235527A (ja) 部品内蔵基板の製造方法
JP3447690B2 (ja) 半導体チップの積層実装方法
WO2001020661A1 (fr) Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP5577859B2 (ja) 電子装置の製造方法
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP5097006B2 (ja) プリント配線基板及びその製造方法
JPWO2002085621A1 (ja) 積層板およびその積層板を用いた部品
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TW201320281A (zh) 記憶裝置、半導體裝置及半導體裝置之製造方法
JP5349189B2 (ja) 電子部品装置の製造方法及び治具
JP2010192489A (ja) 電子部品実装構造体の製造方法及び電子部品実装構造体
JP2012174722A (ja) 半導体装置の製造方法
JP2008103382A (ja) 半導体装置及びその製造方法
JP2003234451A (ja) 半導体装置およびその製造方法
JP2001085575A (ja) 異方導電性フィルム付き半導体ウエハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020087018230

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12280615

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200780007045.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07714021

Country of ref document: EP

Kind code of ref document: A1