JP3012575B2 - Ｌｏｃ型半導体装置の製造方法 - Google Patents
Ｌｏｃ型半導体装置の製造方法Info
- Publication number
- JP3012575B2 JP3012575B2 JP9271233A JP27123397A JP3012575B2 JP 3012575 B2 JP3012575 B2 JP 3012575B2 JP 9271233 A JP9271233 A JP 9271233A JP 27123397 A JP27123397 A JP 27123397A JP 3012575 B2 JP3012575 B2 JP 3012575B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor chip
- semiconductor device
- loc
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＯＣ（リードオ
ンチップ）構造を有する半導体装置の製造方法に関し、
特に半導体チップとインナーリードとの接合強度を向上
させたＬＯＣ型半導体装置の製造方法に関する。
ンチップ）構造を有する半導体装置の製造方法に関し、
特に半導体チップとインナーリードとの接合強度を向上
させたＬＯＣ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、樹脂封止型半導体装置の製造方法
としては、リードフレームのアイランドに半導体チップ
を搭載し、この半導体チップとリードフレームのインナ
ーリードとをボンディングワイヤで接続し、その後、樹
脂モールド封止を行う方法が一般的である。しかし、最
近はアイランドを省いたリードフレームを使用し、半導
体チップを直接インナーリードに接合することによっ
て、半導体チップをリードフレームに固定する方法が広
く用いられている。
としては、リードフレームのアイランドに半導体チップ
を搭載し、この半導体チップとリードフレームのインナ
ーリードとをボンディングワイヤで接続し、その後、樹
脂モールド封止を行う方法が一般的である。しかし、最
近はアイランドを省いたリードフレームを使用し、半導
体チップを直接インナーリードに接合することによっ
て、半導体チップをリードフレームに固定する方法が広
く用いられている。
【０００３】その一つの方法として、半導体チップの上
面に直接インナーリードを接合するＬＯＣ構造の半導体
装置がある。この従来のＬＯＣ構造の半導体装置は、図
３（ａ）の接合前の断面図に示すように、半導体チップ
６の上面の回路形成面上に、電極パッド７を除く部分を
ポリイミド樹脂５で被覆した保護膜を設け（特開平４−
２９１９４７号公報）、一方、表裏両面にエポキシ樹脂
からなる接着剤２，３を付着させた絶縁フィルムである
ポリイミドフィルム４を、インナーリード１にあらかじ
め接着剤２を介して接合させたリードフレームを準備す
る。
面に直接インナーリードを接合するＬＯＣ構造の半導体
装置がある。この従来のＬＯＣ構造の半導体装置は、図
３（ａ）の接合前の断面図に示すように、半導体チップ
６の上面の回路形成面上に、電極パッド７を除く部分を
ポリイミド樹脂５で被覆した保護膜を設け（特開平４−
２９１９４７号公報）、一方、表裏両面にエポキシ樹脂
からなる接着剤２，３を付着させた絶縁フィルムである
ポリイミドフィルム４を、インナーリード１にあらかじ
め接着剤２を介して接合させたリードフレームを準備す
る。
【０００４】次いで、図３（ｂ）の接合後の断面図に示
すように、この絶縁フィルム付きのリードフレームを、
接着剤３により半導体チップ６上のポリイミド樹脂５に
約２００℃で熱圧着し、その後、インナーリード１と電
極パッド７との間をボンディングワイヤで接続し、モー
ルド樹脂で封止してパッケージを完成する。なお、上記
の絶縁フィルム付きリードフレームは、リードフレーム
メーカーからインナーリード部にポリイミドフィルムを
接着した状態で納入されている。
すように、この絶縁フィルム付きのリードフレームを、
接着剤３により半導体チップ６上のポリイミド樹脂５に
約２００℃で熱圧着し、その後、インナーリード１と電
極パッド７との間をボンディングワイヤで接続し、モー
ルド樹脂で封止してパッケージを完成する。なお、上記
の絶縁フィルム付きリードフレームは、リードフレーム
メーカーからインナーリード部にポリイミドフィルムを
接着した状態で納入されている。
【０００５】
【発明が解決しようとする課題】この従来のＬＯＣ型半
導体装置は、パッケージ信頼性試験、特に耐湿性加速試
験で、ポリイミドフィルム４の接着剤３と半導体チップ
６上のポリイミド樹脂５との界面に剥離を生じ、それが
進行して電極パッド７まで達し、そこへ水分が溜まりや
すくなって回路配線のアルミニウムが腐食を起こし、パ
ッケージがリーク不良を起こすことが知られている。
導体装置は、パッケージ信頼性試験、特に耐湿性加速試
験で、ポリイミドフィルム４の接着剤３と半導体チップ
６上のポリイミド樹脂５との界面に剥離を生じ、それが
進行して電極パッド７まで達し、そこへ水分が溜まりや
すくなって回路配線のアルミニウムが腐食を起こし、パ
ッケージがリーク不良を起こすことが知られている。
【０００６】その理由は、接着剤３と半導体チップ６上
のポリイミド樹脂５との間の密着力が弱いためと考えら
れる。しかし、接着剤３と同じ材質である接着剤２と、
ポリイミド樹脂５と同じ材質であるポリイミドフィルム
４との間の密着性は、信頼性試験では問題がないことか
ら、半導体チップ６とインナーリード１とを熱圧着する
前の、接着剤３とポリイミド樹脂５の表面状態が関係し
ていることが考えられる。本発明は、上記問題点を解消
し、接着剤３とポリイミド樹脂５との密着性を向上させ
ることによって、半導体チップ６とインナーリード１と
の接合強度を高め、半導体装置のリーク不良を防止する
ことを目的とする。
のポリイミド樹脂５との間の密着力が弱いためと考えら
れる。しかし、接着剤３と同じ材質である接着剤２と、
ポリイミド樹脂５と同じ材質であるポリイミドフィルム
４との間の密着性は、信頼性試験では問題がないことか
ら、半導体チップ６とインナーリード１とを熱圧着する
前の、接着剤３とポリイミド樹脂５の表面状態が関係し
ていることが考えられる。本発明は、上記問題点を解消
し、接着剤３とポリイミド樹脂５との密着性を向上させ
ることによって、半導体チップ６とインナーリード１と
の接合強度を高め、半導体装置のリーク不良を防止する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明は、表裏両面に接
着剤を付着させた絶縁フィルムを介して、上面に樹脂保
護膜を形成した半導体チップとインナーリードとを熱圧
着により接合するＬＯＣ型半導体装置の製造方法におい
て、前記半導体チップ上に形成された樹脂保護膜と接触
する接着剤を、熱圧着前に有機溶剤洗浄により軟化処理
するか、または、接着剤表面を不活性ガスのプラズマ洗
浄により活性化処理することを特徴とするＬＯＣ型半導
体装置の製造方法である。
着剤を付着させた絶縁フィルムを介して、上面に樹脂保
護膜を形成した半導体チップとインナーリードとを熱圧
着により接合するＬＯＣ型半導体装置の製造方法におい
て、前記半導体チップ上に形成された樹脂保護膜と接触
する接着剤を、熱圧着前に有機溶剤洗浄により軟化処理
するか、または、接着剤表面を不活性ガスのプラズマ洗
浄により活性化処理することを特徴とするＬＯＣ型半導
体装置の製造方法である。
【０００８】
【発明の実施の形態】まず、本発明が解決すべき手段の
作用効果について説明する。従来技術で述べたように、
ポリイミドフィルム上の接着剤はエポキシ樹脂であり、
これをアセトン等の有機溶剤に浸すとエポキシ樹脂は軟
化する。これを半導体チップ上のポリイミド樹脂へ圧着
させると、気泡ができにくくなる。また、界面の濡れ性
が向上することにより、ポリイミドフィルム上の接着剤
と半導体チップ上のポリイミド樹脂との密着力が向上す
る。また、前記接着剤をアルゴン等の不活性ガスでプラ
ズマ洗浄すると、接着剤表面が活性化されることにより
樹脂同志の結合力が向上する。よって、ポリイミドフィ
ルム上の接着剤と半導体チップ上のポリイミド樹脂との
密着力が向上する。
作用効果について説明する。従来技術で述べたように、
ポリイミドフィルム上の接着剤はエポキシ樹脂であり、
これをアセトン等の有機溶剤に浸すとエポキシ樹脂は軟
化する。これを半導体チップ上のポリイミド樹脂へ圧着
させると、気泡ができにくくなる。また、界面の濡れ性
が向上することにより、ポリイミドフィルム上の接着剤
と半導体チップ上のポリイミド樹脂との密着力が向上す
る。また、前記接着剤をアルゴン等の不活性ガスでプラ
ズマ洗浄すると、接着剤表面が活性化されることにより
樹脂同志の結合力が向上する。よって、ポリイミドフィ
ルム上の接着剤と半導体チップ上のポリイミド樹脂との
密着力が向上する。
【０００９】次に、本発明の第１の実施の形態を図１を
用いて説明する。図１（ａ）は溶剤処理方法を示す断面
図、図１（ｂ）は接合後の断面図である。まず、インナ
ーリード１に絶縁フィルムであるポリイミドフィルム４
を接着剤２を介して接着させたリードフレームを準備
し、図１（ａ）に示すように、インナーリード１の接合
されていない側の接着剤３をアセトン溶剤８に浸漬させ
る。浸漬は、接着剤３が軟化あるいは若干溶融状態にな
るまで行う。アセトン溶剤８の温度は、常温でもよいが
多少加熱しておいた方が好ましい。
用いて説明する。図１（ａ）は溶剤処理方法を示す断面
図、図１（ｂ）は接合後の断面図である。まず、インナ
ーリード１に絶縁フィルムであるポリイミドフィルム４
を接着剤２を介して接着させたリードフレームを準備
し、図１（ａ）に示すように、インナーリード１の接合
されていない側の接着剤３をアセトン溶剤８に浸漬させ
る。浸漬は、接着剤３が軟化あるいは若干溶融状態にな
るまで行う。アセトン溶剤８の温度は、常温でもよいが
多少加熱しておいた方が好ましい。
【００１０】その後、図１（ｂ）に示すように、保護膜
であるポリイミド樹脂５が被着された半導体チップ６
に、浸漬処理を行った接着剤３が被着されているポリイ
ミドフィルム４を約２００℃で熱圧着させる。そして、
全体を中性雰囲気または大気中で２００℃、１時間の加
熱処理を行うことにより接着剤３を硬化させ、半導体チ
ップ６にインナーリード１を固着させる。そして、最後
に樹脂モールド封止を行い、ＬＯＣ型パッケージを完成
させる。
であるポリイミド樹脂５が被着された半導体チップ６
に、浸漬処理を行った接着剤３が被着されているポリイ
ミドフィルム４を約２００℃で熱圧着させる。そして、
全体を中性雰囲気または大気中で２００℃、１時間の加
熱処理を行うことにより接着剤３を硬化させ、半導体チ
ップ６にインナーリード１を固着させる。そして、最後
に樹脂モールド封止を行い、ＬＯＣ型パッケージを完成
させる。
【００１１】次に、本発明の第２の実施の形態について
図２を用いて説明する。図２（ａ）はプラズマ処理方法
を示す図、図２（ｂ）は接合後の断面図である。まず、
第１の実施の形態と同様、インナーリード１にポリイミ
ドフィルム４を接着剤２を介して接着させたリードフレ
ームを準備する。そして、図２（ａ）に示すように、イ
ンナーリード１と反対側の接着剤３に不活性ガス、例え
ばアルゴンガスのプラズマ９で洗浄する。
図２を用いて説明する。図２（ａ）はプラズマ処理方法
を示す図、図２（ｂ）は接合後の断面図である。まず、
第１の実施の形態と同様、インナーリード１にポリイミ
ドフィルム４を接着剤２を介して接着させたリードフレ
ームを準備する。そして、図２（ａ）に示すように、イ
ンナーリード１と反対側の接着剤３に不活性ガス、例え
ばアルゴンガスのプラズマ９で洗浄する。
【００１２】そして、図２（ｂ）に示すように、このプ
ラズマ処理を施した接着剤３と、半導体チップ６上のポ
リイミド樹脂５とを熱圧着させる。この際、接着剤３の
表面が活性化しているため結合力が向上する。その後、
全体を雰囲気中で加熱処理し、半導体チップ６にインナ
ーリード１を固着させる。なお、熱圧着および加熱処理
の条件は、第１の実施の形態と同じである。そして、最
後に樹脂モールド封止を行い、ＬＯＣ型パッケージを完
成させる。
ラズマ処理を施した接着剤３と、半導体チップ６上のポ
リイミド樹脂５とを熱圧着させる。この際、接着剤３の
表面が活性化しているため結合力が向上する。その後、
全体を雰囲気中で加熱処理し、半導体チップ６にインナ
ーリード１を固着させる。なお、熱圧着および加熱処理
の条件は、第１の実施の形態と同じである。そして、最
後に樹脂モールド封止を行い、ＬＯＣ型パッケージを完
成させる。
【００１３】以上、第１および第２の実施の形態で述べ
た本発明のＬＯＣ型半導体装置に、耐湿性加速試験（温
度サイクル、ベーク、恒温恒湿保管、半田リフローなど
の前処理後、湿度１００％、温度１２５℃、２．３気
圧、２８８時間の試験）を行い、その後、超音波による
非破壊検査を実施した結果、パッケージ内においてイン
ナーリードの剥離が発生していないことが確認できた。
た本発明のＬＯＣ型半導体装置に、耐湿性加速試験（温
度サイクル、ベーク、恒温恒湿保管、半田リフローなど
の前処理後、湿度１００％、温度１２５℃、２．３気
圧、２８８時間の試験）を行い、その後、超音波による
非破壊検査を実施した結果、パッケージ内においてイン
ナーリードの剥離が発生していないことが確認できた。
【００１４】
【発明の効果】本発明によれば、ポリイミドフィルムの
接着剤と半導体チップ上のポリイミド樹脂との界面の密
着力の向上が得られ、その結果、耐湿性加速試験による
リーク不良の発生がなくなる。その理由は、接着剤を有
機溶剤で洗浄すると接着剤が軟化し、熱圧着時に気泡の
混入がなくなるとともに接着界面の濡れ性が向上するた
め密着力が向上するからである。また、接着剤を不活性
ガス等でプラズマ洗浄すると、接着剤表面が活性化さ
れ、半導体チップ上のポリイミド樹脂との結合力が向上
し、密着性が向上するからである。
接着剤と半導体チップ上のポリイミド樹脂との界面の密
着力の向上が得られ、その結果、耐湿性加速試験による
リーク不良の発生がなくなる。その理由は、接着剤を有
機溶剤で洗浄すると接着剤が軟化し、熱圧着時に気泡の
混入がなくなるとともに接着界面の濡れ性が向上するた
め密着力が向上するからである。また、接着剤を不活性
ガス等でプラズマ洗浄すると、接着剤表面が活性化さ
れ、半導体チップ上のポリイミド樹脂との結合力が向上
し、密着性が向上するからである。
【図１】本発明の第１の実施の形態を説明する図で、図
（ａ）は溶剤処理方法を示す断面図、図（ｂ）は接合後
の断面図である。
（ａ）は溶剤処理方法を示す断面図、図（ｂ）は接合後
の断面図である。
【図２】本発明の第２の実施の形態を説明する図で、図
（ａ）はプラズマ処理方法を示す断面図、図（ｂ）は接
合後の断面図である。
（ａ）はプラズマ処理方法を示す断面図、図（ｂ）は接
合後の断面図である。
【図３】従来のＬＯＣ型半導体装置を示す図で、図
（ａ）は接合前の断面図、図（ｂ）は接合後の断面図で
ある。
（ａ）は接合前の断面図、図（ｂ）は接合後の断面図で
ある。
１ インナーリード ２ 接着剤 ３ 接着剤 ４ ポリイミドフィルム ５ ポリイミド樹脂 ６ 半導体チップ ７ 電極パッド ８ アセトン溶剤 ９ プラズマ
Claims (5)
- 【請求項１】 表裏両面に接着剤を付着させた絶縁フィ
ルムを介して、上面に樹脂保護膜を形成した半導体チッ
プとインナーリードとを熱圧着により接合するＬＯＣ型
半導体装置の製造方法において、前記半導体チップ上に
形成された樹脂保護膜と接触する接着剤を、熱圧着前に
軟化処理することを特徴とするＬＯＣ型半導体装置の製
造方法。 - 【請求項２】 前記軟化処理が有機溶剤による洗浄処理
であることを特徴とする請求項１記載のＬＯＣ型半導体
装置の製造方法。 - 【請求項３】 前記有機溶剤がアセトンであることを特
徴とする請求項２記載のＬＯＣ型半導体装置の製造方
法。 - 【請求項４】 表裏両面に接着剤を付着させた絶縁フィ
ルムを介して、上面に樹脂保護膜を形成した半導体チッ
プとインナーリードとを熱圧着により接合するＬＯＣ型
半導体装置の製造方法において、前記半導体チップ上に
形成された樹脂保護膜と接触する接着剤の表面を、熱圧
着前に活性化処理することを特徴とするＬＯＣ型半導体
装置の製造方法。 - 【請求項５】 前記活性化処理が不活性ガスのプラズマ
洗浄処理であることを特徴とする請求項４記載のＬＯＣ
型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9271233A JP3012575B2 (ja) | 1997-10-03 | 1997-10-03 | Ｌｏｃ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9271233A JP3012575B2 (ja) | 1997-10-03 | 1997-10-03 | Ｌｏｃ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111739A JPH11111739A (ja) | 1999-04-23 |
| JP3012575B2 true JP3012575B2 (ja) | 2000-02-21 |
Family
ID=17497219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9271233A Expired - Fee Related JP3012575B2 (ja) | 1997-10-03 | 1997-10-03 | Ｌｏｃ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012575B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169072B2 (ja) | 1998-05-15 | 2001-05-21 | 日本電気株式会社 | 半導体装置 |
| JP4844168B2 (ja) * | 2006-02-28 | 2011-12-28 | パナソニック株式会社 | 部品接合方法および部品積層方法 |
| CN106356321B (zh) * | 2016-09-26 | 2019-04-12 | 昆山工研院新型平板显示技术中心有限公司 | 去除柔性基板中气泡的方法 |
-
1997
- 1997-10-03 JP JP9271233A patent/JP3012575B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111739A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008249B1 (ko) | 반도체장치의 제조방법 | |
| JP2000049171A (ja) | 接着剤と封入剤の同時硬化によるエレクトロニックパッケ―ジの製造方法 | |
| JP3012575B2 (ja) | Ｌｏｃ型半導体装置の製造方法 | |
| JP3531580B2 (ja) | ボンディング方法 | |
| JP3712851B2 (ja) | 電子部品およびその製造方法 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| JPH034543A (ja) | 半導体装置 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPH1116941A (ja) | キャリアフィルムを用いた半導体パッケージの製造方法 | |
| JPH01272125A (ja) | 半導体装置の製造方法 | |
| JPH07202114A (ja) | リードフレームへのフィルム貼付け方法及びリードフレームへのチップ貼付け方法 | |
| JPH01228152A (ja) | 半導体装置の製造方法 | |
| JP3440677B2 (ja) | 電子部品の実装方法 | |
| JP4633895B2 (ja) | 半導体装置の製造方法 | |
| JP3422099B2 (ja) | 接着材及びそれを用いた半導体装置用リードフレームの製造方法 | |
| KR0128165B1 (ko) | 초소형전자 패키지내로 수분 및 오염물질의 침투를 줄이기 위한 방법 | |
| JP3382316B2 (ja) | 半導体実装構造及び半導体実装方法 | |
| KR0145393B1 (ko) | 박리 방지부가 형성된 반도체 칩 및 이를 이용한 반도체 칩 패키지 | |
| JPH0982846A (ja) | 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム | |
| JPS6245133A (ja) | ペレツト付方法 | |
| JPH09283545A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR0151253B1 (ko) | 조립 프로세스 감축형 반도체소자 | |
| JPH10223682A (ja) | 半導体装置及びその製造方法 | |
| JPH05218265A (ja) | 半導体装置用複合リードフレーム | |
| JPH07263487A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| LAPS | Cancellation because of no payment of annual fees |