KR0145393B1 - 박리 방지부가 형성된 반도체 칩 및 이를 이용한 반도체 칩 패키지 - Google Patents

Abstract

리드프레임의 상부면과 접착하게 되는 반도체 칩의 면의 가장자리가 곡형으로 제거되고 그 제거된 영역에 성형수지가 채워져 반도체 칩과 성형수지가 기계적으로 인터록(interlock)되어 반도체 칩과 성형수지 사이의 박리현상에 방지도어 반도체 칩 패키지의 신뢰성이 향상된다.

Description

[발명의 명칭]

박리 방지부가 형성된 반도체 칩 및 이를 이용한 반도체 칩 패키지

[도면의 간단한 설명]

제1도는 종래의 일반적인 반조체 칩 패키지의 구조를 나타낸 단면도.

제2도는 본 발명의 실시예에 의한 박리 방지부가 형성된 반도체 칩의 반도체 칩패키지의 구조를 나타낸 단면도.

제3도는 본 발명의 실시예에 의한 박리방지부가 형성된 반도체 칩의 절단상태를 나타낸 단면도.

*도면의 주요 부분에 대한 부호의 설명

1:반도체 칩3:접착제

5:다이패드7:성형수지

9:박리된 공간10:반도체 칩 패키지

11:반도체 칩12:박리방지부

13:접착제15:다이패드

17:성형수지20:반도체 칩 패키지

31:다이아몬드 컷터33:반도체 칩

[도면의 간단한 설명]

본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 리드프레임의 다이패드에 접착될 반도체 칩의 면의 가장자리를 따라 박리방지부가 형성되어 있어 반도체 칩 패키지의 신뢰성 테스트가 진행되는 동안에 성형수지가 반도체 칩의 표면으로부터 박리되지 않는 박리 방지부가 형성된 반도체 칩 및 이를 이용한 반도체 칩 패키지에 관한 것이다.

일반적으로, 조립공정이 완료된 상태의 반도체 칩 패키지는 신뢰성 테스트를 받기 위해 TC(Temperature Cycle), 홉습, IR(Infrared RefloW)VPS(Vapor Phase Soldering)의 테스트 단계를 거치게 된다. 이때, 반도체 칩의 표면의 일부영역이 성형수지, 예를 들어 에폭시 계의 성형수지로부터 박리되는 현상이 생기게 된다. 이러한 박리현상은 반도체 칩과 성형수지사이의 열팽창 계수의 차이가 크거나 반도체 칩과 성형수지사이의 접착성이 불량한 경우 주로 발생하게 된다.

그런데, 반도체 칩을 리드프레임의 다이패드에 접착하는 데 사용되는 접착제는 수분을 흡습하는 강한 성질을 갖고 있고, 그 다이패드에 접착된 반도체 칩을 외부의 환경으로부터 보호하기 위하여 사용되는 성형수지 또한 주위의 수분을 흡습하는 성질을 갖고 있어 후속의 PCT(Pressur Cooker Test) 테스트의 단계가 진행되는 동안, 흡습되는 수분이 그 박리된 공간에 집중적으로 모여 수막을 형성함으로써 반도체 칩 패키지의 부식이 유발된다.이와 같은 반도체 칩 패키지의 부식을 방지하기 위해서는 여러 가지의 요소들을 고려하여야 하지만 반도체 칩 패키지의 구조적인 측면에서 볼 때 리드프레임의 다이패드상에 접착된 반도체 칩이 성형수지로 봉지되는 동안 반도체 칩과 성형수지사이의 박리가 발생되지 않도록 하는 것이 무엇보다도 중요하다. 이는 성형수지가 에폭시 계의 성형수지로 일단 결정되고 나면, 성형수지와 반도체 칩사이의 열팽창 계수 차이나 접착성은 일정한 값으로 고정되어 성형수지에 의해 변화될 수 없게 되기 때문이다.

제1는 일반적인 반도체 칩 패키지의 구조를 나타낸 단면도이다.

제1도를 참조하면, 반도체 칩 패키지(10)에서는 반도체 칩(1)의 양측면이 수직으로 절단된 평면을 이루고 있고, 그 반도체 칩(1)의 하부면이 접착제(3)에 의하여 리이드프레임의 다이패드(5)의 상부면상에 접착되어 있다. 그 리이드프레임의 내부리이드들(도시안됨)이 각각의 본딩와이어(도시안됨)에 의하여 그 반도체 칩(1)의 상부면상의 본딩패드들(도시안됨)에 대응하여 전기적으로 연결되어 있다. 그 반도체 칩(1), 다이패드(3)와 본디와이어 및 내부리이드들이 성형수지(7)에 의하여 봉지되어 있다.

이와 같이 구성되는 반도체 칩 패키지의 제조방법을 간단히 살펴보면 다음과 같다.

먼저, 반도체 소자의 회로가 기 형성된 웨이퍼는 비교적 두꺼운 두께를 갖고 있어 반도체 칩 패키지에 직접 적용하는 데 적합하지 않다. 그래서, 그 웨이퍼의 두께를 얇게 하기 위하여 다음의 과정을 거치게 된다.

즉, 반도체 소자의 회로가 형성된 웨이퍼의 면상에 접착테이프가 접착되고난 후, 반도체 소자의 회로가 형성되지 않은 면이 통상적인 래핑(lapping)공정에서 래핑되어 그 웨이퍼의 총 두께가 반도체 칩 패키지에 적용하는 데 필요한 두께로 작게 된다.

이어서, 반도체 소자의 회로가 형성된 웨이퍼의 면상에 접착된 접착테이프가 제거되고, 별도의 접착테이프가 웨이퍼의 래핑된 면상에 접착된다.

계속하여,쏘잉(sawing)공정에서, 일정한 두께를 갖는 다이아몬드 컷터(Diamond Cutter)는 반도체 소자의 회로가 형성된 웨이퍼의 면에서 래핑된 면으로 하향으로 이동하면서 회전하여 각각의 반도체 칩들을 분리시킨다.

이와 같은 방법에 의해 분리된 반도체 칩에 통상적인 패키징 공정을 적용하여 반도체 칩 패키지(10)을 형성한다.

이렇게 형성된 반도체 칩 패키지(10)는 반도체 칩(1)과 성형수지(7)사이의 접착성 불량과, 반도체 칩(1)과 성형수지(7)사이의 열팽창 계수의 차이에 의해 반도체 칩(1)의 측면부에 박리된 공간(9)을 갖게 된다.

또한, 반도체 칩 패키지(1)는 반도체 칩(1)의 측면의 외부로 흘러나온 접착제(3)의 부분과 성형수지(7)사이의 접착성이 거의 없기 때문에 그 접착제(3)의 부분과 성형수지(7)사이의 접촉불량이 발생하고 그 접착게(3)자체가 수분을 흡습하고 있어 수막이 그 접착제(3)의 부분과 성형수지(7)에 존재하게 된다. 따라서, IR/VPS의 신뢰성 테스트의 단계가 진행되는 동안 그 수막이 수증기압을 발생하여 반도체 칩(1)과 성형수지(7)사이의 박리된 공간(9)를 더욱 크게 형성시킨다.

따라서, 본 고안의 목적은 리드프레임의 상부면과 접착하게 되는 반도체 칩의 면의 가장자리가 소정의 형태로 제거되어 반도체 칩과 성형수지사이의 박리현상이 방지돌 수 있는 박리 방지부가 형성된 반도체 칩을 제공하는 데 있다.

또한, 본 발명의 목적은 리드프레임의 상부면과 접착하게 되는 반도체 칩의 면의 가장자리가 소정의 형태로 제거되어 반도체 칩과 성형수지사이의 박리현상이 방지될 수 있는 반도체 칩을 내장하여 반도체 칩 패키지의 신뢰성을 향상시키는 박리 방지부가 형성된 반도체 칩을 이용한 반도체 칩 패키지를 제공하는 데 있다.

상기한 목적을 달성하기 위한 본 발명은 리드프레임의 상부면과 접착하게 되는 반도체 칩의 면의 가장자리가 소정의 형태로 제거되고 그 제거된 영역에 성형수지가 채워져 기계적 고착 효과를 가져 박리가 방지되고 궁극적으로는 반도체 칩 패키지의 신뢰성이 향상되는 것을 특징으로 한다.

이하, 본 발명의 실시예에 따른 박리 방지부가 형성된 반도체 칩 및 이를 이용한 반도체 칩 패키지를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 발명의 실시예에 따른 박리 방지부가 형성된 반도체 칩 패키지의 구조를 나타낸 단면도이다.

제2도를 참조하면, 반도체 칩 패키지(20)에서는 반도체 칩(11)의 양측면이 수직으로 절단된 평면을 이루고 있고, 그 절단면의 하측부가 곡형으로 제거된 박리방지부(12)가 있으며, 그 반도체 칩(11)의 하부면이 접착제(13)에 의하여 리이드프레임의 다이패드(15)의 상부면상에 접착되어 있다. 그 리이드프레임의 내부리이드들(도시안됨)이 각각의 본딩와이어(도시안됨)에 의하여 그 반도체 칩(11)의 상부면상의 본딩패드들(도시안됨)에 대응하여 전기적으로 연결되어 있다. 그 반도체 칩(11),다이패드(15)와 본딩와이어 및 내부리이드들이 성형수지(17)에 의하여 봉지되어 있다. 이때, 성형수지(17)가 박리방지부(12)내에도 채워지게 된다.

이와 같이 구성되는 반도체 칩 패키지의 제조방법을 간단히 살펴보면 다음과 같다.

먼저, 반도체 소자의 회로가 기 형성된 웨이퍼는 비교적 두꺼운 두께를 갖고 있어 반도체 칩 패키지에 직접 적용하는 데 적합하지 않다. 그래서, 그 웨이퍼의 두께를 얇게 하기 위하여 다음의 과정을 거치게 된다.

즉, 반도체 소자의 회로가 형성된 웨이퍼의 면상에 접착테이프가 접착되고난 후, 반도체 소자의 회로가 형성되지 않은 면이 통상적인 래핑(lapping)공정에서 래핑되어 그 웨이퍼의 총 두께가 반도체 칩 패키지에 적용하는 데 필요한 두께로 작게된다.

이어서, 반도체 소자의 회로가 형성된 웨이퍼의 면상에 접착된 접착테이프가 계속 유지되는 상태에서, 일정한 두께를 갖는 다이아몬드 컷터(Diamond Cutter)는 래핑된 면에서 반도체 소자의 회로가 형성된 면으로 하향으로 이동하면서 회전하여 각각의 반도체 칩들을 분리시킨다.

이를 좀 더 상세히 언급하면, 제3도에 도시된 바와 같이, 다이아몬드 컷터(31)는 일반적인 다이아몬드 컷터에 비하여 그 중심부가 두꺼운 두께로 이루어져 있고, 그 가장자리는 아주 얇은 두께로 이루어져 있으며, 그 중심부와 그 가장자리사이의 중간부는 그 중간부에 해당하는 반도체 칩(33)의 영역에 응력이 집중되지 않도록 곡형으로 형성되어 있다. 이와 같은 다이아몬드 컷터(31)가 아직 분리되지 않은 이웃한 반도체 칩들(33)의 상부면으로부터 반도체 소자의 회로가 형성된 반도체 칩(33)의 하부면으로 하향 이동하면서 회전하게 되면, 그 다이아몬드 컷터(31)의 블레이드(blade)의 면에 따라 반도체 칩들(33)이 절단되어 분리된다.

이때, 그 반도체 칩(33)의 절단면의 하측부는 평면을 이루고 있으나 그 반도체 칩(33)의 절단면의 상측부는 각각 다이아몬드 컷터(31)의 중심부의 두께에 반되는 두께만큼 제거된다. 또한, 그 반도체 칩(33)의 절단면의 상측부와 하측부사이의 중간부의 절단면은 곡형으로 이루어져 성형수지와 반도체 칩사이에 응력이 집중되지 않도록 함으로써 성형수지와 반도체 칩사이의 박리를 방지하는 박리방지부를 형성할 수 있게 된다.

따라서, 본 발명은 접착테이프를 1회만 사용하여 래핑공정과 쏘잉공정을 실시할 수 있어 공정이 매우 간단해 질 수 있다. 이를 위해서는 웨이퍼가 래핑된 면에서 래핑되지 않은 면으로 절단되어도 각각의 반도체 칩이 손상되지 않고 분리되어야 하는데, 이는 웨이퍼의 상,하면을 얼라인(align)할 수 있는 공지의 장치를 이용하면 된다.

이어서, 그 래핑된 반도체 칩(11)의 하부면이 접착제(13)에 의하여 리드프레임의 다이패드(15)의 상부면상에 접착되고, 그 반도체 칩(31)의 본딩패드들(도시안됨)이 각각의 본디오아이어(도시안됨)에 의하여 그 본딩 패드들에 해당하는 리드프레임의 내부리이드들(도시안됨)에 전기적으로 연결된다.

계속하여, 성형공정에서는 반도체 칩(11), 다이패드(15)와 본딩와이어 및 내부 리이드들이 성형수지(17)에 의하여 봉지되어 외부의 기계적, 화학적 환경으로부터 보호되고, 또한, 성형수지(17)는 반도체 칩(11)의 양측면의 하측부가 제거된 박리방지부(12)역에 채워져 그 영역에 응력이 집중되지 않게 됨은 물론 반도체 칩(11)과 성형수지(17)가 기계적으로 인터록(interlock)된다.

이상에서 살펴본 바와 같이, 본 발명에 있어서, 반도체 칩의 양측면의 하측부는 성형수지와 반도체 칩사이의 박리가 방지되도록 일부 제거되어 그 제거된 영역의 표면이 곡형으로 형성되고 그 제거된 영역이 반도체 칩과 성형수지를 기계적으로 인터록킹된다. 따라서, 신뢰성 테스트중 박리가 방지도고 PCT 테스트의 단계에서 수막형성에 의한 부식이 방지된다. 또한, 성형수지로 반도체 칩을 봉지하기 전에 성형수지와 반도체 칩사이의 접착력을 증대시키기 위하여 반도체 칩을 세척할 필요가 없게 된다. 그리고, 간단한 구조의 개선으로 비교적 저급의 성형수지가 사용되어도 반도채 칩과 성형 수지사이의 박리를 용이하게 방지할 수 있다.

Claims (6)

1. 반도체 칩을 봉지할 성형수지와 그 반도체 칩이 박리되지 않도록 그 반도체 칩의 측면의 하측부가 소정의 형태로 제거되어 있는 것을 특징으로 하는 박리 방지부가 형성된 반도체 칩.
2. 제1항에 있어서, 상기 형태는 곡형인 것을 특징으로 하는 박리 방지부가 형성된 반도체 칩.
3. 제1항에 있어서, 상기 반도체 칩의 측면의 하측부가 그 측면의 하측부의 가장자리를 따라 제거되어 있는 것을 특징으로 하는 박리 방지부가 형성된 반도체 칩.
4. 제1항에 있어서, 상기 반도체 칩은 집적회로가 형성되지 않은 웨이퍼의 면으로부터 집적회로가 형성된 상기 웨이퍼의 면으로 절단되는 것을 특징으로 하는 박리 방지부가 형성된 반도체 칩.
5. 제1항에 있어서, 상기 반도체 칩의 측면의 하측부가 쏘잉(sawing)공정에서 고형의 블레이드(blade)를 갖는 다이아몬드 컷터에 의해 절단되는 것을 특징으로 하는 박리 방지부가 형성된 반도체 칩.
6. 다이패드를 갖는 리이드프레임과, 그 다이패드상에 접착제에 의하여 접착되고 박리방지를 위해 측면의 하측부가 소정의 형태로 제거되어 있는 반도체 칩과 ,그 반도체 칩을 봉지하고 그 반도체 칩의 제거된 영역에 채워지는 성형수지를 포함하는 박리 방지부가 형성된 반도체 칩을 이용한 반도체 칩 패키지.