JPH1116941A - キャリアフィルムを用いた半導体パッケージの製造方法 - Google Patents
キャリアフィルムを用いた半導体パッケージの製造方法Info
- Publication number
- JPH1116941A JPH1116941A JP9163601A JP16360197A JPH1116941A JP H1116941 A JPH1116941 A JP H1116941A JP 9163601 A JP9163601 A JP 9163601A JP 16360197 A JP16360197 A JP 16360197A JP H1116941 A JPH1116941 A JP H1116941A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- carrier film
- chip
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップとキャリアフィルムを接着する
際に、接着面である半導体チップ表面の周囲に剥離が生
じにくく、かつ不必要な部分へ接着材供給のない半導体
パッケージの製造方法を提供する。 【解決手段】 絶縁性の液状樹脂接着材を半導体チップ
とキャリアフィルムの間に供給し、その後圧着と加熱を
することにより半導体チップの電極パッドとキャリアフ
ィルムに形成された突起電極の電気的接続および半導体
チップとキャリアフィルムの接着ならびに封止を同時に
行なう。このようにすることで接着材が加圧により接着
面の周囲に染みだし、この染みだした接着材が半導体チ
ップの側面にぬれ広がり封止されることで、半導体チッ
プとキャリアフィルムの接着強度が上がり、信頼性が向
上する。
際に、接着面である半導体チップ表面の周囲に剥離が生
じにくく、かつ不必要な部分へ接着材供給のない半導体
パッケージの製造方法を提供する。 【解決手段】 絶縁性の液状樹脂接着材を半導体チップ
とキャリアフィルムの間に供給し、その後圧着と加熱を
することにより半導体チップの電極パッドとキャリアフ
ィルムに形成された突起電極の電気的接続および半導体
チップとキャリアフィルムの接着ならびに封止を同時に
行なう。このようにすることで接着材が加圧により接着
面の周囲に染みだし、この染みだした接着材が半導体チ
ップの側面にぬれ広がり封止されることで、半導体チッ
プとキャリアフィルムの接着強度が上がり、信頼性が向
上する。
Description
【０００１】
【発明の属する技術分野】 本発明は、各種電子機器等
に使用する半導体パッケージの製造方法に関する。
に使用する半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】 近年の電子機器の小型・軽量化にとも
ない、半導体パッケージおいても、従来のリードフレー
ムからＴＡＢテープを代表する、材料にキャリアフィル
ムを用いた半導体パッケージが、キャリアフィルム自身
が軽量であり、微細加工も可能であるため、種々の形態
のものが開発されている。
ない、半導体パッケージおいても、従来のリードフレー
ムからＴＡＢテープを代表する、材料にキャリアフィル
ムを用いた半導体パッケージが、キャリアフィルム自身
が軽量であり、微細加工も可能であるため、種々の形態
のものが開発されている。
【０００３】キャリアフィルムを用いた半導体パッケー
ジの一例を図３を用いて説明する。半導体パッケージは
キャリアフィルムとして配線層５が形成されたベースポ
リイミド３上に接着材層１２が形成され、ベースポリイ
ミド内に形成された導通経路と半導体チップ１が接続さ
れている。配線層はカバーコート６で保護され一部が露
出し、格子状に、外部電極４が形成されている。
ジの一例を図３を用いて説明する。半導体パッケージは
キャリアフィルムとして配線層５が形成されたベースポ
リイミド３上に接着材層１２が形成され、ベースポリイ
ミド内に形成された導通経路と半導体チップ１が接続さ
れている。配線層はカバーコート６で保護され一部が露
出し、格子状に、外部電極４が形成されている。
【０００４】また、前記キャリアフィルムを用いた半導
体パッケージの組立工程を図４に示す。
体パッケージの組立工程を図４に示す。
【０００５】最初に、図４-１に示すように、加熱ステ
ージ１０上に固定されたキャリアフィルムの突起電極８
とツール７に吸着された半導体チップ１の電極パッド９
が相対する位置に合わせる。
ージ１０上に固定されたキャリアフィルムの突起電極８
とツール７に吸着された半導体チップ１の電極パッド９
が相対する位置に合わせる。
【０００６】次に、図４-２に示すように半導体チップ
を吸着した状態でツールを下降し、電極パッドと突起電
極に荷重をかけ、さらにツール側から加熱することによ
り電極パッドと突起電極の電気的接続を行なう。
を吸着した状態でツールを下降し、電極パッドと突起電
極に荷重をかけ、さらにツール側から加熱することによ
り電極パッドと突起電極の電気的接続を行なう。
【０００７】次に、図４-３に示すようにさらにツール
を下降し、半導体チップを接着材層２に接着する。次
に、図４-４に示すように、半導体パッケージの外形サ
イズに合わせてキャリアフィルムを切断後、外部電極４
を形成し、半導体パッケージを完成させる。
を下降し、半導体チップを接着材層２に接着する。次
に、図４-４に示すように、半導体パッケージの外形サ
イズに合わせてキャリアフィルムを切断後、外部電極４
を形成し、半導体パッケージを完成させる。
【０００８】上記のような半導体パッケージの製造方法
において、半導体チップとキャリアフィルムの接着は、
あらかじめキャリアフィルムに形成されている接着材層
によって行なわれていた。
において、半導体チップとキャリアフィルムの接着は、
あらかじめキャリアフィルムに形成されている接着材層
によって行なわれていた。
【０００９】しかしながら、あらかじめ形成された接着
材層により半導体チップとキャリアフィルムの接着を行
なう方法では、接着材層が半導体チップ側面に接するこ
となく、半導体チップ表面のみに接するため、接着強度
の不足によって、接着面端となる半導体チップ表面の周
囲が接着材層から剥離しやすいといった問題があった。
材層により半導体チップとキャリアフィルムの接着を行
なう方法では、接着材層が半導体チップ側面に接するこ
となく、半導体チップ表面のみに接するため、接着強度
の不足によって、接着面端となる半導体チップ表面の周
囲が接着材層から剥離しやすいといった問題があった。
【００１０】そのため、剥離が発生した場合には、半導
体チップ表面の周囲に形成された、電気的接続部が破壊
され易くなり、信頼性が損なわれるという欠点があっ
た。
体チップ表面の周囲に形成された、電気的接続部が破壊
され易くなり、信頼性が損なわれるという欠点があっ
た。
【００１１】また、接着材の供給がキャリアフィルムの
片面全面に形成された接着材層により行なわれるため、
不必要な部分にも接着材が供給することになり、半導体
パッケージのコストアップの要因となっていた。
片面全面に形成された接着材層により行なわれるため、
不必要な部分にも接着材が供給することになり、半導体
パッケージのコストアップの要因となっていた。
【００１２】
【発明が解決しようとする課題】本発明は、接着面であ
る半導体チップ表面の周囲に剥離が生じにくく、かつ不
必要な部分へ接着材供給のない半導体パッケージの製造
方法を提供することを課題とする。
る半導体チップ表面の周囲に剥離が生じにくく、かつ不
必要な部分へ接着材供給のない半導体パッケージの製造
方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】 本発明は上記課題を解
決するために、絶縁性の液状樹脂接着材を半導体チップ
とキャリアフィルムの間に供給し、その後圧着と加熱を
することにより半導体チップの電極パッドとキャリアフ
ィルムに形成された突起電極の電気的接続および半導体
チップとキャリアフィルムの接着ならびに封止を同時に
行なう。
決するために、絶縁性の液状樹脂接着材を半導体チップ
とキャリアフィルムの間に供給し、その後圧着と加熱を
することにより半導体チップの電極パッドとキャリアフ
ィルムに形成された突起電極の電気的接続および半導体
チップとキャリアフィルムの接着ならびに封止を同時に
行なう。
【００１４】このようにすることで接着材が加圧により
接着面の周囲に染みだし、この染みだした接着材が半導
体チップの側面にぬれ広がることで封止される。
接着面の周囲に染みだし、この染みだした接着材が半導
体チップの側面にぬれ広がることで封止される。
【００１５】また、本発明の接着材の供給方法は塗布量
の制御が容易で且つ汎用性が高いディスペンス法を用い
ることが可能であり、接着材の供給は接着が必要な部分
にのみ行なわれる為、接着材の使用量を節約することが
できる。また、得られる半導体パッケージは図３に示す
ように半導体チップとキャリアフィルムの接着面の周囲
が接着材により封止されるため、接着面の剥離が発生し
にくい信頼性の高い半導体パッケージを得ることができ
る。
の制御が容易で且つ汎用性が高いディスペンス法を用い
ることが可能であり、接着材の供給は接着が必要な部分
にのみ行なわれる為、接着材の使用量を節約することが
できる。また、得られる半導体パッケージは図３に示す
ように半導体チップとキャリアフィルムの接着面の周囲
が接着材により封止されるため、接着面の剥離が発生し
にくい信頼性の高い半導体パッケージを得ることができ
る。
【００１６】
【発明の実施の形態】 本発明に使用するキャリアフィ
ルムは、主として金属配線層および、半導体チップの電
極パッドと対応した位置に開口されたスルーホールと、
該スルーホールに形成された導通経路および突起電極を
具備するベースポリイミドから構成される。
ルムは、主として金属配線層および、半導体チップの電
極パッドと対応した位置に開口されたスルーホールと、
該スルーホールに形成された導通経路および突起電極を
具備するベースポリイミドから構成される。
【００１７】以下、図２に従い本発明による半導体パッ
ケージの組立方法について説明する。
ケージの組立方法について説明する。
【００１８】先ず、第１の工程において図２-１に示す
ように加熱ステージ上にキャリアフィルムを突起電極が
上になるように固定し、該突起電極とツールにより吸着
された半導体チップの電極パッドとが対面するように位
置合わせを行なう。
ように加熱ステージ上にキャリアフィルムを突起電極が
上になるように固定し、該突起電極とツールにより吸着
された半導体チップの電極パッドとが対面するように位
置合わせを行なう。
【００１９】続いて図２-２に示すようにキャリアフィ
ルム上に液状樹脂接着材を塗布する。ディスペンス法に
より塗布する。接着材の塗布は突起電極の配列の内側に
行なう。接着材に熱硬化タイプの接着材を使用する場合
は、加熱ステージの温度が接着材が後の圧着工程を行な
うまでに硬化しない温度を選択しなくてはならない。
ルム上に液状樹脂接着材を塗布する。ディスペンス法に
より塗布する。接着材の塗布は突起電極の配列の内側に
行なう。接着材に熱硬化タイプの接着材を使用する場合
は、加熱ステージの温度が接着材が後の圧着工程を行な
うまでに硬化しない温度を選択しなくてはならない。
【００２０】次に図２-３及び２-４に示すように、半導
体チップを吸着したツールを図２-１で位置合わせした
位置に戻し、ツールを下降させ熱圧着を行なう。この工
程で半導体チップとキャリアフィルムの電気的接続、お
よび両者の接着及び接着面周囲が封止される。本工程で
は両者の電気的接続を確保するために必要な温度をツー
ル側からの加熱により行なっているが、このときのツー
ル温度は例えばステージ温度を200℃とした場合300〜40
0℃程度とすることが望ましい。また、使用する接着材
は本工程において加熱される温度以上の耐熱性を有した
ものを用いる。例えばエポキシ系、イミド系の接着材で
耐熱温度は250℃以上あるものが望ましい。
体チップを吸着したツールを図２-１で位置合わせした
位置に戻し、ツールを下降させ熱圧着を行なう。この工
程で半導体チップとキャリアフィルムの電気的接続、お
よび両者の接着及び接着面周囲が封止される。本工程で
は両者の電気的接続を確保するために必要な温度をツー
ル側からの加熱により行なっているが、このときのツー
ル温度は例えばステージ温度を200℃とした場合300〜40
0℃程度とすることが望ましい。また、使用する接着材
は本工程において加熱される温度以上の耐熱性を有した
ものを用いる。例えばエポキシ系、イミド系の接着材で
耐熱温度は250℃以上あるものが望ましい。
【００２１】その後、図２-３及び２-４に示すように外
部電極を形成し、キャリアフィルムの切断を行なう。こ
れらの工程は公知の方法を用いることができる。
部電極を形成し、キャリアフィルムの切断を行なう。こ
れらの工程は公知の方法を用いることができる。
【００２２】
【実施例】 （実施例１） 本実施例においては半導体チップに7.4mm角のSiチップ
で、表面にAl電極が形成されたもの（電極パッド数18
8）を使用した。キャリアフィルムはポリイミドフィル
ム、Cu配線層から構成され、突起電極は表面にはAuメッ
キを施したものを用いた。また、接着材はフェノールノ
ボラック型のエポキシ樹脂を使用した。この接着材は耐
熱温度約300℃、硬化温度が150〜250℃であり、硬化時
間は例えば250℃の場合は30secである。
で、表面にAl電極が形成されたもの（電極パッド数18
8）を使用した。キャリアフィルムはポリイミドフィル
ム、Cu配線層から構成され、突起電極は表面にはAuメッ
キを施したものを用いた。また、接着材はフェノールノ
ボラック型のエポキシ樹脂を使用した。この接着材は耐
熱温度約300℃、硬化温度が150〜250℃であり、硬化時
間は例えば250℃の場合は30secである。
【００２３】組立に使用した装置はフリップチップボン
ダ（澁谷工業株式会社製、形式DB100型）であり、ツー
ルは7.6mm角のパルスヒートツールを使用した。このツ
ールは先端が平坦であり、半導体チップ片面の全面がツ
ール先端面と接するようになっている。また、接着材の
塗布はディスペンサ（武蔵エンジニアリング製、形式Σ
-MX9000E）用い、容量5ccのシリンジと内径0.51mmのニ
ードルを使用した。
ダ（澁谷工業株式会社製、形式DB100型）であり、ツー
ルは7.6mm角のパルスヒートツールを使用した。このツ
ールは先端が平坦であり、半導体チップ片面の全面がツ
ール先端面と接するようになっている。また、接着材の
塗布はディスペンサ（武蔵エンジニアリング製、形式Σ
-MX9000E）用い、容量5ccのシリンジと内径0.51mmのニ
ードルを使用した。
【００２４】先ず、図２-１に示すように、ツール先端
部に半導体チップを吸着させ、半導体チップと加熱ステ
ージに固定されたキャリアフィルムの位置合わせを行な
い、電極パッドと突起電極の位置を対応させる。
部に半導体チップを吸着させ、半導体チップと加熱ステ
ージに固定されたキャリアフィルムの位置合わせを行な
い、電極パッドと突起電極の位置を対応させる。
【００２５】続いて、図２-２に示すように半導体チッ
プを吸着したツールを一旦キャリアフィルム上から退避
させ、キャリアフィルムの突起電極の配列に対しほぼ中
心に接着材をディスペンスにより塗布を行なった。尚、
ディスペンスの条件は吐出圧力2.0kgf、時間100msecと
した。
プを吸着したツールを一旦キャリアフィルム上から退避
させ、キャリアフィルムの突起電極の配列に対しほぼ中
心に接着材をディスペンスにより塗布を行なった。尚、
ディスペンスの条件は吐出圧力2.0kgf、時間100msecと
した。
【００２６】このとき加熱ステージの温度は200℃とし
たが、接着材の硬化反応が進み過ぎることなく次の熱圧
着の工程まで接着材の流動性が失われることはなかっ
た。
たが、接着材の硬化反応が進み過ぎることなく次の熱圧
着の工程まで接着材の流動性が失われることはなかっ
た。
【００２７】次に、図２-３に示すようにツールを図２-
１で位置合わせを行なった位置に戻し、その後、図２-
４のようにツールを下降させ、荷重と温度をかけて電極
パッドと突起電極の電気的接続と両者の接着及び接着面
周囲の封止を行なった。このとき接合条件は１バンプ当
たりの荷重200gfとし、ツール温度300、350、400℃、圧
着時間30secとした。
１で位置合わせを行なった位置に戻し、その後、図２-
４のようにツールを下降させ、荷重と温度をかけて電極
パッドと突起電極の電気的接続と両者の接着及び接着面
周囲の封止を行なった。このとき接合条件は１バンプ当
たりの荷重200gfとし、ツール温度300、350、400℃、圧
着時間30secとした。
【００２８】上記工程により得られた半導体チップとキ
ャリアフィルムの電気的接続と両者の接着及び接着面周
囲の封止がされた半導体パッケージについて、両者の電
気的接続が確実に行なわれているかを確認するために導
通試験を行ない、さらに温度サイクル試験後に導通試験
を行なって本発明による半導体パッケージの信頼性の確
認を行なった。
ャリアフィルムの電気的接続と両者の接着及び接着面周
囲の封止がされた半導体パッケージについて、両者の電
気的接続が確実に行なわれているかを確認するために導
通試験を行ない、さらに温度サイクル試験後に導通試験
を行なって本発明による半導体パッケージの信頼性の確
認を行なった。
【００２９】尚、温度サイクル試験の条件は低温側-65
℃、30min、高温側150℃、30minとして最大300サイクル
まで行なった。
℃、30min、高温側150℃、30minとして最大300サイクル
まで行なった。
【００３０】その結果、表１に示すように導通不良はな
く、温度サイクル試験後においても良好な電気的接続が
確保されることがわかった。
く、温度サイクル試験後においても良好な電気的接続が
確保されることがわかった。
【００３１】
【表１】
【００３２】（実施例２）接合条件として１バンプ当た
りの荷重を150、200、250gfとし、ツール温度350℃、ス
テージ温度200℃、圧着時間30secとした以外は実施例１
と同様の方法で半導体チップとキャリアフィ ルムの電
気的接続と両者の接着及び接着面周囲の封止を行なっ
た。
りの荷重を150、200、250gfとし、ツール温度350℃、ス
テージ温度200℃、圧着時間30secとした以外は実施例１
と同様の方法で半導体チップとキャリアフィ ルムの電
気的接続と両者の接着及び接着面周囲の封止を行なっ
た。
【００３３】得られた半導体チップとキャリアフィルム
の電気的接続と両者の接着及び接着面周囲の封止までさ
れた半導体パッケージについて、両者の電気的接続が確
実に行なわれているかを確認するために導通試験と温度
サイクル試験後に導通試験を行なって本発明による半導
体パッケージの信頼性の確認を行なった。
の電気的接続と両者の接着及び接着面周囲の封止までさ
れた半導体パッケージについて、両者の電気的接続が確
実に行なわれているかを確認するために導通試験と温度
サイクル試験後に導通試験を行なって本発明による半導
体パッケージの信頼性の確認を行なった。
【００３４】その結果、表２に示すように導通不良はな
く、温度サイクル試験後においても良好な電気的接続が
確保されることがわかった。
く、温度サイクル試験後においても良好な電気的接続が
確保されることがわかった。
【００３５】
【表２】
【００３６】（比較例１）キャリアフィルムにはポリイ
ミドフィルム、Cu配線層、接着材層から構成されたもの
で、突起電極は表面にはAuメッキを施したものを用い
た。また、半導体チップは7.4mm角のSiチップであり、
表面にAl電極が形成されたもの（電極パッド数188）を
使用した。
ミドフィルム、Cu配線層、接着材層から構成されたもの
で、突起電極は表面にはAuメッキを施したものを用い
た。また、半導体チップは7.4mm角のSiチップであり、
表面にAl電極が形成されたもの（電極パッド数188）を
使用した。
【００３７】組立はフリップチップボンダ（澁谷工業株
式会社製、形式DB100型）で行ない、ツールは7.6mm角の
パルスヒートツールを使用した。
式会社製、形式DB100型）で行ない、ツールは7.6mm角の
パルスヒートツールを使用した。
【００３８】先ず、図４-１に示すように、ツール先端
部に半導体チップを吸着し、半導体チップと加熱ステー
ジに固定されたキャリアフィルムの位置合わせを行な
い、電極パッドと突起電極の位置を対応させる。尚、こ
のとき加熱ステージの温度は200℃とした。
部に半導体チップを吸着し、半導体チップと加熱ステー
ジに固定されたキャリアフィルムの位置合わせを行な
い、電極パッドと突起電極の位置を対応させる。尚、こ
のとき加熱ステージの温度は200℃とした。
【００３９】続いて、図４-２、４-３に示すようにツー
ルを下降させ、荷重と温度をかけて電極パッドと突起電
極の電気的接続と両者の接着及び接着面周囲の封止を行
なった。このとき接合条件は１バンプ当たりの荷重200g
fとし、ツール温度350℃、圧着時間30secとした。
ルを下降させ、荷重と温度をかけて電極パッドと突起電
極の電気的接続と両者の接着及び接着面周囲の封止を行
なった。このとき接合条件は１バンプ当たりの荷重200g
fとし、ツール温度350℃、圧着時間30secとした。
【００４０】上記工程により得られた半導体チップとキ
ャリアフィルムの電気的接続と両者の接着及び接着面周
囲の封止までされた半導体パッケージについて、実施例
１と同様の導通試験及び温度サイクル試験後を行なっ
た。
ャリアフィルムの電気的接続と両者の接着及び接着面周
囲の封止までされた半導体パッケージについて、実施例
１と同様の導通試験及び温度サイクル試験後を行なっ
た。
【００４１】その結果、温度サイクル試験100サイクル
後に接着面の剥離及び導通不良が発生した。
後に接着面の剥離及び導通不良が発生した。
【００４２】
【発明の効果】 本発明によれば半導体チップをキャリ
アフィルムに押しつけ両者の電気的接続及び接着を行な
う工程において、同時に液状樹脂接着材が半導体チップ
の周囲に染みだし、これが半導体チップの側面へぬれ広
がり、接着面周囲の封止が行なわれる。したがって、接
着面の周囲が剥離しにくい、信頼性の高い半導体パッケ
ージを得ることができる。
アフィルムに押しつけ両者の電気的接続及び接着を行な
う工程において、同時に液状樹脂接着材が半導体チップ
の周囲に染みだし、これが半導体チップの側面へぬれ広
がり、接着面周囲の封止が行なわれる。したがって、接
着面の周囲が剥離しにくい、信頼性の高い半導体パッケ
ージを得ることができる。
【００４３】また、従来は接着材の供給をキャリアフィ
ルム片面全面に接着材層が形成されていたものをディス
ペンス法により接着が必要な部分にのみ供給するため、
接着材の使用量を節約でき、低コスト化も可能になる。
ルム片面全面に接着材層が形成されていたものをディス
ペンス法により接着が必要な部分にのみ供給するため、
接着材の使用量を節約でき、低コスト化も可能になる。
【図１】 本発明の実施例を示す半導体パッケージの側
断面図である。
断面図である。
【図２】 本発明の実施例を示す半導体パッケージ製造
工程を示す側断面図で、２−１は半導体チップおよびキ
ャリアフィルムをツールに固定した図であり、２−２は
キャリアフィルム上に接着材を塗布した図であり、２−
３は半導体チップとキャリアフィルムの位置を合わせた
図であり、２−４は半導体チップをキャリアフィルムに
圧着した図である。
工程を示す側断面図で、２−１は半導体チップおよびキ
ャリアフィルムをツールに固定した図であり、２−２は
キャリアフィルム上に接着材を塗布した図であり、２−
３は半導体チップとキャリアフィルムの位置を合わせた
図であり、２−４は半導体チップをキャリアフィルムに
圧着した図である。
【図３】 従来の半導体パッケージの側断面図である。
【図４】 従来の半導体パッケージの製造工程を示す側
断面図で、４−１は半導体チップおよびキャリアフィル
ムをツールに固定した図であり、４−２は半導体チップ
と突起電極を接合した図であり、４−３は半導体チップ
を接着材層に圧着した図であり、２−４は完成した半導
体パッケージである。ある。
断面図で、４−１は半導体チップおよびキャリアフィル
ムをツールに固定した図であり、４−２は半導体チップ
と突起電極を接合した図であり、４−３は半導体チップ
を接着材層に圧着した図であり、２−４は完成した半導
体パッケージである。ある。
半導体チップ − １ 接着材 − ２ ベースポリイミド − ３ 外部電極 − ４ 配線層 − ５ カバーコート − ６ ツール − ７ 突起電極 − ８ 電極パッド − ９ 加熱ステージ −１０ 樹脂接着材 −１１ 接着材層 −１２
Claims (3)
- 【請求項１】 主として絶縁性フィルムと金属配線層か
ら構成されており、絶縁性フィルムには半導体チップに
形成された電極パッドと対応した位置に開口されたスル
ーホールと該スルーホールに形成された導通経路及び突
起電極を有するキャリアフィルムを用いた半導体パッケ
ージにおいて、該半導体チップの電極パッドとキャリア
フィルムに形成された突起電極の電気的接続を行なう第
一の工程と、該半導体チップの電極形成面とキャリアフ
ィルムの突起電極形成面を接着することで電気的接続部
及び半導体チップ表面の封止、保護を行なう第二の工程
とを半導体チップまたはキャリアフィルムのいずれかの
側に液状樹脂接着材を供給し、その後先端が平坦なツー
ルで半導体チップをキャリアフィルムに押しつけ、熱圧
着することにより一括して同時に行なうことを特徴とす
る半導体パッケージの製造方法。 - 【請求項２】 接着材の供給にディスペンス法を用いる
ことを特徴とする請求項１記載の半導体パッケージの製
造方法。 - 【請求項３】 接着材に熱硬化型の液状樹脂接着材を使
用することを特徴とする請求項１〜２記載の半導体パッ
ケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163601A JPH1116941A (ja) | 1997-06-20 | 1997-06-20 | キャリアフィルムを用いた半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163601A JPH1116941A (ja) | 1997-06-20 | 1997-06-20 | キャリアフィルムを用いた半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116941A true JPH1116941A (ja) | 1999-01-22 |
Family
ID=15777033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9163601A Pending JPH1116941A (ja) | 1997-06-20 | 1997-06-20 | キャリアフィルムを用いた半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116941A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0494415A2 (de) * | 1991-01-07 | 1992-07-15 | BASF Aktiengesellschaft | Verfahren zur chemischen Markierung von Festkörperoberflächen auf atomarer Skala sowie Verwendung dieses Verfahrens zur Speicherung von Informationseinheiten im atomaren Bereich |
| JP2007067245A (ja) * | 2005-08-31 | 2007-03-15 | Sumitomo Bakelite Co Ltd | フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法 |
| US7376297B2 (en) | 2006-02-03 | 2008-05-20 | Ngk Insulators, Ltd. | Optical device |
| US7419311B2 (en) | 2006-04-21 | 2008-09-02 | Oki Electric Industry Co., Ltd. | Surface mount optical coupler, method of mounting the same, and method of producing the same |
| JP2009273104A (ja) * | 2008-05-06 | 2009-11-19 | Kojun Seimitsu Kogyo Kofun Yugenkoshi | 金属部材とプラスチック部材との接合構造、その製造方法及び電子装置の筐体 |
-
1997
- 1997-06-20 JP JP9163601A patent/JPH1116941A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0494415A2 (de) * | 1991-01-07 | 1992-07-15 | BASF Aktiengesellschaft | Verfahren zur chemischen Markierung von Festkörperoberflächen auf atomarer Skala sowie Verwendung dieses Verfahrens zur Speicherung von Informationseinheiten im atomaren Bereich |
| EP0494415A3 (en) * | 1991-01-07 | 1993-06-02 | Basf Aktiengesellschaft | Method for chemical marking of solid state surfaces at atomic level and use of such a method to store information units in an atomic range |
| JP2007067245A (ja) * | 2005-08-31 | 2007-03-15 | Sumitomo Bakelite Co Ltd | フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法 |
| US7376297B2 (en) | 2006-02-03 | 2008-05-20 | Ngk Insulators, Ltd. | Optical device |
| US7419311B2 (en) | 2006-04-21 | 2008-09-02 | Oki Electric Industry Co., Ltd. | Surface mount optical coupler, method of mounting the same, and method of producing the same |
| JP2009273104A (ja) * | 2008-05-06 | 2009-11-19 | Kojun Seimitsu Kogyo Kofun Yugenkoshi | 金属部材とプラスチック部材との接合構造、その製造方法及び電子装置の筐体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3927759B2 (ja) | 回路基板への電子部品の実装方法 | |
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JP5066935B2 (ja) | 電子部品および電子装置の製造方法 | |
| JPH0365897B2 (ja) | ||
| JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001060602A (ja) | フリップチップ実装構造及びその製造方法 | |
| JPH10335373A (ja) | 半導体装置の製造方法 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JPH10275826A (ja) | 半導体装置およびその製造方法 | |
| JPH1116941A (ja) | キャリアフィルムを用いた半導体パッケージの製造方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
| JPH05136146A (ja) | 半導体装置の電極と検査方法 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP3743293B2 (ja) | Ｉｃパッケージの製造方法ならびにｉｃパッケージの実装方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP3914332B2 (ja) | 半導体装置の製造方法 | |
| JPH10294394A (ja) | 半導体パッケージ及びその製法 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JP2000100868A (ja) | 半導体装置およびその製造方法 | |
| JPH09213739A (ja) | 部品実装用フィルム、その導電ペースト充填方法および部品実装方法 | |
| JP2000286301A (ja) | 半導体チップ組立方法及び組立装置 |