JPH10335373A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10335373A JPH10335373A JP9136941A JP13694197A JPH10335373A JP H10335373 A JPH10335373 A JP H10335373A JP 9136941 A JP9136941 A JP 9136941A JP 13694197 A JP13694197 A JP 13694197A JP H10335373 A JPH10335373 A JP H10335373A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- adhesive
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と配線基板との接続を行う場合、
生産性が悪いという問題点があった。 【解決手段】 電極１１を有する配線基板１０上に、電
極１１を覆う樹脂にてなる接着剤１２を配設し、接着剤
１２を所望の粘度とし、電極１１と相対する突起電極９
を有する半導体素子８と配線基板１０とを加熱状態にて
圧接して、電極１１と突起電極９とを接触させ、電極１
１と突起電極９との接触箇所に超音波振動を印加し、接
触箇所に固相拡散にて成る接合部１３を形成して半導体
素子８と配線基板１０とを接合し硬化させて接着剤１２
ａとする。
生産性が悪いという問題点があった。 【解決手段】 電極１１を有する配線基板１０上に、電
極１１を覆う樹脂にてなる接着剤１２を配設し、接着剤
１２を所望の粘度とし、電極１１と相対する突起電極９
を有する半導体素子８と配線基板１０とを加熱状態にて
圧接して、電極１１と突起電極９とを接触させ、電極１
１と突起電極９との接触箇所に超音波振動を印加し、接
触箇所に固相拡散にて成る接合部１３を形成して半導体
素子８と配線基板１０とを接合し硬化させて接着剤１２
ａとする。
Description
【０００１】
【発明の属する技術分野】この発明は、電極を有する半
導体素子を配線基板に接続して構成される半導体装置の
製造方法に関するものである。
導体素子を配線基板に接続して構成される半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】配線基板上に半導体素子を搭載した半導
体装置の製造においては、半導体素子の高密度実装の要
求が年々高まっており、その方法として、半導体素子の
電極と配線基板の電極とを直に接続するフリップチップ
接続方法が用いられている。
体装置の製造においては、半導体素子の高密度実装の要
求が年々高まっており、その方法として、半導体素子の
電極と配線基板の電極とを直に接続するフリップチップ
接続方法が用いられている。
【０００３】図１０は例えば３ｒｄ Ｓｙｍｐｏｓｉｕ
ｍ ｏｎ Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓ
ｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔ
ｒｏｎｉｃｓ，Ｆｅｂ．６−７，１９９７，Ｙｏｋｏｈ
ａｍａ，ｐｐ．９−１４，１９９７．に示された従来の
超音波併用熱圧着によるフリップチップボンディング方
法を示した断面図である。次に、図に基づいてフリップ
チップボンディング方法について説明する。まず、半導
体素子１上に形成されている電極パッド１ａ上にもうけ
られた金にて成る突起電極２と、配線基板３上に形成さ
れた金にて成る電極４との位置合わせを行う（図１０
（ａ））。
ｍ ｏｎ Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓ
ｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔ
ｒｏｎｉｃｓ，Ｆｅｂ．６−７，１９９７，Ｙｏｋｏｈ
ａｍａ，ｐｐ．９−１４，１９９７．に示された従来の
超音波併用熱圧着によるフリップチップボンディング方
法を示した断面図である。次に、図に基づいてフリップ
チップボンディング方法について説明する。まず、半導
体素子１上に形成されている電極パッド１ａ上にもうけ
られた金にて成る突起電極２と、配線基板３上に形成さ
れた金にて成る電極４との位置合わせを行う（図１０
（ａ））。
【０００４】次に、半導体素子１を配線基板３に熱圧着
して超音波振動５を印加する。そして、突起電極２と電
極４との界面にて、熱圧着による金−金固相拡散が生じ
接合部６が形成される。そして、突起電極２と電極４と
は接合されることとなる（図１０（ｂ））。次に、ディ
スペンサ５５により、半導体素子１と配線基板３との隙
間に接着剤７を注入し硬化させる（図１０（ｃ））。
して超音波振動５を印加する。そして、突起電極２と電
極４との界面にて、熱圧着による金−金固相拡散が生じ
接合部６が形成される。そして、突起電極２と電極４と
は接合されることとなる（図１０（ｂ））。次に、ディ
スペンサ５５により、半導体素子１と配線基板３との隙
間に接着剤７を注入し硬化させる（図１０（ｃ））。
【０００５】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように行われているので、半導体素子１
と配線基板３との微少な隙間（通常数十μｍ程度の間隔
となる）に、接着剤７を注入する必要があるため、この
注入にかなりの時間を要する。また、この注入時に接着
剤７にボイドを巻き込むという可能性があり、生産性が
悪くなるという問題点があった。
造方法は以上のように行われているので、半導体素子１
と配線基板３との微少な隙間（通常数十μｍ程度の間隔
となる）に、接着剤７を注入する必要があるため、この
注入にかなりの時間を要する。また、この注入時に接着
剤７にボイドを巻き込むという可能性があり、生産性が
悪くなるという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、生産性よく、半導体素子と配線
基板との接合を安定して行うことができる半導体装置の
製造方法を提供することを目的とする。
ためになされたもので、生産性よく、半導体素子と配線
基板との接合を安定して行うことができる半導体装置の
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置の製造方法は、電極を有する配線基板上
に、電極を覆う樹脂にてなる接着剤を配設し、接着剤を
所望の粘度とし、電極と相対する突起電極を有する半導
体素子と配線基板とを加熱状態にて圧接し、電極と突起
電極とを接触させ、電極と突起電極との接触箇所に超音
波振動を印加し、接触箇所に固相拡散にて成る接合部を
形成して、半導体素子と配線基板とを接合し、接着剤を
硬化させるものである。
の半導体装置の製造方法は、電極を有する配線基板上
に、電極を覆う樹脂にてなる接着剤を配設し、接着剤を
所望の粘度とし、電極と相対する突起電極を有する半導
体素子と配線基板とを加熱状態にて圧接し、電極と突起
電極とを接触させ、電極と突起電極との接触箇所に超音
波振動を印加し、接触箇所に固相拡散にて成る接合部を
形成して、半導体素子と配線基板とを接合し、接着剤を
硬化させるものである。
【０００８】また、この発明に係る請求項２の半導体装
置の製造方法は、突起電極を有する配線基板上に、突起
電極を覆う樹脂にてなる接着剤を配設し、接着剤を所望
の粘度とし、突起電極と相対する電極を有する半導体素
子と配線基板とを加熱状態にて圧接し、電極と突起電極
とを接触させ、突起電極と電極との接触箇所に超音波振
動を印加し、電極と突起電極との接触箇所に固相拡散に
て成る接合部を形成して、半導体素子と配線基板とを接
合し、接着剤を硬化させるものである。
置の製造方法は、突起電極を有する配線基板上に、突起
電極を覆う樹脂にてなる接着剤を配設し、接着剤を所望
の粘度とし、突起電極と相対する電極を有する半導体素
子と配線基板とを加熱状態にて圧接し、電極と突起電極
とを接触させ、突起電極と電極との接触箇所に超音波振
動を印加し、電極と突起電極との接触箇所に固相拡散に
て成る接合部を形成して、半導体素子と配線基板とを接
合し、接着剤を硬化させるものである。
【０００９】また、この発明に係る請求項３の半導体装
置の製造方法は、請求項１または請求項２において、突
起電極の表面を金またはアルミにて形成し、突起電極の
表面が金にて成る場合には、表面が金またはアルミにて
成る電極を形成し、また、突起電極の表面がアルミにて
成る場合には、表面が金にて成る電極を形成し、接合部
の固相拡散を、金−アルミ固相拡散または金−金固相拡
散とするものである。
置の製造方法は、請求項１または請求項２において、突
起電極の表面を金またはアルミにて形成し、突起電極の
表面が金にて成る場合には、表面が金またはアルミにて
成る電極を形成し、また、突起電極の表面がアルミにて
成る場合には、表面が金にて成る電極を形成し、接合部
の固相拡散を、金−アルミ固相拡散または金−金固相拡
散とするものである。
【００１０】また、この発明に係る請求項４の半導体装
置の製造方法は、配線基板上に形成された電極上にはん
だを形成し、電極およびはんだを覆う樹脂にてなる接着
剤を配設し、はんだの融点温度以下にて接着剤を所望の
粘度とし、半導体素子および配線基板をはんだの融点温
度以下の加熱状態にて圧接して、はんだと突起電極とを
接触させ、はんだと突起電極との接触箇所に超音波振動
を印加して、はんだがはんだの融点温度以上と成るよう
に加熱し、電極と突起電極とをはんだを介して接合し、
はんだの融点温度以下にて接着剤を硬化させるものであ
る。
置の製造方法は、配線基板上に形成された電極上にはん
だを形成し、電極およびはんだを覆う樹脂にてなる接着
剤を配設し、はんだの融点温度以下にて接着剤を所望の
粘度とし、半導体素子および配線基板をはんだの融点温
度以下の加熱状態にて圧接して、はんだと突起電極とを
接触させ、はんだと突起電極との接触箇所に超音波振動
を印加して、はんだがはんだの融点温度以上と成るよう
に加熱し、電極と突起電極とをはんだを介して接合し、
はんだの融点温度以下にて接着剤を硬化させるものであ
る。
【００１１】また、この発明に係る請求項５の半導体装
置の製造方法は、半導体素子上に形成された突起電極上
にはんだを形成し、配線基板上に形成された電極を覆う
樹脂にてなる接着剤を配設し、はんだの融点温度以下に
て接着剤を所望の粘度とし、半導体素子および配線基板
をはんだの融点温度以下の加熱状態にて圧接して、電極
とはんだとを接触させ、電極とはんだとの接触箇所に超
音波振動を印加して、はんだがはんだの融点温度以上と
成るように加熱し、電極と突起電極とをはんだを介して
接合し、はんだの融点温度以下にて接着剤を硬化させる
ものである。
置の製造方法は、半導体素子上に形成された突起電極上
にはんだを形成し、配線基板上に形成された電極を覆う
樹脂にてなる接着剤を配設し、はんだの融点温度以下に
て接着剤を所望の粘度とし、半導体素子および配線基板
をはんだの融点温度以下の加熱状態にて圧接して、電極
とはんだとを接触させ、電極とはんだとの接触箇所に超
音波振動を印加して、はんだがはんだの融点温度以上と
成るように加熱し、電極と突起電極とをはんだを介して
接合し、はんだの融点温度以下にて接着剤を硬化させる
ものである。
【００１２】また、この発明に係る請求項６の半導体装
置の製造方法は、請求項１ないし請求項５のいずれかに
おいて、突起電極が先端に向かうにしたがって、断面が
小さくなるように形成されたものを用いるものである。
置の製造方法は、請求項１ないし請求項５のいずれかに
おいて、突起電極が先端に向かうにしたがって、断面が
小さくなるように形成されたものを用いるものである。
【００１３】また、この発明に係る請求項７の半導体装
置の製造方法は、請求項６において、突起電極の先端形
状が凸曲面形状にて形成されたものを用いるものであ
る。
置の製造方法は、請求項６において、突起電極の先端形
状が凸曲面形状にて形成されたものを用いるものであ
る。
【００１４】また、この発明に係る請求項８の半導体装
置の製造方法は、請求項６において、突起電極が階段形
状に形成されたものを用いるものである。
置の製造方法は、請求項６において、突起電極が階段形
状に形成されたものを用いるものである。
【００１５】また、この発明に係る請求項９の半導体装
置の製造方法は、請求項１ないし請求項８のいずれかに
おいて、接着剤としてフィルム状の熱硬化性接着シート
を、Ｂステージ状態にて配置するものである。
置の製造方法は、請求項１ないし請求項８のいずれかに
おいて、接着剤としてフィルム状の熱硬化性接着シート
を、Ｂステージ状態にて配置するものである。
【００１６】
実施の形態１．以下、この発明の実施の形態を図につい
て説明する。図１はこの発明の実施の形態１による半導
体装置の製造方法を示す断面図である。図において、８
は半導体素子、８ａはこの半導体素子８上に形成された
電極パッド、９はこの電極パッド８ａ上に形成され、金
にて成る突起電極で、例えばボールボンダまたはめっき
などにて容易に形成することができる。また、ニッケル
の表面に金メッキを施したものなどで形成することもで
きる。
て説明する。図１はこの発明の実施の形態１による半導
体装置の製造方法を示す断面図である。図において、８
は半導体素子、８ａはこの半導体素子８上に形成された
電極パッド、９はこの電極パッド８ａ上に形成され、金
にて成る突起電極で、例えばボールボンダまたはめっき
などにて容易に形成することができる。また、ニッケル
の表面に金メッキを施したものなどで形成することもで
きる。
【００１７】１０は配線基板で、例えばアルミナ・ガラ
スセラミックス等にて形成することができる。１１はこ
の配線基板１０上に形成され、金にて成る電極、１２は
熱硬化型の例えばエポキシ系の樹脂にて成る接着剤、１
２ａは硬化後の接着剤、１３は突起電極９と電極１１と
の界面に金−金固相拡散にて形成される接合部、１４は
超音波振動である。
スセラミックス等にて形成することができる。１１はこ
の配線基板１０上に形成され、金にて成る電極、１２は
熱硬化型の例えばエポキシ系の樹脂にて成る接着剤、１
２ａは硬化後の接着剤、１３は突起電極９と電極１１と
の界面に金−金固相拡散にて形成される接合部、１４は
超音波振動である。
【００１８】次に、上記のように形成された実施の形態
１の半導体装置の製造方法について説明する。まず、配
線基板１０上の電極１１を覆うように接着剤１２を塗布
する（図１（ａ））。次に、半導体素子８を１２０℃、
および、配線基板１０を１００℃にそれぞれ加熱する。
この加熱は、接着剤１２の粘度を所望の値とするための
もので、適宜設定すればよい。そしてこの状態にて、突
起電極９と電極１１との位置合わせを行い、半導体素子
８を配線基板１０上から押し当てる。すると、突起電極
９が接着剤１２の層を突き破り、突起電極９と電極１１
との接触が行なわれる（図１（ｂ））。
１の半導体装置の製造方法について説明する。まず、配
線基板１０上の電極１１を覆うように接着剤１２を塗布
する（図１（ａ））。次に、半導体素子８を１２０℃、
および、配線基板１０を１００℃にそれぞれ加熱する。
この加熱は、接着剤１２の粘度を所望の値とするための
もので、適宜設定すればよい。そしてこの状態にて、突
起電極９と電極１１との位置合わせを行い、半導体素子
８を配線基板１０上から押し当てる。すると、突起電極
９が接着剤１２の層を突き破り、突起電極９と電極１１
との接触が行なわれる（図１（ｂ））。
【００１９】次に、この状態にて半導体素子８に超音波
振動１４を印加する。この超音波振動１４の印加時の条
件としては、超音波振動１４は、例えば１つの突起電極
９あたり０．１〜０．８Ｗのパワーにて、例えば数十ｍ
ｓｅｃ程度の時間の印加にて行われる。またその際の、
１つの突起電極９の１つの電極１１に対する加圧力は、
例えば２５〜２００ｇにて、また、温度としては８０℃
以上、接着剤１２の硬化による支障が生じない程度の温
度の例えば２２０℃以下にて行われる。
振動１４を印加する。この超音波振動１４の印加時の条
件としては、超音波振動１４は、例えば１つの突起電極
９あたり０．１〜０．８Ｗのパワーにて、例えば数十ｍ
ｓｅｃ程度の時間の印加にて行われる。またその際の、
１つの突起電極９の１つの電極１１に対する加圧力は、
例えば２５〜２００ｇにて、また、温度としては８０℃
以上、接着剤１２の硬化による支障が生じない程度の温
度の例えば２２０℃以下にて行われる。
【００２０】このような条件にて、超音波振動１４の印
加が行われると、突起電極９の金と電極１１の金とが反
応し、金−金固相拡散を生じさせることができ、突起電
極９と電極１１との界面に接合部１３が形成される（図
１（ｃ））。次に、半導体素子８の加熱温度を接着剤１
２の硬化温度まで上昇させるか、あるいは、半導体素子
８の接合された配線基板１０を全体的に加熱装置内に入
れ、接着剤１２の硬化温度まで加熱することにより硬化
させて接着剤１２ａとする（図１（ｄ））。
加が行われると、突起電極９の金と電極１１の金とが反
応し、金−金固相拡散を生じさせることができ、突起電
極９と電極１１との界面に接合部１３が形成される（図
１（ｃ））。次に、半導体素子８の加熱温度を接着剤１
２の硬化温度まで上昇させるか、あるいは、半導体素子
８の接合された配線基板１０を全体的に加熱装置内に入
れ、接着剤１２の硬化温度まで加熱することにより硬化
させて接着剤１２ａとする（図１（ｄ））。
【００２１】上記のように行われた実施の形態１の半導
体装置の製造方法によれば、配線基板１０上に接着剤１
２を塗布した後に、半導体素子８と配線基板１０との接
続を行うようにしているので、生産性よく半導体装置を
製造することができる。また、突起電極９と電極１１と
は金−金固相拡散により、接合部１３を形成しているた
め、信頼性の高い接続を得ることができる。
体装置の製造方法によれば、配線基板１０上に接着剤１
２を塗布した後に、半導体素子８と配線基板１０との接
続を行うようにしているので、生産性よく半導体装置を
製造することができる。また、突起電極９と電極１１と
は金−金固相拡散により、接合部１３を形成しているた
め、信頼性の高い接続を得ることができる。
【００２２】実施の形態２．上記実施の形態１において
は、配線基板１０上に接着剤１２を塗布した状態にて行
う場合、突起電極９が接着剤１２の層を突き破り、突起
電極９と電極１１とを接触させる必要がある。この際、
突起電極９の幅を同一幅にて行うと、応力が分散してし
まい、接着剤１２の層を確実に突き破ることは非常に困
難であると考えられる。よって、以下の実施の形態にお
いて、このことを解決するための例について説明する。
は、配線基板１０上に接着剤１２を塗布した状態にて行
う場合、突起電極９が接着剤１２の層を突き破り、突起
電極９と電極１１とを接触させる必要がある。この際、
突起電極９の幅を同一幅にて行うと、応力が分散してし
まい、接着剤１２の層を確実に突き破ることは非常に困
難であると考えられる。よって、以下の実施の形態にお
いて、このことを解決するための例について説明する。
【００２３】図２はこの発明の実施の形態２による半導
体装置の製造方法を示す断面図である。図において、１
５は半導体素子、１５ａはこの半導体素子１５上に形成
された電極パッド、１６はこの電極パッド１５ａ上に形
成され、金にて成り、かつ、凸曲面形状にて成る突起電
極で、例えばボールボンダまたはめっきなどにて容易に
形成することができる。また、ニッケルの表面に金メッ
キを施したものなどで形成することもできる。そして、
先端に向かうにしたがって、断面が小さくなるように形
成されている。
体装置の製造方法を示す断面図である。図において、１
５は半導体素子、１５ａはこの半導体素子１５上に形成
された電極パッド、１６はこの電極パッド１５ａ上に形
成され、金にて成り、かつ、凸曲面形状にて成る突起電
極で、例えばボールボンダまたはめっきなどにて容易に
形成することができる。また、ニッケルの表面に金メッ
キを施したものなどで形成することもできる。そして、
先端に向かうにしたがって、断面が小さくなるように形
成されている。
【００２４】この、凸曲面形状の形成方法を図３を用い
て説明する。まず、半導体素子１５に複数の突起電極１
６ａを形成した後、一旦、突起電極１６ａを硬質な平坦
面に押し付ける工程を行って、複数の突起電極１６ａの
高さを揃える。そして、図３に示すように、突起電極１
６ａを有する半導体素子１５を、弾性体２２上に形成し
た金属膜２３に押し付ける。このことにより、凸曲面形
状を有する突起電極１６を形成することができる。これ
は、弾性体に平板を押し付けると、平板の中心部から端
面方向に行くにつれて応力が大きくなり、端面部には応
力集中領域が生じる原理を利用している。
て説明する。まず、半導体素子１５に複数の突起電極１
６ａを形成した後、一旦、突起電極１６ａを硬質な平坦
面に押し付ける工程を行って、複数の突起電極１６ａの
高さを揃える。そして、図３に示すように、突起電極１
６ａを有する半導体素子１５を、弾性体２２上に形成し
た金属膜２３に押し付ける。このことにより、凸曲面形
状を有する突起電極１６を形成することができる。これ
は、弾性体に平板を押し付けると、平板の中心部から端
面方向に行くにつれて応力が大きくなり、端面部には応
力集中領域が生じる原理を利用している。
【００２５】１７は配線基板で、例えばアルミナ・ガラ
スセラミックス等にて形成することができる。１８はこ
の配線基板１７上に形成され、表面が金にて成る電極、
１９は熱硬化型の例えばエポキシ系の樹脂にて成る接着
剤、１９ａは硬化後の接着剤、２０は突起電極１６と電
極１８との界面に金−金固相拡散にて形成される接合
部、２１は超音波振動である。
スセラミックス等にて形成することができる。１８はこ
の配線基板１７上に形成され、表面が金にて成る電極、
１９は熱硬化型の例えばエポキシ系の樹脂にて成る接着
剤、１９ａは硬化後の接着剤、２０は突起電極１６と電
極１８との界面に金−金固相拡散にて形成される接合
部、２１は超音波振動である。
【００２６】次に、上記のように形成された実施の形態
２の半導体装置の製造方法について説明する。まず、上
記実施の形態１と同様に、配線基板１７上の電極１８を
覆うように接着剤１９を塗布する（図２（ａ））。次
に、半導体素子１５を１２０℃、および、配線基板１７
を１００℃にそれぞれ加熱する。この加熱は、接着剤１
９の粘度が所望の値と成るように設定すればよい。そし
てこの状態にて、突起電極１６と電極１８との位置合わ
せを行い、半導体素子１５を配線基板１７上からに押し
当てる。すると、突起電極１６が接着剤１９の層を突き
破り、突起電極１６と電極１８との接触が行なわれる
（図２（ｂ））。
２の半導体装置の製造方法について説明する。まず、上
記実施の形態１と同様に、配線基板１７上の電極１８を
覆うように接着剤１９を塗布する（図２（ａ））。次
に、半導体素子１５を１２０℃、および、配線基板１７
を１００℃にそれぞれ加熱する。この加熱は、接着剤１
９の粘度が所望の値と成るように設定すればよい。そし
てこの状態にて、突起電極１６と電極１８との位置合わ
せを行い、半導体素子１５を配線基板１７上からに押し
当てる。すると、突起電極１６が接着剤１９の層を突き
破り、突起電極１６と電極１８との接触が行なわれる
（図２（ｂ））。
【００２７】次に、この状態にて半導体素子１５に超音
波振動２１を印加し、突起電極１６と電極１８との接触
箇所に超音波振動２１が印加される。この超音波振動２
１の印加時の条件としては、超音波振動２１は、例えば
１つの突起電極１６あたり０．１〜０．８Ｗのパワーに
て、例えば数十ｍｓｅｃ程度の時間の印加にて行われ
る。またその際の、１つの突起電極１６の１つの電極１
８に対する加圧力は、例えば２５〜２００ｇにて、ま
た、温度としては８０℃以上、接着剤１９の硬化による
支障が生じない程度の温度の例えば２２０℃以下にて行
われる。
波振動２１を印加し、突起電極１６と電極１８との接触
箇所に超音波振動２１が印加される。この超音波振動２
１の印加時の条件としては、超音波振動２１は、例えば
１つの突起電極１６あたり０．１〜０．８Ｗのパワーに
て、例えば数十ｍｓｅｃ程度の時間の印加にて行われ
る。またその際の、１つの突起電極１６の１つの電極１
８に対する加圧力は、例えば２５〜２００ｇにて、ま
た、温度としては８０℃以上、接着剤１９の硬化による
支障が生じない程度の温度の例えば２２０℃以下にて行
われる。
【００２８】このような条件にて、超音波振動２１の印
加が行われると、突起電極１６の表面の金と電極１８の
表面の金とが反応し、金−金固相拡散を生じさせること
ができ、突起電極１６と電極１８との界面に接合部２０
が形成される。（図２（ｃ））。次に、半導体素子１６
の加熱温度を接着剤１９の硬化温度まで上昇させるか、
あるいは、半導体素子１６の接合された配線基板１７を
全体的に加熱装置内に入れ、接着剤１９の硬化温度まで
加熱することにより硬化させて、接着剤１９ａとする
（図２（ｄ））。
加が行われると、突起電極１６の表面の金と電極１８の
表面の金とが反応し、金−金固相拡散を生じさせること
ができ、突起電極１６と電極１８との界面に接合部２０
が形成される。（図２（ｃ））。次に、半導体素子１６
の加熱温度を接着剤１９の硬化温度まで上昇させるか、
あるいは、半導体素子１６の接合された配線基板１７を
全体的に加熱装置内に入れ、接着剤１９の硬化温度まで
加熱することにより硬化させて、接着剤１９ａとする
（図２（ｄ））。
【００２９】上記のように行われた実施の形態２の半導
体装置の製造方法によれば、上記実施の形態１と同様の
効果を奏することはもちろんのこと、半導体素子１５を
押しつける際に、突起電極１６が凸曲面形状にて形成さ
れているため、この凸曲面形状の先端部分に応力が集中
する。よって、接着剤１９の層を突き破り易く、かつ、
接触後の超音波振動２１の印加の際には、この接触部分
の接着剤１９をさらに除去し、突起電極１６と電極１８
との接合が確実となる。よって、さらに信頼性の高い半
導体装置を得ることができる。
体装置の製造方法によれば、上記実施の形態１と同様の
効果を奏することはもちろんのこと、半導体素子１５を
押しつける際に、突起電極１６が凸曲面形状にて形成さ
れているため、この凸曲面形状の先端部分に応力が集中
する。よって、接着剤１９の層を突き破り易く、かつ、
接触後の超音波振動２１の印加の際には、この接触部分
の接着剤１９をさらに除去し、突起電極１６と電極１８
との接合が確実となる。よって、さらに信頼性の高い半
導体装置を得ることができる。
【００３０】尚、上記各実施の形態においては、突起電
極と電極とを金にて形成し、金−金固相拡散を生じるよ
うにしたが、これに限られることはなく、金属同士であ
ればよく、例えば、突起電極を金、電極をアルミ、また
は、突起電極をアルミ、電極を金にて形成し、上記各実
施の形態と同様の半導体装置の製造方法を行うようにす
れば、突起電極と電極との界面に、金−アルミ固相拡散
が生じ、金−アルミ固相拡散にて成る接合部を形成する
ことができる。
極と電極とを金にて形成し、金−金固相拡散を生じるよ
うにしたが、これに限られることはなく、金属同士であ
ればよく、例えば、突起電極を金、電極をアルミ、また
は、突起電極をアルミ、電極を金にて形成し、上記各実
施の形態と同様の半導体装置の製造方法を行うようにす
れば、突起電極と電極との界面に、金−アルミ固相拡散
が生じ、金−アルミ固相拡散にて成る接合部を形成する
ことができる。
【００３１】実施の形態３．図４はこの発明の実施の形
態３による半導体装置の製造方法を示す断面図である。
図において、２４は半導体素子、２４ａはこの半導体素
子２４上に形成された電極パッド、２５はこの電極パッ
ド２４ａ上に形成された凸曲面形状にて成る突起電極
で、先端に向かうにしたがって、断面が小さくなるよう
に形成されている。凸曲面形状の形成方法は、上記実施
の形態２にて説明した方法と同様の方法にて形成するこ
とができる為ここでは省略する。
態３による半導体装置の製造方法を示す断面図である。
図において、２４は半導体素子、２４ａはこの半導体素
子２４上に形成された電極パッド、２５はこの電極パッ
ド２４ａ上に形成された凸曲面形状にて成る突起電極
で、先端に向かうにしたがって、断面が小さくなるよう
に形成されている。凸曲面形状の形成方法は、上記実施
の形態２にて説明した方法と同様の方法にて形成するこ
とができる為ここでは省略する。
【００３２】２６は配線基板で、例えばアルミナ・ガラ
スセラミックスまたはプリント基板等の樹脂基板等にて
形成することができる。２７はこの配線基板２６上に形
成された電極、２８は熱硬化型の例えばエポキシ系の樹
脂にて成る接着剤、２８ａは硬化後の接着剤、２９はは
んだ、２９ａはこのはんだ２９表面に形成された酸化
膜、３０は超音波振動である。
スセラミックスまたはプリント基板等の樹脂基板等にて
形成することができる。２７はこの配線基板２６上に形
成された電極、２８は熱硬化型の例えばエポキシ系の樹
脂にて成る接着剤、２８ａは硬化後の接着剤、２９はは
んだ、２９ａはこのはんだ２９表面に形成された酸化
膜、３０は超音波振動である。
【００３３】そして、突起電極２５の材料は、はんだ２
９に例えば鉛−錫を用いる場合は、ニッケル、銅、金メ
ッキを施したニッケルまたは銅等にて形成することがで
きる。また、はんだ２９に例えば鉛−錫−インジウムを
用いる場合は、ニッケル、銅、金メッキを施したニッケ
ルまたは銅、金等にて形成することができる。ここで
は、はんだ２９は錫が６３％、鉛が３７％に成る共晶は
んだを用いることとする。このはんだ２９の融点温度は
１８３℃である。
９に例えば鉛−錫を用いる場合は、ニッケル、銅、金メ
ッキを施したニッケルまたは銅等にて形成することがで
きる。また、はんだ２９に例えば鉛−錫−インジウムを
用いる場合は、ニッケル、銅、金メッキを施したニッケ
ルまたは銅、金等にて形成することができる。ここで
は、はんだ２９は錫が６３％、鉛が３７％に成る共晶は
んだを用いることとする。このはんだ２９の融点温度は
１８３℃である。
【００３４】次に、上記のように形成された実施の形態
３の半導体装置の製造方法について説明する。まず、配
線基板２６の電極２７上面にはんだ２９を、例えばメッ
キ法、またはマスクを用いてはんだペーストを電極２７
上に供給した後にリフローを行う方法などにて形成す
る。そして形成後のはんだ２９の状態は硬化状態にあ
り、表面には空気酸化による酸化膜２９ａが生じてい
る。次に、電極２７およびはんだ２９を覆うように接着
剤２８を塗布する（図４（ａ））。
３の半導体装置の製造方法について説明する。まず、配
線基板２６の電極２７上面にはんだ２９を、例えばメッ
キ法、またはマスクを用いてはんだペーストを電極２７
上に供給した後にリフローを行う方法などにて形成す
る。そして形成後のはんだ２９の状態は硬化状態にあ
り、表面には空気酸化による酸化膜２９ａが生じてい
る。次に、電極２７およびはんだ２９を覆うように接着
剤２８を塗布する（図４（ａ））。
【００３５】次に、配線基板２６を９０℃ないし１３０
℃、および半導体素子２４を１５０℃程度にそれぞれに
加熱する。この加熱は、はんだ２９の溶融温度以下で、
接着剤２８の粘度が所望の値と成るように設定すればよ
い。そしてこの状態にて、突起電極２５と電極２７との
位置合わせを行い、半導体素子２４を配線基板２６上か
らに押し当て、突起電極２５が接着剤２８の層を突き破
り、突起電極２５とはんだ２９との接触が行なわれる
（図４（ｂ））。
℃、および半導体素子２４を１５０℃程度にそれぞれに
加熱する。この加熱は、はんだ２９の溶融温度以下で、
接着剤２８の粘度が所望の値と成るように設定すればよ
い。そしてこの状態にて、突起電極２５と電極２７との
位置合わせを行い、半導体素子２４を配線基板２６上か
らに押し当て、突起電極２５が接着剤２８の層を突き破
り、突起電極２５とはんだ２９との接触が行なわれる
（図４（ｂ））。
【００３６】次に、半導体素子２４に超音波振動３０を
印加して、突起電極２５とはんだ２９との接触箇所に超
音波振動３０が印加される。この超音波振動３０の印加
時の条件としては、超音波振動３０は、例えば１つの突
起電極２５あたり０．１〜０．８Ｗのパワーにて、例え
ば数十ｍｓｅｃ程度の時間の印加にて行われる。またそ
の際の、１つの突起電極２５の１つのはんだ２９に対す
る加圧力は、例えば２５〜２００ｇにて、また、温度と
しては８０℃以上、はんだ２９の融点温度以下にて行わ
れる。
印加して、突起電極２５とはんだ２９との接触箇所に超
音波振動３０が印加される。この超音波振動３０の印加
時の条件としては、超音波振動３０は、例えば１つの突
起電極２５あたり０．１〜０．８Ｗのパワーにて、例え
ば数十ｍｓｅｃ程度の時間の印加にて行われる。またそ
の際の、１つの突起電極２５の１つのはんだ２９に対す
る加圧力は、例えば２５〜２００ｇにて、また、温度と
しては８０℃以上、はんだ２９の融点温度以下にて行わ
れる。
【００３７】このような条件にて、超音波振動３０の印
加が行われると、突起電極２５とはんだ２９とが擦り合
わさり、はんだ２９の表面に生じていた酸化膜２９ａが
はがれる。次に、はんだ２９が融点温度以上の例えば１
８３℃以上と成るように、半導体素子２４を加熱する。
そして、はんだ２９を溶融させ、突起電極２５と電極２
７とがはんだ２９を介して接合させる（図４（ｃ））。
加が行われると、突起電極２５とはんだ２９とが擦り合
わさり、はんだ２９の表面に生じていた酸化膜２９ａが
はがれる。次に、はんだ２９が融点温度以上の例えば１
８３℃以上と成るように、半導体素子２４を加熱する。
そして、はんだ２９を溶融させ、突起電極２５と電極２
７とがはんだ２９を介して接合させる（図４（ｃ））。
【００３８】次に、半導体素子２４を冷却し、はんだ２
９を硬化させる。次に、半導体素子２４を加熱するか、
あるいは、半導体素子２４の接合された配線基板２６を
全体的に加熱装置内に入れ、はんだ２９の融点温度以下
にて、接着剤２８の硬化可能な温度まで加熱することに
より硬化させて、接着剤２８ａとする（図４（ｄ））。
９を硬化させる。次に、半導体素子２４を加熱するか、
あるいは、半導体素子２４の接合された配線基板２６を
全体的に加熱装置内に入れ、はんだ２９の融点温度以下
にて、接着剤２８の硬化可能な温度まで加熱することに
より硬化させて、接着剤２８ａとする（図４（ｄ））。
【００３９】上記のように行われた実施の形態３の半導
体装置の製造方法によれば、配線基板２６上に接着剤２
８を塗布した後に、半導体素子２４と配線基板２６との
接続を行うようにしているので、生産性よく半導体装置
を製造することができる。また、半導体素子２４を押し
つける際に、突起電極２５が凸曲面形状にて形成されて
いるため、この凸曲面形状の先端部分に応力が集中す
る。よって、接着剤２８の層を突き破り易くなると同時
に、はんだ２９の表面に生じた酸化膜２９ａを効率良く
除去することができる。
体装置の製造方法によれば、配線基板２６上に接着剤２
８を塗布した後に、半導体素子２４と配線基板２６との
接続を行うようにしているので、生産性よく半導体装置
を製造することができる。また、半導体素子２４を押し
つける際に、突起電極２５が凸曲面形状にて形成されて
いるため、この凸曲面形状の先端部分に応力が集中す
る。よって、接着剤２８の層を突き破り易くなると同時
に、はんだ２９の表面に生じた酸化膜２９ａを効率良く
除去することができる。
【００４０】また、このように、突起電極２５と電極２
７とをはんだ２９を介して接合できるため、配線基板２
６の電極２７の高さにばらつきが生じている場合、はん
だ２９の高さ分、突起電極２５と電極２７との接合に余
裕が生じるため、突起電極２５と電極２７と接合がさら
に確実となり、信頼性の高い半導体装置を得ることがで
きる。
７とをはんだ２９を介して接合できるため、配線基板２
６の電極２７の高さにばらつきが生じている場合、はん
だ２９の高さ分、突起電極２５と電極２７との接合に余
裕が生じるため、突起電極２５と電極２７と接合がさら
に確実となり、信頼性の高い半導体装置を得ることがで
きる。
【００４１】実施の形態４．図５はこの発明の実施の形
態４による半導体装置の製造方法を示す断面図である。
図において、３１は半導体素子、３１ａはこの半導体素
子３１上に形成された電極パッド、３２はこの電極パッ
ド３１ａ上に形成された凸曲面形状にて成る突起電極
で、先端に向かうにしたがって、断面が小さくなるよう
に形成されている。凸曲面形状の形成方法は、上記各実
施の形態にて説明した方法と同様の方法にて形成するこ
とができる為ここでは省略する。
態４による半導体装置の製造方法を示す断面図である。
図において、３１は半導体素子、３１ａはこの半導体素
子３１上に形成された電極パッド、３２はこの電極パッ
ド３１ａ上に形成された凸曲面形状にて成る突起電極
で、先端に向かうにしたがって、断面が小さくなるよう
に形成されている。凸曲面形状の形成方法は、上記各実
施の形態にて説明した方法と同様の方法にて形成するこ
とができる為ここでは省略する。
【００４２】３３は配線基板で、例えばアルミナ・ガラ
スセラミックスまたはプリント基板等の樹脂基板等にて
形成することができる。３４はこの配線基板３３上に形
成された電極、３５は熱硬化型の例えばエポキシ系の樹
脂にて成る接着剤、３５ａは硬化後の接着剤、３６はは
んだ、３６ａはこのはんだ３６表面に形成された酸化
膜、３７は超音波振動、３８ははんだペースト３９が入
っているトレーである。はんだペースト３９とははんだ
の粒が溶剤に分散しているようなものである。
スセラミックスまたはプリント基板等の樹脂基板等にて
形成することができる。３４はこの配線基板３３上に形
成された電極、３５は熱硬化型の例えばエポキシ系の樹
脂にて成る接着剤、３５ａは硬化後の接着剤、３６はは
んだ、３６ａはこのはんだ３６表面に形成された酸化
膜、３７は超音波振動、３８ははんだペースト３９が入
っているトレーである。はんだペースト３９とははんだ
の粒が溶剤に分散しているようなものである。
【００４３】そして、突起電極３２の材料は、はんだ３
６が例えば鉛−錫にて形成される場合は、ニッケル、
銅、金メッキを施したニッケルまたは銅等にて形成する
ことができる。また、はんだ３６が例えば鉛−錫−イン
ジウムにて形成される場合は、ニッケル、銅、金メッキ
を施したニッケルまたは銅、金等にて形成することがで
きる。ここでは、はんだ３６は錫が６３％、鉛が３７％
に成る共晶はんだを用いることとする。このはんだ３６
の融点温度は１８３℃である。
６が例えば鉛−錫にて形成される場合は、ニッケル、
銅、金メッキを施したニッケルまたは銅等にて形成する
ことができる。また、はんだ３６が例えば鉛−錫−イン
ジウムにて形成される場合は、ニッケル、銅、金メッキ
を施したニッケルまたは銅、金等にて形成することがで
きる。ここでは、はんだ３６は錫が６３％、鉛が３７％
に成る共晶はんだを用いることとする。このはんだ３６
の融点温度は１８３℃である。
【００４４】次に、上記のように形成された実施の形態
４の半導体装置の製造方法について説明する。まず、半
導体素子３１の突起電極３２の先端を、トレー３８内の
はんだペースト３９に押しつける（図５（ａ））。そし
て、はんだペースト３９を突起電極３２の先端に付着さ
せた後、半導体素子３１を引き上げる。
４の半導体装置の製造方法について説明する。まず、半
導体素子３１の突起電極３２の先端を、トレー３８内の
はんだペースト３９に押しつける（図５（ａ））。そし
て、はんだペースト３９を突起電極３２の先端に付着さ
せた後、半導体素子３１を引き上げる。
【００４５】そして、はんだ３６が融点温度以上の例え
ば１８３℃以上となるように、半導体素子３１を加熱
し、はんだペースト３９内の溶剤を蒸発させ、さらに複
数の粒状のはんだが一塊となるようした後、半導体素子
３１を冷却して硬化させ、はんだ３６とする（図５
（ｂ））。次に、配線基板３３上の電極３４を覆うよう
に接着剤３５を塗布する。
ば１８３℃以上となるように、半導体素子３１を加熱
し、はんだペースト３９内の溶剤を蒸発させ、さらに複
数の粒状のはんだが一塊となるようした後、半導体素子
３１を冷却して硬化させ、はんだ３６とする（図５
（ｂ））。次に、配線基板３３上の電極３４を覆うよう
に接着剤３５を塗布する。
【００４６】次に、配線基板３３を９０℃ないし１３０
℃、および、半導体素子３１を１５０℃程度にそれぞれ
加熱する。この加熱は、はんだ３６の溶融温度以下で、
接着剤３５の粘度が所望の値と成るように設定すればよ
い。そしてこの状態にて、突起電極３２と電極３４との
位置合わせを行い、半導体素子３１を配線基板３３上か
らに押し当て、突起電極３２が接着剤３５の層を突き破
り、はんだ３６と電極３４との接触が行なわれる（図５
（ｃ））。
℃、および、半導体素子３１を１５０℃程度にそれぞれ
加熱する。この加熱は、はんだ３６の溶融温度以下で、
接着剤３５の粘度が所望の値と成るように設定すればよ
い。そしてこの状態にて、突起電極３２と電極３４との
位置合わせを行い、半導体素子３１を配線基板３３上か
らに押し当て、突起電極３２が接着剤３５の層を突き破
り、はんだ３６と電極３４との接触が行なわれる（図５
（ｃ））。
【００４７】次に、半導体素子３１に超音波振動３７を
印加し、突起電極３２とはんだ３６との接触箇所に超音
波振動３７が印加される。この超音波振動３７の印加時
の条件としては、超音波振動３７は、例えば１つの突起
電極３２あたり０．１〜０．８Ｗのパワーにて、例えば
数十ｍｓｅｃ程度の時間の印加にて行われる。またその
際の、１つの突起電極３２の１つのはんだ３６に対する
加圧力は、例えば２５〜２００ｇにて、また、温度とし
ては８０℃以上、はんだ２９の融点温度以下にて行われ
る。
印加し、突起電極３２とはんだ３６との接触箇所に超音
波振動３７が印加される。この超音波振動３７の印加時
の条件としては、超音波振動３７は、例えば１つの突起
電極３２あたり０．１〜０．８Ｗのパワーにて、例えば
数十ｍｓｅｃ程度の時間の印加にて行われる。またその
際の、１つの突起電極３２の１つのはんだ３６に対する
加圧力は、例えば２５〜２００ｇにて、また、温度とし
ては８０℃以上、はんだ２９の融点温度以下にて行われ
る。
【００４８】このような条件にて、超音波振動３７の印
加が行われると、はんだ３６と電極３４とが擦り合わさ
り、はんだ３６の表面に生じていた酸化膜３６ａがはが
れる。次に、はんだ３６が融点温度以上の例えば１８３
℃以上と成るように、半導体素子３１を加熱する。そし
て、はんだ３６を溶融させ、突起電極３２と電極３４と
がはんだ３６を介して接合される（図５（ｅ））。
加が行われると、はんだ３６と電極３４とが擦り合わさ
り、はんだ３６の表面に生じていた酸化膜３６ａがはが
れる。次に、はんだ３６が融点温度以上の例えば１８３
℃以上と成るように、半導体素子３１を加熱する。そし
て、はんだ３６を溶融させ、突起電極３２と電極３４と
がはんだ３６を介して接合される（図５（ｅ））。
【００４９】次に、半導体素子３１を冷却し、はんだ３
６を硬化させる。次に、半導体素子３１を加熱するか、
あるいは、半導体素子３１の接合された配線基板３３を
全体的に加熱装置内に入れ、はんだ３６の融点温度以下
にて、接着剤３５の硬化可能な温度まで加熱することに
より硬化させて、接着剤３５ａとする（図４（ｄ））。
６を硬化させる。次に、半導体素子３１を加熱するか、
あるいは、半導体素子３１の接合された配線基板３３を
全体的に加熱装置内に入れ、はんだ３６の融点温度以下
にて、接着剤３５の硬化可能な温度まで加熱することに
より硬化させて、接着剤３５ａとする（図４（ｄ））。
【００５０】上記のように行われた実施の形態４の半導
体装置の製造方法によれば、上記実施の形態３と同様の
効果を奏するのはもちろんのこと、半導体素子３１の突
起電極３２の先端にはんだ３６を形成するようにしたの
で、配線基板３３の内、この半導体素子１と接合する箇
所のみにて、このはんだ３６が形成されることとなる。
よって、配線基板３３の他の箇所、例えば抵抗などの素
子を接続する箇所においては、上記使用したはんだ３６
とは別のはんだにて接続することができる。
体装置の製造方法によれば、上記実施の形態３と同様の
効果を奏するのはもちろんのこと、半導体素子３１の突
起電極３２の先端にはんだ３６を形成するようにしたの
で、配線基板３３の内、この半導体素子１と接合する箇
所のみにて、このはんだ３６が形成されることとなる。
よって、配線基板３３の他の箇所、例えば抵抗などの素
子を接続する箇所においては、上記使用したはんだ３６
とは別のはんだにて接続することができる。
【００５１】これは、半導体素子３１の接続に使用され
るはんだ３６は一般的に高価ものであり、このはんだ３
６を半導体素子３１の接続以外の他の箇所の接合に使用
せず、他の箇所の接続は安価なはんだを用いるように
し、半導体装置のコストが上昇するのを防ぐ。
るはんだ３６は一般的に高価ものであり、このはんだ３
６を半導体素子３１の接続以外の他の箇所の接合に使用
せず、他の箇所の接続は安価なはんだを用いるように
し、半導体装置のコストが上昇するのを防ぐ。
【００５２】実施の形態５．上記各実施の形態におい
て、突起電極の先端を凸曲面形状にする事により、突起
電極の先端に向かうにしたがって、断面が小さくなるよ
うに形成する例を示したが、これに限られることはな
く、突起電極を階段形状に形成することにより、突起電
極の先端に向かうにしたがって、断面が小さくなるよう
に形成してもよい。
て、突起電極の先端を凸曲面形状にする事により、突起
電極の先端に向かうにしたがって、断面が小さくなるよ
うに形成する例を示したが、これに限られることはな
く、突起電極を階段形状に形成することにより、突起電
極の先端に向かうにしたがって、断面が小さくなるよう
に形成してもよい。
【００５３】この様に形成すれば、半導体素子と配線基
板とを押しつける際に、突起電極の先端の幅の小さい箇
所が、上記実施の形態にて示した凸曲面形状の先端部分
と同様に、応力が集中する。よって、上記各実施の形態
とそれぞれ同様の効果を奏することができる。
板とを押しつける際に、突起電極の先端の幅の小さい箇
所が、上記実施の形態にて示した凸曲面形状の先端部分
と同様に、応力が集中する。よって、上記各実施の形態
とそれぞれ同様の効果を奏することができる。
【００５４】以下、突起電極が階段形状にて形成された
半導体装置の例を図に示す。図６および図７は突起電極
が階段形状にて形成された半導体装置の構成を示す断面
図である。図において、４０は半導体素子、４０ａはこ
の半導体素子４０上に形成された電極パッド、４１はこ
の電極パッド４０ａ上に形成された階段形状にて成る突
起電極で、階段形状の形成方法は、例えば、金ワイヤを
用いたボールボンダにより形成することができる。直径
２５μｍの金ワイヤを用いると、下段の部分は直径７５
μｍ程度に、また、上段の部分は直径２５μｍにて形成
することが可能である。
半導体装置の例を図に示す。図６および図７は突起電極
が階段形状にて形成された半導体装置の構成を示す断面
図である。図において、４０は半導体素子、４０ａはこ
の半導体素子４０上に形成された電極パッド、４１はこ
の電極パッド４０ａ上に形成された階段形状にて成る突
起電極で、階段形状の形成方法は、例えば、金ワイヤを
用いたボールボンダにより形成することができる。直径
２５μｍの金ワイヤを用いると、下段の部分は直径７５
μｍ程度に、また、上段の部分は直径２５μｍにて形成
することが可能である。
【００５５】４２は配線基板、４３はこの配線基板４２
上に形成された電極、４４は熱硬化型の例えばエポキシ
系の樹脂にて成る硬化後の接着剤、４５は突起電極４１
と電極４３との界面に金−金固相拡散にて形成される接
合部、４６ははんだである。そして、各図にて示すよう
に、突起電極４１は先端に向かうにしたがって、断面が
小さくなるように形成されている。
上に形成された電極、４４は熱硬化型の例えばエポキシ
系の樹脂にて成る硬化後の接着剤、４５は突起電極４１
と電極４３との界面に金−金固相拡散にて形成される接
合部、４６ははんだである。そして、各図にて示すよう
に、突起電極４１は先端に向かうにしたがって、断面が
小さくなるように形成されている。
【００５６】実施の形態６．上記各実施の形態では半導
体素子側に突起電極を形成する例を示したが、これに限
られることはなく、配線基板側に突起電極を形成するよ
うにしてもよい。以下、配線基板側に突起電極を形成す
る場合の例について説明する。
体素子側に突起電極を形成する例を示したが、これに限
られることはなく、配線基板側に突起電極を形成するよ
うにしてもよい。以下、配線基板側に突起電極を形成す
る場合の例について説明する。
【００５７】図８はこの発明の実施の形態６による半導
体装置の製造方法を示す断面図である。図において、４
７は半導体素子、４７ａはこの半導体素子４７上に形成
され、アルミにて成る電極としての電極パッド、４８は
配線基板で、例えばアルミナ・ガラスセラミックス等に
て形成することができる。４９はこの配線基板４８上に
形成された電極である。
体装置の製造方法を示す断面図である。図において、４
７は半導体素子、４７ａはこの半導体素子４７上に形成
され、アルミにて成る電極としての電極パッド、４８は
配線基板で、例えばアルミナ・ガラスセラミックス等に
て形成することができる。４９はこの配線基板４８上に
形成された電極である。
【００５８】５０は電極４９上に形成され、表面が金に
て成り、かつ、凸曲面形状にて成る突起電極で、例えば
金または銅の突起部に金のメッキを施して形成すること
ができ、先端に向かうにしたがって、断面が小さくなる
ように形成されている。この、凸曲面形状の形成方法を
上記各実施の形態と同様に形成することができるため説
明を省略する。
て成り、かつ、凸曲面形状にて成る突起電極で、例えば
金または銅の突起部に金のメッキを施して形成すること
ができ、先端に向かうにしたがって、断面が小さくなる
ように形成されている。この、凸曲面形状の形成方法を
上記各実施の形態と同様に形成することができるため説
明を省略する。
【００５９】５１は熱硬化型の例えばエポキシ系の樹脂
にて成る接着剤、５１ａは硬化後の接着剤、５２は突起
電極５０と電極パッド４７ａとの界面に金−アルミ固相
拡散にて形成される接合部、５３は超音波振動である。
にて成る接着剤、５１ａは硬化後の接着剤、５２は突起
電極５０と電極パッド４７ａとの界面に金−アルミ固相
拡散にて形成される接合部、５３は超音波振動である。
【００６０】次に、上記のように形成された実施の形態
６の半導体装置の製造方法について説明する。まず、配
線基板４８上の突起電極５０を覆うように接着剤５１を
塗布する（図８（ａ））。次に、半導体素子４７を１２
０℃、および、配線基板４８を１００℃にそれぞれ加熱
する。
６の半導体装置の製造方法について説明する。まず、配
線基板４８上の突起電極５０を覆うように接着剤５１を
塗布する（図８（ａ））。次に、半導体素子４７を１２
０℃、および、配線基板４８を１００℃にそれぞれ加熱
する。
【００６１】この加熱は、接着剤５１の粘度が所望の値
と成るように設定すればよい。そしてこの状態にて、突
起電極５０と電極パッド４７ａとの位置合わせを行い、
半導体素子４７を配線基板４８上からに押し当てる。す
ると、突起電極５０が接着剤５１の層を突き破り、突起
電極５０と電極パッド４７ａとの接触が行なわれる（図
８（ｂ））。
と成るように設定すればよい。そしてこの状態にて、突
起電極５０と電極パッド４７ａとの位置合わせを行い、
半導体素子４７を配線基板４８上からに押し当てる。す
ると、突起電極５０が接着剤５１の層を突き破り、突起
電極５０と電極パッド４７ａとの接触が行なわれる（図
８（ｂ））。
【００６２】次に、この状態にて半導体素子４７に超音
波振動５３を印加し、突起電極５０と電極パッド４７ａ
との接触箇所に超音波振動５３が印加される。この超音
波振動５３の印加時の条件としては、超音波振動５３
は、例えば１つの突起電極５０あたり０．１〜０．８Ｗ
のパワーにて、例えば数十ｍｓｅｃ程度の時間の印加に
て行われる。またその際の、１つの突起電極５０の１つ
の電極パッド４７ａに対する加圧力は、例えば２５〜２
００ｇにて、また、温度としては８０℃以上、接着剤５
１の硬化による支障が生じない程度の温度の例えば２２
０℃以下にて行われる。
波振動５３を印加し、突起電極５０と電極パッド４７ａ
との接触箇所に超音波振動５３が印加される。この超音
波振動５３の印加時の条件としては、超音波振動５３
は、例えば１つの突起電極５０あたり０．１〜０．８Ｗ
のパワーにて、例えば数十ｍｓｅｃ程度の時間の印加に
て行われる。またその際の、１つの突起電極５０の１つ
の電極パッド４７ａに対する加圧力は、例えば２５〜２
００ｇにて、また、温度としては８０℃以上、接着剤５
１の硬化による支障が生じない程度の温度の例えば２２
０℃以下にて行われる。
【００６３】このような条件にて、超音波振動５３の印
加が行われると、突起電極５０の表面の金と電極パッド
４７ａの表面のアルミとが反応し、金−アルミ固相拡散
が生じさせることができ、突起電極５０と電極パッド４
７ａとの界面に接合部５２が形成される（図８
（ｃ））。次に、半導体素子４７の加熱温度を接着剤５
１の硬化温度まで上昇させるか、あるいは、半導体素子
４７の接合された配線基板４８を全体的に加熱装置内に
入れ、接着剤５１の硬化温度まで加熱することにより硬
化させて、接着剤５１ａとする（図８（ｄ））。
加が行われると、突起電極５０の表面の金と電極パッド
４７ａの表面のアルミとが反応し、金−アルミ固相拡散
が生じさせることができ、突起電極５０と電極パッド４
７ａとの界面に接合部５２が形成される（図８
（ｃ））。次に、半導体素子４７の加熱温度を接着剤５
１の硬化温度まで上昇させるか、あるいは、半導体素子
４７の接合された配線基板４８を全体的に加熱装置内に
入れ、接着剤５１の硬化温度まで加熱することにより硬
化させて、接着剤５１ａとする（図８（ｄ））。
【００６４】上記のように行われた実施の形態６の半導
体装置の製造方法によれば、上記実施の形態２と同様の
効果を奏することができる。また、図９に示すように、
配線基板４８側に形成された突起電極５４を、例えばボ
ールボンダにて階段形状にて形成するようにすれば、上
記実施の形態６と同様の効果を奏することができる。
体装置の製造方法によれば、上記実施の形態２と同様の
効果を奏することができる。また、図９に示すように、
配線基板４８側に形成された突起電極５４を、例えばボ
ールボンダにて階段形状にて形成するようにすれば、上
記実施の形態６と同様の効果を奏することができる。
【００６５】尚、上記各実施の形態においては、接着剤
として、塗布型のエポキシ系にて成るものを用いる例を
示したが、これに限られることはなく、接着剤として、
例えばＢステージ状態のフィルム状の熱硬化性接着シー
トを用いることもできる。このようにシート状の接着剤
を使用する場合、配線基板上への配設時に、フィルム状
にて形成されているため、取扱い易く生産性よく製造す
ることができる。
として、塗布型のエポキシ系にて成るものを用いる例を
示したが、これに限られることはなく、接着剤として、
例えばＢステージ状態のフィルム状の熱硬化性接着シー
トを用いることもできる。このようにシート状の接着剤
を使用する場合、配線基板上への配設時に、フィルム状
にて形成されているため、取扱い易く生産性よく製造す
ることができる。
【００６６】さらに、この熱硬化性接着シートの特徴
は、所定の温度に加熱されることにより、一次的に液状
となり、その温度を越えると急速に硬化が始まるという
現象がある。よって、一次的に液状と同様の過程を通過
するため、上記各液状の接着剤と同様の効果を奏するの
はもちろんのこと、熱硬化時間が５秒程度と瞬時である
ため、塗布型のエポキシ接着剤等の熱硬化時間の数１０
分と比較して極めて短時間で接着剤の硬化を行うことが
できる。
は、所定の温度に加熱されることにより、一次的に液状
となり、その温度を越えると急速に硬化が始まるという
現象がある。よって、一次的に液状と同様の過程を通過
するため、上記各液状の接着剤と同様の効果を奏するの
はもちろんのこと、熱硬化時間が５秒程度と瞬時である
ため、塗布型のエポキシ接着剤等の熱硬化時間の数１０
分と比較して極めて短時間で接着剤の硬化を行うことが
できる。
【００６７】
【発明の効果】以上のように、この発明の請求項１によ
れば、電極を有する配線基板上に、電極を覆う樹脂にて
なる接着剤を配設し、接着剤を所望の粘度とし、電極と
相対する突起電極を有する半導体素子と配線基板とを加
熱状態にて圧接し、電極と突起電極とを接触させ、電極
と突起電極との接触箇所に超音波振動を印加し、接触箇
所に固相拡散にて成る接合部を形成して、半導体素子と
配線基板とを接合し、接着剤を硬化させるので、接着剤
を先に配設することにより、生産性を向上することがで
き、かつ、半導体素子と配線基板との接合部を固相拡散
にて形成することにより、半導体素子と配線基板との接
合の信頼性の高い半導体装置の製造方法を提供すること
ができるという効果がある。
れば、電極を有する配線基板上に、電極を覆う樹脂にて
なる接着剤を配設し、接着剤を所望の粘度とし、電極と
相対する突起電極を有する半導体素子と配線基板とを加
熱状態にて圧接し、電極と突起電極とを接触させ、電極
と突起電極との接触箇所に超音波振動を印加し、接触箇
所に固相拡散にて成る接合部を形成して、半導体素子と
配線基板とを接合し、接着剤を硬化させるので、接着剤
を先に配設することにより、生産性を向上することがで
き、かつ、半導体素子と配線基板との接合部を固相拡散
にて形成することにより、半導体素子と配線基板との接
合の信頼性の高い半導体装置の製造方法を提供すること
ができるという効果がある。
【００６８】また、この発明の請求項２によれば、突起
電極を有する配線基板上に、突起電極を覆う樹脂にてな
る接着剤を配設し、接着剤を所望の粘度とし、突起電極
と相対する電極を有する半導体素子と配線基板とを加熱
状態にて圧接し、電極と突起電極とを接触させ、突起電
極と電極との接触箇所に超音波振動を印加し、電極と突
起電極との接触箇所に固相拡散にて成る接合部を形成し
て、半導体素子と配線基板とを接合し、接着剤を硬化さ
せるので、接着剤を先に配設することにより、生産性を
向上することができ、かつ、半導体素子と配線基板との
接合部を固相拡散にて形成することにより、半導体素子
と配線基板との接合の信頼性の高い半導体装置の製造方
法を提供することができるという効果がある。
電極を有する配線基板上に、突起電極を覆う樹脂にてな
る接着剤を配設し、接着剤を所望の粘度とし、突起電極
と相対する電極を有する半導体素子と配線基板とを加熱
状態にて圧接し、電極と突起電極とを接触させ、突起電
極と電極との接触箇所に超音波振動を印加し、電極と突
起電極との接触箇所に固相拡散にて成る接合部を形成し
て、半導体素子と配線基板とを接合し、接着剤を硬化さ
せるので、接着剤を先に配設することにより、生産性を
向上することができ、かつ、半導体素子と配線基板との
接合部を固相拡散にて形成することにより、半導体素子
と配線基板との接合の信頼性の高い半導体装置の製造方
法を提供することができるという効果がある。
【００６９】また、この発明の請求項３によれば、請求
項１または請求項２において、突起電極の表面を金また
はアルミにて形成し、突起電極の表面が金にて成る場合
には、表面が金またはアルミにて成る電極を形成し、ま
た、突起電極の表面がアルミにて成る場合には、表面が
金にて成る電極を形成し、接合部の固相拡散を、金−ア
ルミ固相拡散または金−金固相拡散とするので、容易に
固相拡散を行うことが可能な半導体装置の製造方法を提
供することができるという効果がある。
項１または請求項２において、突起電極の表面を金また
はアルミにて形成し、突起電極の表面が金にて成る場合
には、表面が金またはアルミにて成る電極を形成し、ま
た、突起電極の表面がアルミにて成る場合には、表面が
金にて成る電極を形成し、接合部の固相拡散を、金−ア
ルミ固相拡散または金−金固相拡散とするので、容易に
固相拡散を行うことが可能な半導体装置の製造方法を提
供することができるという効果がある。
【００７０】また、この発明の請求項４によれば、配線
基板上に形成された電極上にはんだを形成し、電極およ
びはんだを覆う樹脂にてなる接着剤を配設し、はんだの
融点温度以下にて接着剤を所望の粘度とし、半導体素子
および配線基板をはんだの融点温度以下の加熱状態にて
圧接して、はんだと突起電極とを接触させ、はんだと突
起電極との接触箇所に超音波振動を印加して、はんだが
はんだの融点温度以上と成るように加熱し、電極と突起
電極とをはんだを介して接合し、はんだの融点温度以下
にて接着剤を硬化させるので、接着剤を先に配設するこ
とにより、生産性を向上することができ、かつ、半導体
素子と配線基板とをはんだにて接合することにより、半
導体素子と配線基板との接合が確実となる半導体装置の
製造方法を提供することができるという効果がある。
基板上に形成された電極上にはんだを形成し、電極およ
びはんだを覆う樹脂にてなる接着剤を配設し、はんだの
融点温度以下にて接着剤を所望の粘度とし、半導体素子
および配線基板をはんだの融点温度以下の加熱状態にて
圧接して、はんだと突起電極とを接触させ、はんだと突
起電極との接触箇所に超音波振動を印加して、はんだが
はんだの融点温度以上と成るように加熱し、電極と突起
電極とをはんだを介して接合し、はんだの融点温度以下
にて接着剤を硬化させるので、接着剤を先に配設するこ
とにより、生産性を向上することができ、かつ、半導体
素子と配線基板とをはんだにて接合することにより、半
導体素子と配線基板との接合が確実となる半導体装置の
製造方法を提供することができるという効果がある。
【００７１】また、この発明の請求項５によれば、半導
体素子上に形成された突起電極上にはんだを形成し、配
線基板上に形成された電極を覆う樹脂にてなる接着剤を
配設し、はんだの融点温度以下にて接着剤を所望の粘度
とし、半導体素子および配線基板をはんだの融点温度以
下の加熱状態にて圧接して、電極とはんだとを接触さ
せ、電極とはんだとの接触箇所に超音波振動を印加し
て、はんだがはんだの融点温度以上と成るように加熱
し、電極と突起電極とをはんだを介して接合し、はんだ
の融点温度以下にて接着剤を硬化させるので、接着剤を
先に配設することにより、生産性を向上することがで
き、かつ、半導体素子と配線基板とをはんだにて接合す
ることにより、半導体素子と配線基板との接合が確実と
なる半導体装置の製造方法を提供することができるとい
う効果がある。
体素子上に形成された突起電極上にはんだを形成し、配
線基板上に形成された電極を覆う樹脂にてなる接着剤を
配設し、はんだの融点温度以下にて接着剤を所望の粘度
とし、半導体素子および配線基板をはんだの融点温度以
下の加熱状態にて圧接して、電極とはんだとを接触さ
せ、電極とはんだとの接触箇所に超音波振動を印加し
て、はんだがはんだの融点温度以上と成るように加熱
し、電極と突起電極とをはんだを介して接合し、はんだ
の融点温度以下にて接着剤を硬化させるので、接着剤を
先に配設することにより、生産性を向上することがで
き、かつ、半導体素子と配線基板とをはんだにて接合す
ることにより、半導体素子と配線基板との接合が確実と
なる半導体装置の製造方法を提供することができるとい
う効果がある。
【００７２】また、この発明の請求項６によれば、請求
項１ないし請求項５のいずれかにおいて、突起電極が先
端に向かうにしたがって、断面が小さくなるように形成
されたものを用いるので、接着剤の層を容易に突き破る
ことができ、半導体素子と配線基板との接続が確実とな
る半導体装置の製造方法を提供すことができるという効
果がある。
項１ないし請求項５のいずれかにおいて、突起電極が先
端に向かうにしたがって、断面が小さくなるように形成
されたものを用いるので、接着剤の層を容易に突き破る
ことができ、半導体素子と配線基板との接続が確実とな
る半導体装置の製造方法を提供すことができるという効
果がある。
【００７３】また、この発明の請求項７によれば、請求
項６において、突起電極の先端形状が凸曲面形状にて形
成されたものを用いるので、接着剤の層を容易に突き破
ることができ、半導体素子と配線基板との接続がより一
層確実となる半導体装置の製造方法を提供すことができ
るという効果がある。
項６において、突起電極の先端形状が凸曲面形状にて形
成されたものを用いるので、接着剤の層を容易に突き破
ることができ、半導体素子と配線基板との接続がより一
層確実となる半導体装置の製造方法を提供すことができ
るという効果がある。
【００７４】また、この発明の請求項８によれば、請求
項６において、突起電極が階段形状に形成されたものを
用いるので、接着剤の層を容易に突き破ることができ、
半導体素子と配線基板との接続がより一層確実となる半
導体装置の製造方法を提供すことができるという効果が
ある。
項６において、突起電極が階段形状に形成されたものを
用いるので、接着剤の層を容易に突き破ることができ、
半導体素子と配線基板との接続がより一層確実となる半
導体装置の製造方法を提供すことができるという効果が
ある。
【００７５】また、この発明の請求項９によれば、請求
項１ないし請求項８のいずれかにおいて、接着剤として
フィルム状の熱硬化性接着シートを、Ｂステージ状態に
て配置するので、接着剤の硬化速度が速く、生産性をよ
り一層向上することが可能となる半導体装置の製造方法
を提供すことができるという効果がある。
項１ないし請求項８のいずれかにおいて、接着剤として
フィルム状の熱硬化性接着シートを、Ｂステージ状態に
て配置するので、接着剤の硬化速度が速く、生産性をよ
り一層向上することが可能となる半導体装置の製造方法
を提供すことができるという効果がある。
【図１】 この発明の実施の形態１による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図２】 この発明の実施の形態２による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図３】 この発明の実施の形態２による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図４】 この発明の実施の形態３による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図５】 この発明の実施の形態４による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図６】 この発明の実施の形態５による半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図７】 この発明の実施の形態５による半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図８】 この発明の実施の形態６による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図９】 この発明の実施の形態６による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図１０】 従来の半導体装置の製造方法を示す断面図
である。
である。
８，１５，２４，３１，４０，４７ 半導体素子、８
ａ，１５ａ，２４ａ，３１ａ，４０ａ，４７ａ 電極パ
ッド、９，１６，１６ａ，２５，３２，４１，５０，５
４ 突起電極、１０，１７，２６，３３，４２，４８
配線基板、１１，１８，２７，３４，４３，４９ 電
極、１２，１２ａ，１９，１９ａ，２８，２８ａ，３
５，３５ａ，４４，５１，５１ａ 接着剤、１３，２
０，４５，５２ 接合部、１４，２１，３０，３７，５
３ 超音波振動、２２ 弾性体、２３ 金属膜、２９，
３６，４６ はんだ、２９ａ，３６ａ 酸化膜、３８
トレー、３９ はんだペースト。
ａ，１５ａ，２４ａ，３１ａ，４０ａ，４７ａ 電極パ
ッド、９，１６，１６ａ，２５，３２，４１，５０，５
４ 突起電極、１０，１７，２６，３３，４２，４８
配線基板、１１，１８，２７，３４，４３，４９ 電
極、１２，１２ａ，１９，１９ａ，２８，２８ａ，３
５，３５ａ，４４，５１，５１ａ 接着剤、１３，２
０，４５，５２ 接合部、１４，２１，３０，３７，５
３ 超音波振動、２２ 弾性体、２３ 金属膜、２９，
３６，４６ はんだ、２９ａ，３６ａ 酸化膜、３８
トレー、３９ はんだペースト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 洋一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (9)
- 【請求項１】 電極を有する配線基板上に、上記電極を
覆う樹脂にてなる接着剤を配設する工程と、上記接着剤
を所望の粘度とし、上記電極と相対する突起電極を有す
る半導体素子と上記配線基板とを加熱状態にて圧接し、
上記電極と上記突起電極とを接触させ、上記電極と上記
突起電極との接触箇所に超音波振動を印加し、上記接触
箇所に固相拡散にて成る接合部を形成して、上記半導体
素子と上記配線基板とを接合する工程と、上記接着剤を
硬化させる工程とを備えたことを特徴とする半導体装置
の製造方法。 - 【請求項２】 突起電極を有する配線基板上に、上記突
起電極を覆う樹脂にてなる接着剤を配設する工程と、上
記接着剤を所望の粘度とし、上記突起電極と相対する電
極を有する半導体素子と上記配線基板とを加熱状態にて
圧接し、上記電極と上記突起電極とを接触させ、上記突
起電極と上記電極との接触箇所に超音波振動を印加し、
上記電極と上記突起電極との接触箇所に固相拡散にて成
る接合部を形成して、上記半導体素子と上記配線基板と
を接合する工程と、上記接着剤を硬化させる工程とを備
えたことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１または請求項２において、突起
電極の表面を金またはアルミにて形成し、上記突起電極
の表面が金にて成る場合には、表面が金またはアルミに
て成る電極を形成し、また、上記突起電極の表面がアル
ミにて成る場合には、表面が金にて成る電極を形成し、
接合部の固相拡散を、金−アルミ固相拡散または金−金
固相拡散とすることを特徴とする半導体装置の製造方
法。 - 【請求項４】 配線基板上に形成された電極上にはんだ
を形成する工程と、上記電極およびはんだを覆う樹脂に
てなる接着剤を配設する工程と、上記はんだの融点温度
以下にて上記接着剤を所望の粘度とし、上記半導体素子
および上記配線基板を上記はんだの融点温度以下の加熱
状態にて圧接して、上記はんだと上記突起電極とを接触
させ、上記はんだと上記突起電極との接触箇所に超音波
振動を印加する工程と、上記はんだが上記はんだの融点
温度以上と成るように加熱し、上記電極と上記突起電極
とを上記はんだを介して接合する工程と、上記はんだの
融点温度以下にて上記接着剤を硬化させる工程とを備え
たことを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体素子上に形成された突起電極上に
はんだを形成する工程と、上記配線基板上に形成された
電極を覆う樹脂にてなる接着剤を配設する工程と、上記
はんだの融点温度以下にて上記接着剤を所望の粘度と
し、上記半導体素子および上記配線基板を上記はんだの
融点温度以下の加熱状態にて圧接して、上記電極と上記
はんだとを接触させ、上記電極と上記はんだとの接触箇
所に超音波振動を印加する工程と、上記はんだが上記は
んだの融点温度以上と成るように加熱し、上記電極と上
記突起電極とを上記はんだを介して接合する工程と、上
記はんだの融点温度以下にて上記接着剤を硬化させる工
程とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項６】 突起電極が先端に向かうにしたがって、
断面が小さくなるように形成されたものを用いることを
特徴とする請求項１ないし請求項５のいずれかに記載の
半導体装置の製造方法。 - 【請求項７】 突起電極の先端形状が凸曲面形状にて形
成されたものを用いることを特徴とする請求項６に記載
の半導体装置の製造方法。 - 【請求項８】 突起電極が階段形状に形成されたものを
用いることを特徴とする請求項６に記載の半導体装置の
製造方法。 - 【請求項９】 接着剤としてフィルム状の熱硬化性接着
シートを、Ｂステージ状態にて配置すること特徴とする
請求項１ないし請求項８のいずれかに記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13694197A JP3308855B2 (ja) | 1997-05-27 | 1997-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13694197A JP3308855B2 (ja) | 1997-05-27 | 1997-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335373A true JPH10335373A (ja) | 1998-12-18 |
| JP3308855B2 JP3308855B2 (ja) | 2002-07-29 |
Family
ID=15187122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13694197A Expired - Fee Related JP3308855B2 (ja) | 1997-05-27 | 1997-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308855B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228426A (ja) * | 1999-02-09 | 2000-08-15 | Arutekusu:Kk | 超音波振動接合方法 |
| JP2001127102A (ja) * | 1999-10-25 | 2001-05-11 | Sony Corp | 半導体装置およびその製造方法 |
| US6313533B1 (en) | 1998-07-01 | 2001-11-06 | Nec Corporation | Function element, substrate for mounting function element thereon, and method of connecting them to each other |
| US6653171B2 (en) | 2000-07-25 | 2003-11-25 | Nec Electronics Corporation | Flip-chip type semiconductor device having split voids within under-fill layer and its manufacturing method |
| US6664645B2 (en) | 1999-11-24 | 2003-12-16 | Omron Corporation | Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier |
| JP2005175250A (ja) * | 2003-12-12 | 2005-06-30 | Matsushita Electric Ind Co Ltd | バンプ付電子部品の実装方法およびバンプ付電子部品の実装構造 |
| JP2005264109A (ja) * | 2004-03-22 | 2005-09-29 | Hitachi Chem Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
| JP2011146500A (ja) * | 2010-01-14 | 2011-07-28 | Seiko Epson Corp | 回路基板、接続構造体、及び接続構造体の製造方法 |
| US8007627B2 (en) * | 1999-01-29 | 2011-08-30 | Panasonic Corporation | Electronic component mounting method and apparatus |
| JP2011187488A (ja) * | 2010-03-04 | 2011-09-22 | Sumitomo Bakelite Co Ltd | 導電接続材料の製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 |
| JP2012067302A (ja) * | 2011-09-28 | 2012-04-05 | Hitachi Chemical Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
| JP2012072404A (ja) * | 2011-09-28 | 2012-04-12 | Hitachi Chemical Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
| JP2014237843A (ja) * | 2014-08-08 | 2014-12-18 | 日立化成株式会社 | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
-
1997
- 1997-05-27 JP JP13694197A patent/JP3308855B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313533B1 (en) | 1998-07-01 | 2001-11-06 | Nec Corporation | Function element, substrate for mounting function element thereon, and method of connecting them to each other |
| US8007627B2 (en) * | 1999-01-29 | 2011-08-30 | Panasonic Corporation | Electronic component mounting method and apparatus |
| JP2000228426A (ja) * | 1999-02-09 | 2000-08-15 | Arutekusu:Kk | 超音波振動接合方法 |
| JP2001127102A (ja) * | 1999-10-25 | 2001-05-11 | Sony Corp | 半導体装置およびその製造方法 |
| US6664645B2 (en) | 1999-11-24 | 2003-12-16 | Omron Corporation | Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier |
| US6653171B2 (en) | 2000-07-25 | 2003-11-25 | Nec Electronics Corporation | Flip-chip type semiconductor device having split voids within under-fill layer and its manufacturing method |
| KR100442557B1 (ko) * | 2000-07-25 | 2004-07-30 | 엔이씨 일렉트로닉스 가부시키가이샤 | 충진층내에 분할된 보이드들을 가진 플립칩형 반도체장치 및 제조방법 |
| KR101093060B1 (ko) * | 2003-12-12 | 2011-12-13 | 파나소닉 주식회사 | 범프 부착 전자 부품의 실장 방법 및 구조 |
| US7284686B2 (en) | 2003-12-12 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Mounting method of bump-equipped electronic component and mounting structure of the same |
| CN100382265C (zh) * | 2003-12-12 | 2008-04-16 | 松下电器产业株式会社 | 配备凸块的电子元件的安装方法及其安装结构 |
| JP4507582B2 (ja) * | 2003-12-12 | 2010-07-21 | パナソニック株式会社 | バンプ付電子部品の実装方法 |
| JP2005175250A (ja) * | 2003-12-12 | 2005-06-30 | Matsushita Electric Ind Co Ltd | バンプ付電子部品の実装方法およびバンプ付電子部品の実装構造 |
| JP2005264109A (ja) * | 2004-03-22 | 2005-09-29 | Hitachi Chem Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
| JP2011146500A (ja) * | 2010-01-14 | 2011-07-28 | Seiko Epson Corp | 回路基板、接続構造体、及び接続構造体の製造方法 |
| JP2011187488A (ja) * | 2010-03-04 | 2011-09-22 | Sumitomo Bakelite Co Ltd | 導電接続材料の製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 |
| JP2012067302A (ja) * | 2011-09-28 | 2012-04-05 | Hitachi Chemical Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
| JP2012072404A (ja) * | 2011-09-28 | 2012-04-12 | Hitachi Chemical Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
| JP2014237843A (ja) * | 2014-08-08 | 2014-12-18 | 日立化成株式会社 | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3308855B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3927759B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP5066935B2 (ja) | 電子部品および電子装置の製造方法 | |
| JP3494940B2 (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| JP3308855B2 (ja) | 半導体装置の製造方法 | |
| JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
| KR20080072523A (ko) | 전자 부품 접속 구조 및 전자 부품 접속 방법 | |
| JP2000286297A (ja) | 電子部品の実装方法及びその装置 | |
| JPH08213425A (ja) | 半導体装置およびその製造方法 | |
| JP2647047B2 (ja) | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 | |
| JP2000299411A (ja) | チップ実装体及びその製造方法 | |
| JP2000022300A (ja) | 配線基板および電子ユニット | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP3746719B2 (ja) | フリップチップ実装方法 | |
| JP3608476B2 (ja) | 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法 | |
| JP3702929B2 (ja) | ワイヤボンディング方法 | |
| JPH1116941A (ja) | キャリアフィルムを用いた半導体パッケージの製造方法 | |
| JP3553246B2 (ja) | Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法 | |
| JPH04116944A (ja) | 半導体素子の実装方法 | |
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JPH1140697A (ja) | 半導体装置用テープキャリア | |
| JPH11274235A (ja) | 半導体装置およびその製造方法 | |
| JPH11121522A (ja) | 半導体装置、およびこの製造方法 | |
| JPH07122592A (ja) | 半導体装置の製造方法並びにその方法に使用する接合樹脂及び樹脂形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |