JP2001110477A - 異方導電性フィルム付き半導体ウエハ及びその製造方法 - Google Patents

異方導電性フィルム付き半導体ウエハ及びその製造方法

Info

Publication number
JP2001110477A
JP2001110477A JP28515099A JP28515099A JP2001110477A JP 2001110477 A JP2001110477 A JP 2001110477A JP 28515099 A JP28515099 A JP 28515099A JP 28515099 A JP28515099 A JP 28515099A JP 2001110477 A JP2001110477 A JP 2001110477A
Authority
JP
Japan
Prior art keywords
conductive film
semiconductor wafer
anisotropic conductive
suppression layer
warpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28515099A
Other languages
English (en)
Inventor
Yoshio Yamaguchi
美穂 山口
Yuji Hotta
祐治 堀田
Fumiteru Asai
文輝 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP28515099A priority Critical patent/JP2001110477A/ja
Priority to KR1020027003154A priority patent/KR20020053809A/ko
Priority to US10/070,637 priority patent/US6613608B1/en
Priority to PCT/JP2000/005730 priority patent/WO2001020661A1/ja
Priority to EP00955011A priority patent/EP1220310A4/en
Publication of JP2001110477A publication Critical patent/JP2001110477A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】 【課題】 異方導電性フィルムと半導体ウエハとの接合
体を、反りの抑制された構造体として提供すること。 【解決手段】 半導体ウエハ3の回路面3aに異方導電
性フィルム1が接合されており、該半導体ウエハ3の裏
面3bには、異方導電性フィルム1の熱膨張に起因する
全体の反りを抑制するための抑制層2が接合されてい
る。抑制層2は、温度変化によって異方導電性フィルム
1に生じる伸縮力に対抗して、全体の反りを抑制するよ
うに、前記温度変化によって伸縮力を生じるように設け
られた層である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、異方導電性フィル
ムの技術分野に属し、より詳しくは、半導体ウエハに適
用するための技術に関するものである。
【0002】
【従来の技術】異方導電性フィルムは、導電性について
異方性を示すフィルムであり、フィルムの表裏を貫通す
る方向には導電性を示すが、フィルム面が広がる方向に
は絶縁性を示すものである。従って、ウエハ状態から切
り出した裸の半導体素子(チップ)と外部回路基板との
間に異方導電性フィルムを挿入し、これら3者を圧着す
るだけで、チップの回路面に設けられた電極と、外部回
路基板との電気的接続が得られる。外部回路基板は、チ
ップのためのパッケージ用基板や、チップを他のデバイ
スと共に実装するための一般的なプリント回路基板など
である。近年の半導体集積回路の大規模な集積化、接続
端子(電極パッド等)のファインピッチ化に伴い、チッ
プの実装における異方導電性フィルムの使用は増大しつ
つある。
【0003】従来の異方導電性フィルムとしては、接着
性の絶縁材料からなるフィルム中に導電性微粒子を分散
させて形成したものが知られている。しかし、この従来
の異方導電性フィルムは、構造上、ファインピッチ化し
た対象物との接続が難しいという問題や、チップの電極
形状を凸状(バンプ状)にしなければならないという問
題がある。
【0004】このような問題を解決するため、特開平3
−266306号公報「異方導電性フィルム」、国際公
開公報WO98/07216「異方導電性フィルムおよ
びその製造方法」では、別の新たな構造を有する異方導
電性フィルムが提案されている。この異方導電性フィル
ムは、多数の導通路が互いに絶縁されながら各々がフィ
ルム基板を貫通し、各導通路の両端部がフィルム基板の
表裏面に露出しかつ接点となる構造を有している。この
構造によって上記の半導体素子の接続端子を凸状にしな
ければならないという問題を解決している。
【0005】
【発明が解決しようとする課題】上記のような異方導電
性フィルムを介在させたチップと外部回路基板との接続
について、本発明者等がさらに検討したところ、次に展
開するような問題点が存在することが新たに判った。
【0006】先ず、チップ、異方導電性フィルム、外部
回路基板の3者を一度に接合するには、実装工程での生
産性が低いという問題がある。本発明では、これを解決
するために、チップ、外部回路基板のいずれか一方に異
方導電性フィルムを先に接合しておくという手順を提唱
する。
【0007】しかし、この提唱によって、例えばチップ
の方に異方導電性フィルムを接合しておくとしても、両
者を量産的に接合しスループット(特定時間内に加工す
る量)を十分に高くすることは難しい。特に5mm×5
mm以下、とりわけ3mm×3mm以下のような微小サ
イズのチップにおいて、1チップ毎に異方導電性フィル
ムを接合するのでは、1つ1つの微細で精密な位置決め
のために、スループットの向上は望めない。本発明で
は、これを解決するために、チップを個々に分断する前
の半導体ウエハの状態において、該半導体ウエハに対し
て、1枚の大面積の異方導電性フィルムを先に貼り付け
てから個々に分断するという手順を提唱する。これによ
って、スループットは十分に向上すると考えられる。
【0008】しかし、本発明者らがこの提唱を自ら実施
すべく半導体ウエハに異方導電性フィルムを貼り付け接
合したところ、半導体ウエハと異方導電性フィルムとの
線膨張係数の差が大きいために、接合時の加熱や接合後
の冷却における温度変化において、これら2者が接合さ
れてなる積層体に反りが発生し、極端な場合にはウエハ
に割れが発生する場合があった。例えば、図4に示すよ
うに、半導体ウエハと異方導電性フィルムとを加熱し、
各々を十分に熱膨張させた状態で互いに接合した場合で
は、冷却する際に異方導電性フィルムの方が収縮が大き
く、同図の矢印の方向に反りが生じる。
【0009】本発明の目的は、上記問題を解決し、異方
導電性フィルムと半導体ウエハとの接合体を、反りの抑
制された構造体として提供することにある。
【0010】
【課題を解決するための手段】本発明は、次の特徴を有
するものである。 (1)半導体ウエハの回路面に異方導電性フィルムが接
合されており、該半導体ウエハの裏面には、温度変化に
よって前記異方導電性フィルムに生じる伸縮力に対抗し
て全体の反りを抑制するよう、前記温度変化によって伸
縮力を生じる抑制層が接合されていることを特徴とする
異方導電性フィルム付き半導体ウエハ。
【0011】(2)上記異方導電性フィルムが、絶縁性
樹脂からなるフィルム基板中に、金属導線が互いに絶縁
された状態で且つ該フィルム基板を厚み方向に貫通した
状態で、導通路として複数設けられた構造を有するもの
であって、フィルム基板に用いられる絶縁性樹脂が、加
熱によって接着性を示す材料である上記(1)記載の異
方導電性フィルム付き半導体ウエハ。
【0012】(3)上記異方導電性フィルムの導通路の
両端部のうち、少なくとも外界側の端部に半田層が形成
されている上記(2)記載の異方導電性フィルム付き半
導体ウエハ。
【0013】(4)上記抑制層の材料が有機高分子材料
である上記(1)記載の異方導電性フィルム付き半導体
ウエハ。
【0014】(5)上記異方導電性フィルムの線膨張係
数α1と弾性率E1と厚みt1の積α1×E1×t1
と、上記抑制層の線膨張係数α2と弾性率E2と厚みt
2の積α2×E2×t2との比(α1×E1×t1)/
(α2×E2×t2)が、0.5〜2.0である上記
(1)記載の異方導電性フィルム付き半導体ウエハ。
【0015】(6)上記抑制層が着色剤を配合されたも
のである請求項1に記載の異方導電性フィルム付き半導
体ウエハ。
【0016】(7)上記(1)〜(6)のいずれかに記
載の異方導電性フィルム付き半導体ウエハを製造する方
法であって、 半導体ウエハの回路面には、異方導電性フィルムを、 該半導体ウエハの裏面には、温度変化によって前記異
方導電性フィルムに生じる伸縮力に対抗して、該半導体
ウエハの反りを抑制するよう前記温度変化によって伸縮
力を生じる抑制層を、各々の伸縮力が互いに対抗して反
りが抑制されるように、加熱および/または加圧を与え
て、順次または同時に接合することを特徴とする製造方
法。
【0017】
【発明の実施の形態】本発明でいう「半導体ウエハ」と
は、ウエハ(結晶基板)上に素子構造体が1以上形成さ
れた板状物である。素子構造体は、半導体結晶層と電極
とを含んで構成される一種の回路であって、発光素子の
ような単純な構造のもの、CPU、メモリー、種々の演
算回路を集積したプロセッサなどが挙げられる。また、
素子構造体は、通常はウエハ上にマトリクス状に繰り返
して多数形成され、最終的に個々のチップへと分断され
るものであるが、チップへの分断を前提とせず大きな1
つの素子としてウエハ上に形成されたものであってもよ
い。ウエハは、SiやGaAsなどの半導体結晶の他
に、GaN系半導体を成長させるためのサファイア結晶
など、半導体結晶層を成長させ得る結晶基板であればよ
い。本明細書では、半導体ウエハの両面を区別するた
め、素子構造体が形成された側の面を「回路面」、これ
と反対側の面を「裏面」と呼んでいる。
【0018】本発明の異方導電性フィルム付き半導体ウ
エハ(以下、「ACF付半導体ウエハ」と呼ぶ)は、図
1に示すように、半導体ウエハ3の回路面3aに異方導
電性フィルム(ACF)1が接合され、該半導体ウエハ
3の裏面3bには、抑制層2が接合されたものである。
抑制層2は、温度変化によって異方導電性フィルム1が
伸縮力を生じるとき、例えば、収縮しようとしてf1方
向に反りを発生させようとするとき、その反りに対抗し
相殺すべく、そのときの同じ温度変化によって収縮し、
反対のf2方向に反りを発生させようとする層である。
【0019】この構成によって、例えば、図1におい
て、異方導電性フィルム1と半導体ウエハ3と抑制層2
を加熱し、各々を十分に熱膨張させた状態で互いに接合
すると、冷却する際に異方導電性フィルム1が収縮しよ
うとしても、抑制層2が収縮しようとして対抗し、全体
として反りは抑制される。また、接合時の温度条件とそ
の後の温度によって、異方導電性フィルムが膨張し、前
記とは逆にf2方向に反りを生じさせようとしても、抑
制層が反対方向f1に膨張しようとし、全体として反り
は抑制される。
【0020】抑制層は、異方導電性フィルムの熱膨張
(収縮)による伸縮力に対抗して反りを相殺するように
熱膨張(収縮)しようとするものならば、材料や層内の
構造は限定されない。抑制層の構造としては、同じ材料
だけによって形成された均質な1層構造、材料の配合比
や特性が無段階に傾斜した1層構造、異なる材料を積層
してなる積層構造、異なる材料を任意に組み合わせてな
る複合構造などの態様が挙げられる。具体的には、所望
の伸縮特性となるように線膨張係数や弾性率を厚み方向
に変化させた構造や、また、回路面の異方導電性フィル
ムと全く同じ仕様の異方導電性フィルムを抑制層として
用いる態様が挙げられる。
【0021】抑制層の態様のなかでも、同じ材料だけか
らなる均質な1層構造とする態様は、材料面でも製造面
でも低コストで形成でき、各温度における膨張や収縮の
特性が容易に計算できるので好ましい。以下、この態様
について説明する。
【0022】抑制層を同じ材料だけからなる均質な1層
構造として、異方導電性フィルムの膨張・収縮による反
りを効果的に相殺するには、該抑制層の線膨張係数、弾
性率、厚みを重要な要素として着目すべきである。線膨
張係数は、温度の変化量と寸法の変化量との関係を直接
示すものであるから重要であるが、ただ大きく寸法変化
するだけで容易に外力にも屈して圧縮されるのでは目的
が達成できない。よって、ある程度の弾性率が重要とな
る。また、厚みは、当該ウエハに反りを発生させる時の
ウエハを曲げようとする力の大きさに直接関係してお
り、より厚い方が大きな曲げ力を発生させる。これら線
膨張係数、弾性率、厚みを選択して、異方導電性フィル
ムに応じて反りを好ましく相殺し得るように抑制層を形
成すればよい。
【0023】後述の異方導電性フィルムの特性を考慮し
て、抑制層の好ましい線膨張係数は10〜200pp
m、なかでも20〜150ppmが特に好ましい範囲で
ある。また、好ましい弾性率は0.1〜20GPa、な
かでも0.5〜15GPaが特に好ましい範囲である。
これらの値を満たす材料としては、エポキシ、アクリル
樹脂、ポリエステル、ポリエチレン、ポリスチレン、ナ
イロンなどの有機高分子材料が挙げられる。なかでも、
Si結晶などのウエハに、直接接着し得るものとしては
エポキシ樹脂、アクリル樹脂等が挙げられる。抑制層の
厚みは、1〜100μm、好ましくは5〜80μmであ
る。
【0024】抑制層を半導体ウエハへ接合する方法、形
成する方法としては、別途形成した抑制層を自体の接着
性によって接合する方法、接着剤層を介在させて接合す
る方法、液状樹脂をウエハに塗布し異方導電性フィルム
を接合する際に同時に硬化させる方法などが挙げられ
る。
【0025】本発明では、抑制層の線膨張係数、弾性
率、厚みを選択するに際して、異方導電性フィルムの線
膨張係数α1、弾性率E1、厚みt1の積(α1×E1
×t1)と、抑制層の線膨張係数α2、弾性率E2、厚
みt2の積(α2×E2×t2)との比(α1×E1×
t1)/(α2×E2×t2)が、特定の範囲内に収ま
るように前記要素を選択することによって、効果的に反
りを抑制し得ることを見いだした。この比(α1×E1
×t1)/(α2×E2×t2)が、0.5〜2.0で
あれば、実用上において反りが大きな障害とはならず、
ダイシングなどの加工や搬送上でも問題にはならない。
特に0.6〜1.0であれば、十分に反りの抑制された
好ましいAFC付半導体ウエハが得られる。
【0026】異方導電性フィルムの線膨張係数、弾性率
は、厚み方向と、フィルム面が広がる方向とでは異なる
が、本発明では、フィルム面が広がる方向についての線
膨張係数、弾性率を用いる。
【0027】AFC付半導体ウエハの反りの量は、図2
に示すように、どちら側に反っても、基準面から離れる
方向に凸となるように該被検物を設置したときの、基準
面から最も離れた湾曲のピークまでの距離h1で表すも
のとする。異方導電性フィルム側に反った場合の符号を
+、逆の場合の符号を−として、8インチウエハの場合
では、反りの量h1は、±4mm以内、特に±2mm以
内であることが好ましい。
【0028】上記抑制層には、個体識別などのためのマ
ーキング用として着色剤を配合してもよい。着色剤に限
定はないが、例えばカーボン、ベンガラなどが挙げられ
【0029】異方導電性フィルムは、図1、図3に示す
ように、絶縁性樹脂からなるフィルム基板1a中に、複
数の導通路1bが、互いに絶縁された状態で且つ該フィ
ルム基板1aを厚み方向に貫通した状態で複数設けられ
た構造を有するものである。各導通路の端部は、相手の
素子構造の電極に応じて、フィルム基板面から突き出し
た状態、同一面にある状態のいずれであってもよい。
【0030】異方導電性フィルムの好ましい線膨張係数
は10〜150ppm、なかでも10〜80ppmが特
に好ましい範囲である。また、弾性率は、1〜5GP
a、なかでも1〜4GPaが特に好ましい範囲である。
また、厚みは10〜200μm、なかでも25〜100
μmが特に好ましい範囲である。
【0031】異方導電性フィルムのフィルム基板に用い
られる絶縁性樹脂は、従来異方導電性フィルムで用いら
れているものが利用できる。特に、加熱加圧時に接着性
を示す材料が接合には好ましく、そのような材料とし
て、ポリエステル樹脂、ポリアミド樹脂、ポリカルボジ
イミド樹脂、フェノキシ樹脂、エポキシ樹脂、アクリル
樹脂、飽和ポリエステル樹脂等が挙げられる。
【0032】異方導電性フィルムの導通路を形成する材
料としては、公知の導電性材料が挙げられるが、電気特
性の点で銅、金、アルミニウム、ニッケルなどの金属材
料が好ましく、さらには導電性の点から銅、金がより好
ましい。これらの金属製導通路の外径は5μm〜30μ
mが好ましい。
【0033】導通路の材料は上記の通りであるが、同じ
金属材料であっても導通路の形成方法によって導電性や
弾性率など種々の特性が異なる。導通路は、フィルム基
板に形成した貫通孔内に金属材料をメッキで析出させて
得たものであってもよいが、金属線を、フィルム基板を
貫通させて導通路とした態様が好ましい。金属線のなか
でも、例えばJIS C 3103に規定された銅線な
どのように電気を伝導すべく製造された金属導線が好ま
しく、電気的特性、機械的特性、さらにはコストの点で
も最も優れた導通路となる。
【0034】上記のような金属導線がフィルム基板を貫
通した状態のものを得るには、多数の絶縁電線を密に束
ねた状態で互いに分離できないように固定し、各絶縁電
極と角度をなす面を切断面として、所望のフィルム厚さ
にスライスする方法が挙げられる。このような態様の異
方導電性フィルムおよびその製造方法については、国際
公開公報WO98/07216「異方導電性フィルムお
よびその製造方法」に詳しく記載されている。
【0035】異方導電性フィルムの導通路の両端部のう
ち、少なくとも外部回路基板の側(即ち、半導体ウエハ
に接合される側と反対側)の端部には、接合相手の導体
との金属接合を容易にするために半田層を形成しておく
ことが好ましい。該半田層は、半導体ウエハとの接合側
にも形成してよい。半田層の材料は、Sn、Sn/A
g、Sn/Pb、Sn/Zn、Sn/Ag/Cu、Sn
/Biなどが挙げられる。半田層の形態は、薄層状であ
っても、半田ボールのように大きく突起したものでもよ
い。
【0036】該半田層は、ウエハサイズ(分断前)の段
階で形成するのが好ましく、1回の処理で、取り扱いも
容易に全導通路の端部に半田層を形成することができ
る。従って、チップサイズに分断した後に1つ1つ半田
層を形成する処理と比べて、効率が良く、品質面にも好
ましい処理となる。この処理によって、異方導電性フィ
ルムを半導体ウエハに接合し、個々の素子へと分断し、
外部回路基板に実装する際に、低温で接着しリフローす
るだけで、半田層が溶融し、外部回路基板の電極部と容
易に金属接合することが可能となる。該半田層を形成す
る工程は、異方導電性フィルムが単体の時でも、異方導
電性フィルムを半導体ウエハに接合した後でもよい。
【0037】異方導電性フィルムの外周形状は、半導体
ウエハの回路を包含し得るものであればよく、両者の位
置決めの点からは、同じ外形とすることが好ましい。抑
制層の外周形状は、限定されないが、半導体ウエハ全面
にわたって反りに対抗し得る点や、位置決めの点から
は、同じ外形とすることが好ましい。
【0038】当該ACF付半導体ウエハを製造する方法
としては、結果得られるACF付半導体ウエハに反りを
発生させないように、半導体ウエハに対して、異方導電
性フィルム(回路面)と抑制層(裏面)とを、各々の伸
縮力が互いに対抗して反りが抑制されるように、加熱お
よび/または加圧を与えて、順次または同時に接合する
ことが好ましい。例えば、3者を先に別々に加熱し各々
十分に熱膨張させてから圧着し接合を完了してもよい
し、室温で3者を圧着した状態で加熱し接合してもよ
い。その他、先に半導体ウエハと抑制層とを加熱下で接
合し、次に異方導電性フィルムを半導体ウエハの回路側
に接合し、冷却する手順などでもよい。或いは、半導体
ウエハ裏面に抑制層を塗工した後、150℃〜200℃
に加熱し、次いでこのような高温の温度条件で異方導電
性フィルムを張り合わせてもよい。
【0039】室温で3者を圧着した状態で加熱接合する
場合、3者を位置合せして積層状態としたものを、フレ
キシブルフィルムによって、またはフレキシブルフィル
ムとリジッド板とによって、積層方向に挟みかつ減圧可
能に包囲し、この包囲した内部を減圧し、その状態で、
オートクレーブなどを用いて外部から加熱し、気体で加
圧して、これら3者の積層状態物を一体化する方法が好
ましく用いられる。
【0040】
【実施例】以下に、異方導電性フィルムの仕様を種々に
変更し、各々に対して、効果的に反りを相殺し得る抑制
層の仕様、および比較のための仕様を決定し、ACF付
半導体ウエハを実際に製作し、各々の反りを観察した結
果を示す。用いた半導体ウエハの仕様は、シリコンウエ
ハ(厚さ300μm、外径6インチの円板状)上に、1
つ当たり10mm×10mmの正方形の外形を有する集
積回路がマトリクス状に180個繰り返して形成された
ものである。また、異方導電性フィルムは、上記公報W
O98/07216に記載のとおり、絶縁電線を巻線し
互いに融着させて巻線ブロックとし、それをスライスし
て得たものである。
【0041】実施例1 〔異方導電性フィルムの仕様〕導通路の端面は絶縁性フ
ィルム面と同一面であり、厚さt1は70μm、外形は
シリコンウエハと同じである。異方導電性フィルム全体
としての、線膨張係数α1は70ppm、弾性率E1は
3.5GPaである。よって、積α1×E1×t1=1
7150である。絶縁性フィルムの材料はポリイミド、
導通路の材料はCu、導通路径は18μmである。
【0042】〔抑制層の仕様〕厚さt2は70μm、外
形はシリコンウエハと同じである。材料は、エポキシ樹
脂である。線膨張係数α2は50ppm、弾性率E2は
5GPa、よって、積α2×E2×t2=17500で
ある。また、比(α1×E1×t1)/(α2×E2×
t2)≒1.0である。
【0043】エポキシ樹脂100重量部、ノボラックフ
ェノール樹脂66重量部、ゴム成分30重量部、硬化促
進剤4重量部、シリカ200重量部からなる、厚さ70
μmの熱硬化性シートを半導体ウエハの裏面側に重ね合
わせ、半導体ウエハの回路面側には異方導電性フィルム
を重ね合わせて、3層の積層状物とした。一方、方形の
フレキシブルフィルムを重ね合わせて、周縁4方のうち
3方を気密に接合した密封用袋を用意し、この中に前記
の積層状物を入れ、袋内を減圧した状態で袋の開口部を
シールし、真空パッケージとした。この真空パッケージ
をオートクレーブに入れ、180℃に加熱しかつ気体に
よる加圧を行なって10分間保持し、該真空パッケージ
内の積層状物を一体化し、ACF付半導体ウエハとし
た。次いで、常圧に戻しながら冷却した。
【0044】真空パッケージから取り出し、得られたA
CF付半導体ウエハの反りを調べたところ、室温におい
て、反りの量の測定結果は0であった。
【0045】実施例2 〔異方導電性フィルムの仕様〕厚さt1は70μm、線
膨張係数α1は150ppm、弾性率E1は1GPaで
ある。よって、積α1×E1×t1=10500であ
る。絶縁性フィルムの材料はポリアミド、導通路の材料
はCu、他は実施例と同様である。
【0046】〔抑制層の仕様〕厚さt2は36μm、材
料は不飽和ポリエステル、線膨張係数α2は140pp
m、弾性率E2は3GPa、他は実施例と同様である。
積α2×E2×t2=15120であり、また、比(α
1×E1×t1)/(α2×E2×t2)≒0.7であ
る。
【0047】抑制層の形成方法、異方導電性フィルムの
接合方法は実施例1と同様である。得られたACF付半
導体ウエハの反りを調べたところ、室温において、図1
の矢印f2の側に反り、反りの量は1mmであった。
【0048】実施例3 〔異方導電性フィルムの仕様〕厚さt1は40μm、線
膨張係数α1は80ppm、弾性率E1は4GPaであ
る。よって、積α1×E1×t1=12800である。
絶縁性フィルムの材料はポリイミド、導通路の材料はC
u、他は実施例と同様である。
【0049】〔抑制層の仕様〕厚さt2は55μm、材
料はポリアミド、線膨張係数α2は80ppm、弾性率
E2は2GPa、他は実施例と同様である。積α2×E
2×t2=8800であり、また、比(α1×E1×t
1)/(α2×E2×t2)≒1.5である。
【0050】抑制層の形成方法、異方導電性フィルムの
接合は実施例1と同様である。得られたACF付半導体
ウエハの反りを調べたところ、室温において、図1の矢
印f1の側に反り、反りの量は0.5mmであった。
【0051】比較例 〔異方導電性フィルムの仕様〕厚さt1は70μm、線
膨張係数α1は70ppm、弾性率E1は3.5GPa
である。よって、積α1×E1×t1=17150であ
る。絶縁性フィルムの材料はポリアミド、導通路の材料
はCu、他は実施例と同様である。
【0052】〔抑制層の仕様〕厚さt2は40μm、材
料はエポキシ樹脂、線膨張係数α2は50ppm、弾性
率E2は3.5GPa、他は実施例と同様である。積α
2×E2×t2=7000であり、また、比(α1×E
1×t1)/(α2×E2×t2)≒2.45である。
【0053】抑制層の形成方法、異方導電性フィルムの
接合は実施例1と同様である。得られたACF付半導体
ウエハの反りを調べたところ、室温において、図1の矢
印f1の側に反っており、反りの量は5mmであった。
【0054】以上の実施例、比較例で明らかなとおり、
異方導電性フィルムに対して、抑制層の厚さ、線膨張係
数、弾性率を適当に選択し、半導体ウエハに付与するこ
とによって、反りが効果的に抑制されることがわかっ
た。
【0055】
【発明の効果】本発明のACF付半導体ウエハおよびそ
の製造方法によって、異方導電性フィルムと半導体ウエ
ハとの接合体を、反りの抑制された構造体として提供す
ることが可能になり、ダイシングなどでの反りに起因す
る問題は解消された。
【図面の簡単な説明】
【図1】本発明のACF付半導体ウエハの構成を示す断
面図である。半導体ウエハ3の詳細な内部構造は省略し
ている。説明のために、異方導電性フィルムの導通路の
太さや、縦横に寸法比は誇張して変えている。ハッチン
グは、領域を区別するために用いている。
【図2】ACF付半導体ウエハの反りの量を規定する図
である。
【図3】異方導電性フィルムのフィルム面を一部拡大し
て示した模式図である。
【図4】従来のACF付半導体ウエハの構成を示す断面
図である。
【符号の説明】
1 異方導電性フィルム 1a 絶縁性フィルム 1b 導通路 2 抑制層 3 半導体ウエハ 3a 回路面 3b 裏面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01R 43/00 H01L 23/12 L // H01B 5/16 23/14 R (72)発明者 浅井 文輝 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 Fターム(参考) 5E051 CA04 5F031 CA02 DA15 5F044 LL09 5G307 HA02 HB03 HC01

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハの回路面に異方導電性フィ
    ルムが接合されており、該半導体ウエハの裏面には、温
    度変化によって前記異方導電性フィルムに生じる伸縮力
    に対抗して全体の反りを抑制するよう、前記温度変化に
    よって伸縮力を生じる抑制層が接合されていることを特
    徴とする異方導電性フィルム付き半導体ウエハ。
  2. 【請求項2】 上記異方導電性フィルムが、絶縁性樹脂
    からなるフィルム基板中に、金属導線が互いに絶縁され
    た状態で且つ該フィルム基板を厚み方向に貫通した状態
    で、導通路として複数設けられた構造を有するものであ
    って、フィルム基板に用いられる絶縁性樹脂が、加熱に
    よって接着性を示す材料である請求項1記載の異方導電
    性フィルム付き半導体ウエハ。
  3. 【請求項3】 上記異方導電性フィルムの導通路の両端
    部のうち、少なくとも外界側の端部に半田層が形成され
    ている請求項2記載の異方導電性フィルム付き半導体ウ
    エハ。
  4. 【請求項4】 上記抑制層の材料が有機高分子材料であ
    る請求項1記載の異方導電性フィルム付き半導体ウエ
    ハ。
  5. 【請求項5】 上記異方導電性フィルムの線膨張係数α
    1と弾性率E1と厚みt1の積α1×E1×t1と、上
    記抑制層の線膨張係数α2と弾性率E2と厚みt2の積
    α2×E2×t2との比(α1×E1×t1)/(α2
    ×E2×t2)が、0.5〜2.0である請求項1記載
    の異方導電性フィルム付き半導体ウエハ。
  6. 【請求項6】 上記抑制層が着色剤を配合されたもので
    ある請求項1に記載の異方導電性フィルム付き半導体ウ
    エハ。
  7. 【請求項7】 上記請求項1〜6のいずれかに記載の異
    方導電性フィルム付き半導体ウエハを製造する方法であ
    って、 半導体ウエハの回路面には、異方導電性フィルムを、 該半導体ウエハの裏面には、温度変化によって前記異
    方導電性フィルムに生じる伸縮力に対抗して、該半導体
    ウエハの反りを抑制するよう前記温度変化によって伸縮
    力を生じる抑制層を、 各々の伸縮力が互いに対抗して反りが抑制されるよう
    に、加熱および/または加圧を与えて、順次または同時
    に接合することを特徴とする製造方法。
JP28515099A 1999-09-10 1999-10-06 異方導電性フィルム付き半導体ウエハ及びその製造方法 Pending JP2001110477A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28515099A JP2001110477A (ja) 1999-10-06 1999-10-06 異方導電性フィルム付き半導体ウエハ及びその製造方法
KR1020027003154A KR20020053809A (ko) 1999-09-10 2000-08-24 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법
US10/070,637 US6613608B1 (en) 1999-09-10 2000-08-24 Semiconductor wafer with anisotropic conductor film, and method of manufacture thereof
PCT/JP2000/005730 WO2001020661A1 (fr) 1999-09-10 2000-08-24 Plaquette semi-conductrice dotee d'un film anisotrope et procede de fabrication correspondant
EP00955011A EP1220310A4 (en) 1999-09-10 2000-08-24 SEMICONDUCTOR WAFER WITH ANISOTROPIC FILM AND CORRESPONDING MANUFACTURING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28515099A JP2001110477A (ja) 1999-10-06 1999-10-06 異方導電性フィルム付き半導体ウエハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001110477A true JP2001110477A (ja) 2001-04-20

Family

ID=17687751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28515099A Pending JP2001110477A (ja) 1999-09-10 1999-10-06 異方導電性フィルム付き半導体ウエハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001110477A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10054856B2 (en) 2015-02-12 2018-08-21 Toshiba Memory Corporation Exposure method, manufacturing method of device, and thin film sheet
US10804221B2 (en) 2018-09-14 2020-10-13 Toshiba Memory Corporation Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10054856B2 (en) 2015-02-12 2018-08-21 Toshiba Memory Corporation Exposure method, manufacturing method of device, and thin film sheet
US10804221B2 (en) 2018-09-14 2020-10-13 Toshiba Memory Corporation Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate

Similar Documents

Publication Publication Date Title
US6329713B1 (en) Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
JP2002530892A (ja) 高密度電子パッケージ
JP2003522401A (ja) 積層型集積回路パッケージ
KR20060064518A (ko) 반도체적층모듈과 그 제조방법
US20020084522A1 (en) Semiconductor device using interposer substrate and manufacturing method therefor
JP2009246258A (ja) 半導体装置および製造方法
JP2002033558A (ja) 回路基板とその製造方法
US6339875B1 (en) Method for removing heat from an integrated circuit
EP1220310A1 (en) Semiconductor wafer with anisotropic conductor film, and method of manufacture thereof
TW201826451A (zh) 半導體裝置及其製造方法
KR101167429B1 (ko) 반도체 패키지의 제조방법
JP2000286293A (ja) 半導体装置および半導体素子実装用回路基板
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2001223240A (ja) 半導体装置
JP3040979B1 (ja) 配線基板及び補強板
JP2001217359A (ja) 放熱用フィン及びその製造方法並びに半導体装置
JP2001110477A (ja) 異方導電性フィルム付き半導体ウエハ及びその製造方法
JP4457943B2 (ja) 配線基板、及び配線基板の製造方法
JP2000067200A (ja) Icカード
JP2004087657A (ja) Tabテープ及びその製造方法並びにそれを用いた半導体装置
CN113257766A (zh) 半导体装置及其制造方法
JPH10284651A (ja) 放熱シート及びその製造方法
JPH05243418A (ja) プラスチックpga型半導体装置
JP2001085575A (ja) 異方導電性フィルム付き半導体ウエハの製造方法