JP2009246258A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP2009246258A
JP2009246258A JP2008093459A JP2008093459A JP2009246258A JP 2009246258 A JP2009246258 A JP 2009246258A JP 2008093459 A JP2008093459 A JP 2008093459A JP 2008093459 A JP2008093459 A JP 2008093459A JP 2009246258 A JP2009246258 A JP 2009246258A
Authority
JP
Japan
Prior art keywords
semiconductor device
interlayer sheet
substrate
interlayer
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008093459A
Other languages
English (en)
Inventor
Isao Sugaya
功 菅谷
Yusuke Taki
優介 瀧
Giichi Aoki
義一 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2008093459A priority Critical patent/JP2009246258A/ja
Publication of JP2009246258A publication Critical patent/JP2009246258A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

【課題】放熱特性に優れた積層型の半導体装置。
【解決手段】電気的なを入出力を行うための端子を表面に有する複数の基板と、基板を相互に接着する樹脂母材および樹脂母材よりも高い熱伝導性を有する熱伝導材料を含む層間シートと、を厚さ方向に積層してなる。層間シートは、樹脂母材よりも熱伝導性が高い熱伝導材料を、基板に接触させることなく埋設された熱伝導領域を含んでもよい。また、高熱伝導材料は、金属またはカーボンナノチューブを含んでもよい。
【選択図】図2

Description

本発明は、半導体装置および製造方法に関する。より詳細には、ウエハ等の基板を積層して形成された立体的な構造を有する積層型の半導体装置と、当該半導体装置を製造する製造方法とに関する。
各々に素子および回路が形成された基板を複数積層した積層型の半導体装置がある(特許文献1参照)積層型の半導体装置は、立体的な構造を採ることにより、実装面積を拡大することなく実効的な実装密度を向上させることができる。また、積層された基板相互の配線を短縮できるので、動作速度の向上にも寄与するといわれている。
特開平11−261000号公報
しかしながら、立体的な実装密度が高くなった場合、発熱源としての回路または素子の密度も高くなる。このため、積層構造の内部には熱分布が生じやすくなり、動作の安定性にも分布が生じがちになる。即ち、積層型半導体装置の安定した動作には、効率の高い放熱構造が求められる。
そこで、上記課題を解決すべく、本発明の第1の形態として、電気的な入出力を行うための端子を表面に有する複数の基板と、基板を相互に接着する樹脂母材および樹脂母材よりも高い熱伝導性を有する熱伝導材料を含む層間シートと、を厚さ方向に積層してなる半導体装置が提供される。
また、本発明の第2の形態として、電気的な入出力を行うための端子を表面に有する複数の基板を用意する段階と、樹脂母材および樹脂母材よりも高い熱伝導性を有する熱伝導材料を各々が含む複数の層間シートを用意する段階と、基板および層間シートを交互に積層する段階と、層間シートの表面を複数の基板のいずれかに接着する段階とを含む半導体装置の製造方法が提供される。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決に必須であるとは限らない。
図1は、積層型半導体装置100の構造を模式的に示す分解斜視図である。図示のように、積層型半導体装置100は、交互に積層されたダイ110および層間シート120を有する。
ダイ110は、基板112およびその表面に形成された複数のパッド114を有する。基板112の表面には、パッド114の他に、素子、配線等を含む回路が形成されるが、その表面は絶縁される。従って、ダイ110は、パッド114を介して外部に電気的に接続され、電気信号、電力、接地等が入出力される。なお、パッド114は、基板112を表裏にわたって貫通して形成されたビアの端面である場合もある。
一方、層間シート120は、樹脂層122と、樹脂層122の一部に形成された導電領域124とを有する。樹脂層122は、非導電性の樹脂により形成される。導電領域124は、樹脂層122の材料に、金属等の導電材料を高濃度に分散して形成され、層間シート120の表裏にわたって形成される。
なお、樹脂層122を形成する材料としては、不飽和ポリエステル等の熱硬化性樹脂を使用できる。また、エポキシ樹脂、ポリアミド樹脂、フェノール樹脂等を使用することもできる。更に、メチルメタアクリレート等の熱可塑性樹脂を用いることもできる。
このように、層間シート120は、パッド114に対応する位置に導電領域124を有してよい。これにより、例えば互いに隣接して配置された二つのダイ110のうち一方のダイ110の各パッド114から他方のダイ110の各パッド114に電気信号を入力する場合、ダイ110相互のパッド114間に最短距離で信号経路を形成できるので、積層型半導体装置100の動作速度を向上させることができる。
なお、図示の例では、パッド114および導電領域124が規則的なマトリックス状に配されているが、パッド114および導電領域124はこれに限定されるものではない。ただし、互いに隣接するダイ110および層間シート120の間では、パッド114および導電領域124は互いに対応する位置に配される。これにより、ダイ110および層間シート120を積層した場合に、パッド114および導電領域124は相互に接して、電気的に導通する。
このように、導電領域124は、層間シート120に設けた導電材料含む領域であってもよい。これにより、ダイ110上に形成された多数のパッド114を一括して接続できる。また、層間シート120により層間の電気的接続が形成されるので、パッド114を含む個々のダイ110の表面を平坦することができる。
図2は、積層型半導体装置100の構造を示す断面図である。同図に示すように、積層型半導体装置100は、交互に積層されたダイ110および層間シート120を含み、実装基板130の表面に実装される。
ダイ110は、パッド114が形成された領域に、基板112を表裏にわたって貫通して形成されたビアを有する。また、層間シート120に形成された導電領域124は、パッド114と同じ位置に配され、パッド114に接している。
これにより、パッド114および導電領域124が連結されて、全体の最上面から最下面まで電気的な経路が形成される。これにより、積層型半導体装置100は、全体として大規模な半導体回路を形成する。
更に、層間シート120の各々は、樹脂層122の内部に埋設された、熱伝導領域126を有する。熱伝導領域126は、樹脂層122の材料に、当該樹脂層122を形成する樹脂よりも熱伝導性の高い金属、カーボンナノチューブ等を分散させて形成される。
これにより、熱伝導領域126は、樹脂層122を形成する樹脂よりも高い熱伝導性を有する。また、熱伝導領域126を含む層間シート120全体も、樹脂層122よりも高い熱伝導性を有するので、ダイ110の各々で発生した熱を効率よく伝播させる。このように、高熱伝導材料は、樹脂と、樹脂に分散された金属またはカーボンナノチューブとを含んでもよい。これにより、樹脂シートの熱伝導性を向上させることができる。
なお、熱伝導領域126は、厚さ方向について、層間シート120の樹脂層122の内部に埋設されている。従って、熱伝導領域126は、層間シート120の表面に露出しない。これにより、金属等の導電性材料を高密度に分散させて熱伝導領域126を形成した場合も、ダイ110の各々の回路を短絡させることが防止される。一方、相互に連続しない程度の密度であれば、金属等の導電性材料であっても、層間シート120全体に分散させることができる。これにより、層間シート120全体としての熱伝導性を向上される。
また、層間シート120の各々の外周部において、熱伝導領域126は、層間シート120の側面まで延在して露出する。これにより、熱伝導領域126に伝播した熱は、積層型半導体装置100の側面から効率よく放散される。
このように、層間シート120は、樹脂層122よりも熱伝導性が高い熱伝導材料を、ダイ110に接触させることなく埋設された熱伝導領域126を含んでもよい。これにより、層間シート120の絶縁性を低下させることなく、層間シート120全体の熱伝導性を向上させることができる。
同様の理由で、熱伝導領域126は、層間シート120の面方向についても、導電領域124から離間して形成される。これにより金属等の導電性材料を用いて熱伝導領域126を形成した場合も、導電領域124を相互に短絡させることがない。
こうして、電気的な入出力を行うためのパッド114を表面に有する複数のダイ110と、熱伝導性が樹脂層122よりも高い熱伝導領域126を有して、表面および裏面を複数のダイ110のいずれかに接着された層間シート120とを厚さ方向に積層してなる積層型半導体装置100が形成される。これにより、ダイ110相互の間が熱伝導性の高い層間シート120により結合されるので、積層型半導体装置100全体の熱伝導性が高くなる。従って、積層型半導体装置100の内部における熱分布が迅速に緩和されると共に、外部への放熱性も高くなる。
図3は、層間シート120の構造と製造方法を示す分解斜視図である。同図に示すように、層間シート120は、3層の樹脂フィルム121、123、125を積層して形成される。
上層および下層の樹脂フィルム121、125は、それぞれ、ダイ110のパッド114に対応する位置に導電領域124を有する。導電領域124は、樹脂フィルム121、125の表裏にわたって電気信号の導通が可能である。
内層の樹脂フィルム123は、導電領域124および熱伝導領域126を含む。導電領域124は、ダイ110のパッド114に対応する位置に配置され、樹脂フィルム121、125の表裏にわたって電気信号の導通が可能である。熱伝導領域126は、導電領域124から離間しつつ、樹脂フィルム123の全面に分布する。
上記のような樹脂フィルム121、123、125を積層することにより、図2に示した層構造を有する層間シート120が形成される。ただし、層間シート120の構造および製造方法が上記のようなラミネート構造に限定されるわけではない。
図4は、積層型半導体装置100の製造方法のひとつを説明する図である。同図に示すように、複数のダイ110および層間シート120が個別に用意される。ダイ110は、例えばウェハプロセスにより製造された半導体チップであり得る。層間シート120は、ダイ110におけるパッド114の配置に応じて調製される。
積層型半導体装置100は、ダイ110および層間シート120を交互に積み重ねた後に、例えば、加熱しつつ加圧するホットプレスにより相互に接着される。こうして、図2に示した層構造を有する積層型半導体装置100が完成する。
なお、ダイ110および層間シート120の接着は、層間シート120自体の樹脂層122を、加熱あるいは溶剤の塗布により溶融あるいは軟化させる方法の他、いずれかの表面に接着剤を塗布する方法によってもよい。
こうして、電気的な入出力を行うためのパッド114を表面に有する複数のダイ110を用意する段階と、樹脂層122よりも高い熱伝導性を有する複数の層間シート120を用意する段階と、ダイ110および層間シート120を交互に積層する段階と、層間シート120の表面および裏面を複数のダイ110のいずれかに接着する段階とを含む積層型半導体装置100の製造方法が実行される。これにより、均熱性および放熱性に優れた積層型半導体装置100を製造できる。また、接着材を塗布または注入する場合と異なり、厚さが管理された層間シート120を用いてダイ110を接合するので、積層型半導体装置100の内部に気泡、空房等が発生することが防止される。
図5は、層間シート120の他の形態を示す断面図である。なお、以下に説明する部分を除くと、この層間シート120は、図4までに示した層間シート120と共通の構造を有する。そこで、同じ構成要素には同じ参照番号を付して重複する説明を省く。
この層間シート120において、導電領域124は、その上面および下面において、樹脂層122の表面から隆起する。このように、導電領域124の厚さが、層間シート120における他の領域の厚さよりも厚い形状により、層間シート120をダイ110と積層した場合に、ダイ110のパッド114と導電領域124が強く押しつけられ、接触抵抗が低下する。
なお、このような用途に鑑みて、導電領域124に弾性を有する材料を用いてもよい。これにより、導電領域およびパッド114が良好に接触すると共に、厚い導電領域がダイ110および層間シート120の密着を妨げることがない。
このように、導電領域124は、層間シート120における他の領域によりも厚くてもよい。これにより、ダイ110のパッド114に対して導電領域124が強く押しつけられ、良好な電気的接続が形成される。
図6は、積層型半導体装置100の他の製造方法における中間段階を示す図である。この図においても、他の図と同じ構成要素には同じ参照番号を付して重複する説明を省く。
図示のように、この製造方法においては、ダイ110および層間シート120を積み重ねる段階に先立って、各々ひとつのダイ110および層間シート120を接着してダイシート複合体140を形成する段階が設けられる。ダイシート複合体140は、各々が、導電領域124および熱伝導領域126を有すると共に、接着材となる樹脂層122も有する。従って、所要枚数のダイシート複合体140を積層することにより、求められた仕様に応じた積層型半導体装置100を製造できる。
このように、ダイ110および層間シート120を交互に積層する段階は、ダイ110のひとつに層間シート120のひとつを積層して、ダイシート複合体140を形成する手順と、ダイシート複合体140を積層する手順とを含んでもよい。これにより、薄い層間シート120をダイ110と共に取り扱うことができるので、ダイシート複合体140を積層する場合の位置合わせ等の作業が容易になる。
図7は、積層型半導体装置100の他の構造を模式的に示す分解斜視図である。図示のように、積層型半導体装置100は、交互に積層されたダイ110および層間シート120を有する。
ダイ110は、基板112およびその表面に形成された複数のパッド114を有する。基板112の表面には、パッド114の他に、素子、配線等を含む回路が形成されるが、その表面は絶縁される。従って、ダイ110は、パッド114を介して外部に電気的に接続される。また、パッド114は、基板112の表面から突出して形成される。
一方、層間シート120は、樹脂層122と、樹脂層122の一部に形成された貫通穴128とを有する。即ち、この層間シート120には、導電領域124は設けられていない。
図8は、図7に示した積層型半導体装置100の構造を示す断面図である。同図に示すように、積層型半導体装置100は、交互に積層されたダイ110および層間シート120を含む。
ダイ110は、パッド114が形成された領域に、基板112を表裏にわたって貫通して形成されたビアを有する。パッド114のうち、基板112から突出した部分は、層間シート120の貫通穴128に入り込んで、層間シート120に隣接するダイ110のパッド114に当接する。
これにより、ダイ110のパッド114が相互に連結されて、積層型半導体装置100全体を貫通する電気的経路が形成される。パッド114を、例えば金属により形成することにより、電気的経路は良好な特性を有する。
このように、パッド114は、ダイ110から突出して形成され、層間シート120は、隣接するダイ110から突出した一対のパッド114を相互に当接させる貫通穴128を有してもよい。これにより、ダイ110相互のパッド114を直接に接合できるので、良好な電気的接続が得られる。
図9は、更に他の構造を有する積層型半導体装置100の構造を示す断面図である。同図に示すように、積層型半導体装置100は、交互に積層されたダイ110、111および層間シート120を含む。
ダイ110は、パッド114が形成された領域に、基板112を表裏にわたって貫通して形成されたビアを有する。ダイ111は、少なくとも上面に、ダイ111と同じ配置のパッド114を有する。また、ダイ110、111は、パッド114とは別の領域に、基板112を表裏にわたって貫通するサーマルビア119を有する。
層間シート120は、パッド114と同じ位置に配されて、パッド114に接した導電領域124を有する。また、層間シート120は、サーマルビア119と同じ位置に配されて、樹脂層122を表裏に貫通する熱伝導領域129を有する。熱伝導領域129は、層間シート120に埋設された熱伝導領域126と連続している。
これにより、パッド114および導電領域124により形成された電気的経路と、サーマルビア119および熱伝導領域126、129により形成された熱的経路とが、積層型半導体装置100全体を貫通して形成される。従って、内部の熱を効率よく伝播させて、積層型半導体装置100に形成される熱分布を効率よく緩和できる。
積層型半導体装置100は、実装基板130に実装した場合に、ヒートシンク150を積装着してもよい。ヒートシンク150は、上面の他、側面まで回り込んで積層型半導体装置100に対する接触面積を広げてもよい。また、サーマルビア119または熱伝導領域126、129をヒートシンク150の底面に密着させることにより、積層型半導体装置100の内部で発生した熱を効率よく外部に放散させることができる。
なお、ダイ111は、例えばMPU、CPU等と呼ばれるプロセッサであり、多くの場合、実装基板130の直近に実装される。この種のダイ111は、大きな熱源のひとつでもある。一方、ダイ110は、例えば記憶装置であり得、複数のダイ110により3D−DRAMを形成して外部キャッシュ、共通キャッシュ等として使用できる。このように、積層型半導体装置100は、互いに種類の異なるダイ110、111を混在させて形成することもできる。
図10は、また更に他の構造を有する積層型半導体装置100の構造を示す断面図である。同図に示すように、この積層型半導体装置100は、図2に示した構造に加えて、積層型半導体装置100全体を縦に貫通するサーマルビア160を有する。サーマルビア160は、ダイ110および層間シート120を積層して接着した後、積層型半導体装置100全体を貫通して形成された貫通穴を金属等により埋めて形成される。
サーマルビア160は、ダイ110に形成された回路および層間シート120の導電領域124には接していない。しかしながら、サーマルビア160は、層間シート120の熱伝導領域126に接している。このような構造により、積層型半導体装置100の内部で発生した熱を、熱伝導領域126およびサーマルビア160を介して効率よく拡散させることができる。
更に、積層型半導体装置100を実装基板130に実装した場合に、実装基板130と反対の側にヒートシンク150を設けてもよい。サーマルビアの一端をヒートシンク150に当接させることにより、積層型半導体装置100で発生した熱を効率よく外部に放散させることができる。
このように、ダイ110および層間シート120を厚さ方向に貫通した、樹脂層122よりも熱伝導性の高いサーマルビア160と、サーマルビア160に接触し且つ前記ダイ110に接することなく層間シート120に埋設された樹脂層122よりも熱伝導性が高い熱伝導材料を含む熱伝導領域126を有してもよい。これにより、サーマルビア160を介して、積層型半導体装置100内部の熱を更に効率よく拡散させ、且つ、放熱することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。また、上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。更に、その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
積層型半導体装置100の構造を模式的に示す分解斜視図である。 積層型半導体装置100の構造を示す断面図である。 層間シート120の製造方法を説明する分解斜視図である。 積層型半導体装置100の製造方法を説明する図である。 層間シート120の他の形態を示す断面図である。 積層型半導体装置100の他の製造方法における中間段階を示す図である。 積層型半導体装置100の他の構造を模式的に示す分解斜視図である。 他の構造を有する積層型半導体装置100の構造を示す断面図である。 更に他の構造を有する積層型半導体装置100の構造を示す断面図である。 また更に他の構造を有する積層型半導体装置100の構造を示す断面図である。
符号の説明
100 積層型半導体装置、110、111 ダイ、 112 基板、114 パッド、119、160 サーマルビア、120 層間シート、121、123、125 樹脂フィルム、122 樹脂層、124 導電領域、126、129 熱伝導領域、128 貫通穴、130 実装基板、140 ダイシート複合体、150 ヒートシンク

Claims (10)

  1. 電気的な入出力を行うための端子を表面に有する複数の基板と、
    前記基板を相互に接着する樹脂母材および前記樹脂母材よりも高い熱伝導性を有する熱伝導材料を含む層間シートと、
    を厚さ方向に積層してなる半導体装置。
  2. 前記熱伝導材料は、前記基板に接触することなく前記樹脂母材に埋設される請求項1に記載の半導体装置。
  3. 前記熱伝導材料は、金属またはカーボンナノチューブを含む請求項1または請求項2に記載の半導体装置。
  4. 前記層間シートは、前記端子に対応する位置に導電領域を有する請求項1から請求項3までのいずれか1項に記載の半導体装置。
  5. 前記導電領域は、前記層間シートに設けた導電材料を含む領域である請求項4に記載の半導体装置。
  6. 前記導電領域の厚さは、前記層間シートにおける他の領域の厚さよりも厚い請求項5に記載の半導体装置。
  7. 前記端子は、前記基板から突出して形成され、
    前記層間シートは、隣接する基板から突出した一対の前記端子を相互に当接させる貫通穴を有する請求項1から請求項3までのいずれか1項に記載の半導体装置。
  8. 前記基板および前記層間シートを厚さ方向に貫通した、前記樹脂母材よりも熱伝導性の高いサーマルビアと、
    前記サーマルビアに接触し且つ前記基板に接することなく、前記層間シートに埋設された前記樹脂母材よりも熱伝導性が高い熱伝導材料を含む熱伝導領域を有する
    請求項1から請求項7までのいずれか1項に記載の半導体装置。
  9. 電気的な入出力を行うための端子を表面に有する複数の基板を用意する段階と、
    樹脂母材および前記樹脂母材よりも高い熱伝導性を有する熱伝導材料を各々が含む複数の層間シートを用意する段階と、
    前記基板および前記層間シートを交互に積層する段階と、
    前記層間シートの表面を前記複数の基板のいずれかに接着する段階と
    を含む半導体装置の製造方法。
  10. 前記基板および前記層間シートを交互に積層する段階は、
    前記基板のひとつに前記層間シートのひとつを積層して、基板シート複合体を形成する手順と、
    前記基板シート複合体を積層する手順と
    を含む請求項9に記載の製造方法。
JP2008093459A 2008-03-31 2008-03-31 半導体装置および製造方法 Pending JP2009246258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008093459A JP2009246258A (ja) 2008-03-31 2008-03-31 半導体装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008093459A JP2009246258A (ja) 2008-03-31 2008-03-31 半導体装置および製造方法

Publications (1)

Publication Number Publication Date
JP2009246258A true JP2009246258A (ja) 2009-10-22

Family

ID=41307807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008093459A Pending JP2009246258A (ja) 2008-03-31 2008-03-31 半導体装置および製造方法

Country Status (1)

Country Link
JP (1) JP2009246258A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050259A (ja) * 2008-08-21 2010-03-04 Zycube:Kk 3次元積層半導体装置
WO2011145159A1 (ja) * 2010-05-17 2011-11-24 パナソニック株式会社 半導体装置及びその製造方法
JP2012028771A (ja) * 2010-07-20 2012-02-09 Lsi Corp 積層状の相互接続ヒートシンク
CN102610604A (zh) * 2011-01-20 2012-07-25 国际商业机器公司 具有限定的热流的集成器件及其制造方法
WO2013014542A1 (en) * 2011-07-22 2013-01-31 International Business Machines Corporation A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
US8431048B2 (en) 2010-07-23 2013-04-30 International Business Machines Corporation Method and system for alignment of graphite nanofibers for enhanced thermal interface material performance
JP2013521661A (ja) * 2010-03-03 2013-06-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド プロセス均一性及び熱消散を改善するダミーtsv(スルーシリコンビア)
KR20140088183A (ko) * 2011-11-14 2014-07-09 마이크론 테크놀로지, 인크. 열적 관리가 강화된 반도체 다이 어셈블리, 그것을 포함하는 반도체 디바이스 및 관련 방법
JP2014523141A (ja) * 2011-07-11 2014-09-08 日本テキサス・インスツルメンツ株式会社 ダイ上の開ウィンドウを有するヒートスプレッダを備えた基板上のダイを含む電子的アッセンブリ
JP2015124740A (ja) * 2013-12-27 2015-07-06 パナソニックIpマネジメント株式会社 圧縮機用電子回路装置
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
JP2017058225A (ja) * 2015-09-16 2017-03-23 株式会社東芝 欠陥検出装置、欠陥検出方法およびプログラム

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050259A (ja) * 2008-08-21 2010-03-04 Zycube:Kk 3次元積層半導体装置
JP2013521661A (ja) * 2010-03-03 2013-06-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド プロセス均一性及び熱消散を改善するダミーtsv(スルーシリコンビア)
TWI562277B (en) * 2010-03-03 2016-12-11 Ati Technologies Ulc Integrated circuit having a plurality of device layers, fabrication method thereof and method of forming an integrated circuit for use in assembling a muti-chip stack
US10181454B2 (en) 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
US11222869B2 (en) 2010-03-03 2022-01-11 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
WO2011145159A1 (ja) * 2010-05-17 2011-11-24 パナソニック株式会社 半導体装置及びその製造方法
EP3651194A1 (en) * 2010-07-20 2020-05-13 LSI Corporation Heat spreader for attaching to a substrate in an electronic device forming a stacked interconnect heat sink
KR101795047B1 (ko) * 2010-07-20 2017-11-07 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 적층형 상호접속 열 싱크
JP2012028771A (ja) * 2010-07-20 2012-02-09 Lsi Corp 積層状の相互接続ヒートシンク
EP2410563B1 (en) * 2010-07-20 2020-04-15 LSI Corporation Stacked interconnect heat sink
US8431048B2 (en) 2010-07-23 2013-04-30 International Business Machines Corporation Method and system for alignment of graphite nanofibers for enhanced thermal interface material performance
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
US9406563B2 (en) 2011-01-20 2016-08-02 International Business Machines Corporation Integrated device with defined heat flow
US8878071B2 (en) 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
CN102610604A (zh) * 2011-01-20 2012-07-25 国际商业机器公司 具有限定的热流的集成器件及其制造方法
JP2014523141A (ja) * 2011-07-11 2014-09-08 日本テキサス・インスツルメンツ株式会社 ダイ上の開ウィンドウを有するヒートスプレッダを備えた基板上のダイを含む電子的アッセンブリ
GB2506534B (en) * 2011-07-22 2015-05-06 Ibm A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
WO2013014542A1 (en) * 2011-07-22 2013-01-31 International Business Machines Corporation A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
GB2506534A (en) * 2011-07-22 2014-04-02 Ibm A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
CN103748681B (zh) * 2011-07-22 2016-10-26 国际商业机器公司 在3d芯片堆叠中所用热界面材料中处理水平排列石墨纳米纤维的系统和方法
US9257359B2 (en) 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
CN103748681A (zh) * 2011-07-22 2014-04-23 国际商业机器公司 在3d芯片堆叠中所用热界面材料中处理水平排列石墨纳米纤维的系统和方法
KR101661041B1 (ko) 2011-11-14 2016-10-10 마이크론 테크놀로지, 인크. 열적 관리가 강화된 반도체 다이 어셈블리, 그것을 포함하는 반도체 디바이스 및 관련 방법
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
JP2014533440A (ja) * 2011-11-14 2014-12-11 マイクロン テクノロジー, インク. 温度管理強化型半導体ダイアセンブリ、それを含む半導体デバイスおよび関連方法
CN103975428A (zh) * 2011-11-14 2014-08-06 美光科技公司 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
KR20140088183A (ko) * 2011-11-14 2014-07-09 마이크론 테크놀로지, 인크. 열적 관리가 강화된 반도체 다이 어셈블리, 그것을 포함하는 반도체 디바이스 및 관련 방법
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
US9406651B2 (en) 2013-07-08 2016-08-02 Globalfoundries Inc. Chip stack with oleic acid-aligned nanotubes in thermal interface material
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
JP2015124740A (ja) * 2013-12-27 2015-07-06 パナソニックIpマネジメント株式会社 圧縮機用電子回路装置
JP2017058225A (ja) * 2015-09-16 2017-03-23 株式会社東芝 欠陥検出装置、欠陥検出方法およびプログラム

Similar Documents

Publication Publication Date Title
JP2009246258A (ja) 半導体装置および製造方法
US10607957B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP2010205772A (ja) Ic搭載基板、プリント配線板、及び製造方法
KR20110033632A (ko) 리지드-플렉서블 회로기판 및 그 제조방법
JP2004158545A (ja) 多層基板及びその製造方法
JP2006332449A (ja) 多層プリント配線板及びその製造方法
JP2014165486A (ja) パワーデバイスモジュールとその製造方法
JP2010073851A (ja) 半導体装置
JP2012074497A (ja) 回路基板
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
JP2013008749A (ja) 半導体装置及びその製造方法
JP6031642B2 (ja) パワーモジュールとその製造方法
JP2006237517A (ja) 回路装置およびその製造方法
JP2014086535A (ja) 多層基板の放熱構造およびその製造方法
WO2012172937A1 (ja) 配線体及び配線体の製造方法
JP2012248568A (ja) 放熱基板及びその製造方法、半導体モジュール
JP2007214492A (ja) 絶縁伝熱構造体及びパワーモジュール用基板並びに絶縁伝熱構造体の製造方法
JP2010245400A (ja) 複合積層板及びその製造方法
JP2008118155A (ja) 半導体装置用パッケージ
JP2006294749A (ja) 高放熱回路基板およびその製造方法
JP2012134204A (ja) Ledパッケージの製造方法
JP5840933B2 (ja) 半導体装置
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리