KR101795047B1 - 적층형 상호접속 열 싱크 - Google Patents

적층형 상호접속 열 싱크 Download PDF

Info

Publication number
KR101795047B1
KR101795047B1 KR1020110071262A KR20110071262A KR101795047B1 KR 101795047 B1 KR101795047 B1 KR 101795047B1 KR 1020110071262 A KR1020110071262 A KR 1020110071262A KR 20110071262 A KR20110071262 A KR 20110071262A KR 101795047 B1 KR101795047 B1 KR 101795047B1
Authority
KR
South Korea
Prior art keywords
substrate
heat spreader
thermally conductive
conductive core
heat
Prior art date
Application number
KR1020110071262A
Other languages
English (en)
Other versions
KR20120018713A (ko
Inventor
마크 에이. 바슈만
존 더블유. 오센바흐
사일레시 엠. 머천트
Original Assignee
아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 filed Critical 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Publication of KR20120018713A publication Critical patent/KR20120018713A/ko
Application granted granted Critical
Publication of KR101795047B1 publication Critical patent/KR101795047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

전자 디바이스는 집적 회로 및 열 확산기를 포함한다. 집적 회로는 내부에 위치된 액티브 비아(active via)를 갖는 기판을 포함한다. 열 확산기는 열 전도성 코어를 포함한다. 액티브 비아는 열 전도성 코어를 통과하는 대응 열 확산기 비아에 접속된다.

Description

적층형 상호접속 열 싱크{STACKED INTERCONNECT HEAT SINK}
본 출원은 일반적으로, 전자 디바이스에 관한 것으로, 더욱 구체적으로는, 그 전자 디바이스로부터의 열 추출에 관한 것이다.
전자 디바이스들로부터의 열 추출은 전자 시스템 설계의 본질적 양태를 유지한다. 이러한 디바이스들의 집적 밀도의 증가는 전력 밀도, 예를 들어, 전자 디바이스의 단위 면적 당 방출된 전력의 양을 점진적으로 증가시켰다. 상호접속 트레이스들(interconnect traces)(금속 라인들)의 수축 치수들은, 온도-활성화 일렉트로마이그레이션(temperature-activated electromigration)과 같은 효과로 인해 고온에 대한 더 큰 감도를 초래한다.
이러한 요인들의 조합은 전자 디바이스 및 시스템 제조자들로서는 열 관련 시스템 설계 문제들에 대한 주목을 증가시켰다. 그러나, 이러한 주목은 모든 설계 컨텍스트들에서 열 관련 문제들을 완화하는데 충분하지 않았다.
일 양태는, 집적 회로 및 열 확산기를 포함하는 전자 디바이스를 제공한다. 집적 회로는 그 내부에 위치된 액티브 비아(active via)를 갖는 기판을 포함한다. 열 확산기는 열 전도성 코어를 포함한다. 액티브 비아는 열 전도성 코어를 통과하는 대응 열 확산기 비아에 전기적 전도성으로 접속된다.
다른 양태는, 집적 회로 기판에 부착되도록 구성되는 열 확산기를 제공한다. 열 확산기는 열 전도성 코어 및 그 열 전도성 코어를 통과하는 열 확산기 비아를 포함한다. 열 전도성 코어의 접속점이 집적 회로 기판 플러그에 땜납 접속을 형성하도록 구성된다.
또 다른 양태는, 전자 디바이스를 형성하는 방법을 제공한다. 이 방법은 기판을 갖는 집적 회로를 제공하는 단계를 포함한다. 액티브 비아가 기판 내에 위치된다. 액티브 비아는 열 확산기의 열 전도성 코어를 통과하는 대응 열 확산기 비아에 접속된다.
도 1은 3-D 디바이스 스택(stack)에서 2개의 집적 회로 사이에 위치된 열 확산기를 포함하는 본원의 전자 디바이스를 예시하는 도면.
도 2a 내지 도 2d는 본원의 열 확산기, 예를 들어, 도 1의 열 확산기(160)의 다양한 실시예들을 예시하는 도면.
도 3a 내지 도 3d는 집적 회로의 대응하는 방열 패턴(heat dissipation pattern)들에 대한 집적 회로 기판에서의 기판 플러그들의 다양한 구성들을 예시하는 도면.
도 4a 내지 도 4i는 본원의 열 확산기, 예를 들어, 도 1의 열 확산기(160)를 형성하는 방법을 예시하는 도면.
도 5a 및 도 5b는 본원의 전자 디바이스, 예를 들어, 도 1의 전자 디바이스를 형성하는 방법을 예시하는 도면.
이제, 첨부한 도면들과 함께 취해진 아래의 설명을 참조한다.
증가하는 주목을 수용하는 열 추출의 일 영역은 3-차원(3D) 패키징(packaging)이다. 이러한 애플리케이션들에서, 2개의 이상의 집적 회로(IC)들이 수직 디바이스 스택에 집적될 수도 있고 공통 패키지에 배치될 수도 있다. 여기서, 디바이스 스택은 적어도 제 1 및 제 2 전자 디바이스들, 예를 들어, IC들의 어셈블리(assembly)이고, 여기서, 제 2 IC가 패키지 기판상에 위치되며, 제 1 IC가 제 2 IC와 패키지 기판 사이에 위치된다. 이러한 디바이스는 예를 들어, 플립 칩, 볼 그리드 어레이(ball-grid array) 및 관통-실리콘 비아(through-silicon via) 프로세스들을 포함할 수도 있다.
상이한 다이(die)상에 상주하는 전자 디바이스들을 집적하는 공간-효율적 수단을 제공하지만, 3D 패키징은 패키징된 디바이스의 동작 또는 신뢰도가 손상될 수도 있는 온도를 초과하는 것을 회피하기 위해 수직 스택으로부터 방출된 열을 추출할 필요성에 의해 몇몇 경우에서는 복잡해질 수도 있다. 만약 있더라도, 점점 더 적극적인 패키징 솔루션들을 고려하는 시스템 설계자들에 의해 요구되는 전력 방출을 제공하는 종래의 프로세스 기술에 의해 몇몇 솔루션들이 제공된다.
본원은, 집적 회로 스택에서 열 방출에 관한 악영향이 그로부터 열을 추출하기 위해 스택에 신규한 열 확산기를 도입함으로써 완화될 수도 있다는 인식에 의해 이점을 얻는다. 신규한 전자 디바이스 아키텍처가 IC 스택에서 2개의 집적 회로들 사이에 구성된 열 확산기를 포함한다. 열 확산기를 통하는 비아 경로들은, 신호가 집적 회로들 사이를 통과할 수 있게 한다. 열 확산기는 스택의 내부로부터 디바이스 패키지, 열전기 냉각기, 열 싱크 또는 시스템 기판(인쇄 회로 보드)와 같은 임의의 많은 가능한 열 방출 경로들로 열을 분로(shunt)할 수도 있어서, 스택의 동작 온도를 감소시킨다.
도 1로 가서, 기판(109)상의 수직 적층형 구성에 제 1 IC(103) 및 제 2 IC(106)를 포함하는 본원의 전자 디바이스(100)가 예시된다. 논의를 위해, "수직"은 마크된 바와 같이 도 1의 y-축에 대해 평행, 예를 들어, 기판(109)의 면에 대해 거의 수직인 방향이다. 디바이스(100) 외부의 기준에 대한 배향이 용어들 수직 및 수평에 의해 반드시 암시되지 않는다. 디바이스(100)는 본원의 범위내의 다양한 실시예들의 예시이며, 본원의 범위를 제한하는 것으로 의도되지 않는다. 당업자는, 다른 실시예들이 제한없이, 다수의 집적 회로들, 플라스틱 및 세라믹을 포함하는 상이한 패키지 타입들, 및 리드(lead)들을 갖는 패키지들과 같은 디바이스(100)에 대한 변형물들을 포함할 수도 있다는 것을 인식할 것이다.
기판(109)은 예시적으로, 코어(112) 및 신호 라우팅 층(115)들을 포함한다. 본원의 범위내의 실시예들은 임의의 특정한 타입의 기판(109)에 제한되지 않는다. 신호 라우팅 층(115)들은 다중의 신호 라우팅 서브층들을 포함할 수도 있다. 예시적으로, 종래의 볼-그리드-어레이(ball-grid-array)의 일부일 수도 있는 땜납 볼(118)들이 볼 패드(121)들에 부착된다. 땜납 볼(118)들은 디바이스(100)를 회로 보드(미도시)와 같은 전자 어셈블리에 부착하기 위해 사용된다. 기판(109) 및 그 위의 오버레잉 패키지 바디(124)는 볼-그리드-어레이(BGA), 캐비티-타입 BGA, 멀티-칩 모듈(MCM), 플라스틱 리드 칩 캐리어(plastic leaded chip carrier; PLCC) 및 세라믹 리드 칩 캐리어와 같은 임의의 종래 또는 장래 개발 타입일 수도 있는 패키지를 형성한다. 선택적으로, 열 싱크(127)가 패키지 바디(124)에 열적으로 접속될 수도 있다. 핀형(finned) 열 싱크로서 예시되지만, 열 싱크(127)는 사용되는 경우에, 열전기 모듈과 같은 액티브 디바이스를 포함하는 임의의 타입일 수도 있다.
IC(103)는 예시적으로, "플립-칩" 구성에서 기판(109)상에 위치된다. IC(103)와 기판(109) 사이에 위치된 종래의 땜납 볼(130)들은 기판(109)상에 위치된 땜납 패드(133)들 및 IC(103)상에 위치된 땜납 패드(136)들을 통해 그 사이에 전기적 및 기계적 접속을 형성한다. IC(103)는 기판(139) 및 상호접속 레벨(142)을 포함한다. 기판(139)은 예를 들어, 제품 웨이퍼로부터 절단된 Si 다이와 같은 반도체 기판을 포함할 수도 있다. 상호접속 레벨(142)은 기판(139)상에 트랜지스터들과 같은 전자 컴포넌트들 사이에 접속들을 제공하도록 배열된 하나 이상의 금속층들 및 하나 이상의 유전체층들을 포함할 수도 있다. 기판(139)은 상호접속 레벨(142)과 계면을 형성하는 전면(145), 및 대향하는 이면(148)을 갖는다. 신호들은 종래의 예시적인 상호접속 라인(154)을 경유하여 땜납 볼(130)들로부터 종래의 액티브 비아(151)로 라우팅된다.
액티브 비아(151)는 전력, 접지 또는 액티브 신호를 전도하도록 구성된 비아이다. 액티브 신호는 아날로그 및/또는 디지털 정보를 전달하고, 집적 회로의 액티브 회로에 의해 출력되는 신호이다. 액티브 회로는 로직 게이트들 및/또는 아날로그 회로들을 포함하고, 정보를 전달하기 위해 신호를 변경하도록 동작하는 회로이다.
열 확산기(160)가 IC(103)와 IC(106) 사이에 위치된다. 열 확산기(160)는 열 전도성 코어(163)를 포함한다. 여기에서 및 청구범위에서, 열전도성은 적어도 약 10 W/m·K의 열전도율을 갖는 것을 의미한다. 다양한 실시예들에서, 열 확산기(160)는 적층형 IC(103) 및 IC(106)로부터 열을 제거하여, IC들(103 및 106)중 하나 또는 양자의 동작 온도를 감소시키도록 구성된다. 열 전도성 코어(163)는 예를 들어, 금속, 세라믹 또는 복합물일 수도 있다. 금속이면, 열전도율은 바람직하게는 적어도 약 100 W/m·K이고, 더욱 바람직하게는 적어도 약 200 W/m·K이며, 가장 바람직하게는 적어도 약 400 W/m·K이다. 세라믹 또는 복합물이면, 열전도율은 바람직하게는 적어도 약 10 W/m·K이고, 더욱 바람직하게는 적어도 약 20 W/m·K이며, 가장 바람직하게는 적어도 약 100 W/m·K이다.
도 2a 내지 도 2d는 열 확산기(160)의 다양한 실시예들을 예시한다. 예시된 실시예들은 다른 실시예들을 배제하지 않고 본원의 범위내에 있다. 도 2a는 열 확산기(160A)가 전기적 절연성 또는 유전성 코어(205)를 포함하는 실시예를 예시한다. 일 양태에서, 이 코어(205)는 열 전도성이다. 전기적 절연성 및 열 전도성인 예시적인 재료들은, 예를 들어, 몇몇 세라믹들 및 몇몇 복합 재료들, 및 몇몇 유리들을 포함한다. 여기서, 세라믹 재료들은 Al2O3, BN, 및 SiC와 같은 세라믹으로서 일반적으로 설명되는 다양한 무기 화합물 뿐만 아니라 다이아몬드형 탄소(diamond-like carbon; DLC)를 포함한다. 복합 재료들은 예를 들어, 저절로 수지 또는 매트릭스(matrix) 보다 더 큰 열전도율을 부여하는 필러 입자들을 갖는 유기 또는 실리콘계 수지 또는 세라믹 매트릭스일 수도 있다. 열 전도성 코어(163)용으로 사용될 수도 있는 복합 재료들의 예시적인 예들이, Alpha Materials Inc., St. Paul MN, USA에 의해 제조된 적어도 약 200 W/m·K의 열전도율을 갖는 AlSiC 금속 복합 재료, 및 Cool Polymers, Inc, Warwick, RI, USA에 의해 제조된 약 10 W/m·K의 열전도율을 갖는 플라스틱 수지 복합물을 포함한다.
일 실시예에서, 열 확산기(160)는 마이크로채널 기판이다. 당업자는, 마이크로채널이 종래의 방법들을 사용하여 형성될 수도 있다는 것을 이해할 것이다. 물 또는 냉매와 같은 냉각재가 마이크로채널들을 통해 순환할 수도 있다. 제 1 IC(103) 및/또는 제 2 IC(106)로부터의 열이 냉각재로 전달될 수도 있어서, 디바이스(100)로부터의 열전달율을 증가시킨다. 그 후, 냉각재는 폐열을 버리기 위해 외부 열 교환기를 통해 순환할 수도 있다. 냉각재는 폐루프 또는 개방 루프에서 순환할 수도 있다.
도 2a를 계속 참조하면, 열 전도성 코어(205)는 제 1 주표면(major surface)(210) 및 대향하는 제 2 주표면(215)을 갖는다. 열 확산기 비아(220)가 열 전도성 코어(205)를 통과한다. "통과한다"는, 열 확산기 비아(220)가 제 1 주표면(210)에서 비아 표면(221) 및 제 2 주표면(215)에서 비아 표면(222)을 제공한다는 것을 의미한다. 일 양태에서, 열 확산기 비아(220)는 전기적 도전성이어서, 열 전도성 코어(163)를 통해 액티브 비아(151)에 의해 전달된 신호를 전도한다. 표면들(221, 222)은 땜납 접속, 예를 들어, 땜납 볼에 대한 접합을 형성할 수도 있다. 선택적으로, 계면층(225)이 표면들(221, 222) 중 하나 또는 양자상에 위치될 수도 있다. 계면층(225)은 Pd, Ni, Pt 또는 Au와 같은, 땜납 접속 금속화를 위해 종래에 사용된 하나 이상의 금속층들의 결합을 포함할 수도 있다.
하나 이상의 접속점(230)들이 코어(250)상에 위치될 수도 있다. 접속점(230)들은 IC(103) 및/또는 IC(106)와 코어(205) 사이에 땜납 접속을 형성하기 위한 수단을 제공하여서, 코어(205)에 대한 열 경로를 형성한다. 접속점(230)들은 예를 들어, 땜납 패드들로서 예시된다. 각 접속점(230)은 코어(205)에 금속 및 열 접속을 제공하기 위해 필요한 경우에 하나 이상의 화합물 및/또는 원소층들을 포함할 수도 있다. 이러한 층들은 제한없이, Pd, Ni, Pt 및 Au와 같은 금속층들, 및 TiN 및 TaN과 같은 화합물층들을 포함할 수도 있다. 선택적으로, 접속점(230)들의 접착을 강화하기 위해, 표면들(210, 215)은 그 표면들(210, 215)을 세정하고, 거칠기화(roughen)하거나 화학적으로 활성화하기 위해 플라즈마 프로세스로 처리될 수도 있다.
도 2b는 열 확산기(160B)의 실시예를 예시한다. 이러한 실시예에서, 열 확산기(160B)는 금속과 같은 전기적 전도성 재료로 형성되는 코어(235)를 포함한다. 코어(235)와 관련하여 본 명세서에서 사용되는 바와 같이, 전기적 전도성은, 다수의 열 확산기 비아(220)들을 통해 전도된 신호들이 IC(103)와 IC(106) 사이에서 정보를 정확하게 전달하기 위해 적절하게 분리되지 않는다는 점에서, 열 전도성 코어(163)의 전기 전도율(σ)이 충분히 높다는 것을 의미한다. 몇몇 경우에서, 예를 들어,
Figure 112016014712848-pat00001
이 전기적 전도성으로 고려된다. 코어(235)는 임의의 특정한 금속에 제한되지 않는다. 그러나, Ni, 황동, Zi, Al, Au, Cu 또는 Ag를 포함하거나 이들로부터 선택된 금속들이, 적어도 200 W/m·K의 열전도율을 갖기 때문에, 바람직하게 이용될 수도 있다. 몇몇 경우에서는, 구리가 400 W/m·K 보다 큰 열전도율을 갖기 때문에, 구리 코어(235)가 바람직할 수도 있다.
열 확산기 비아(220)와 코어(235) 사이에는 절연 슬리브(insulating sleeve)(240)가 위치될 수도 있다. 절연 슬리브(240)는 세라믹 또는 폴리머와 같은 임의의 적합한 절연체일 수도 있다. 절연 슬리브(240)는 사전형성되어, 코어(205)에 형성된 개구로 삽입될 수도 있거나, 이러한 개구의 측벽상에 형성될 수도 있다. 절연 슬리브(240)가 사전형성될 때, 열 확산기 비아(220)는 절연 슬리브(240)가 코어(235)내에 위치되기 이전 또는 이후에 절연 슬리브(240)내에 위치될 수도 있다. 하나의 예시적인 예에서, 절연 슬리브(240)가 먼저 와이어상에 형성될 수도 있고, 그 후, 코팅된 와이어가 코어(235)에 형성된 홀(hole)로 삽입되며, 그 후, 표면들(210, 215)과 같은 높이로 트림(trim)되어, 열 확산기 비아(220)를 형성한다. 다른 예시적인 예에서, 절연 재료가 화학적 기상 증착(CVD) 또는 표면 중합(예를 들어, 재료들의 파릴렌 패밀리)과 같은 등각 프로세스에 의해 개구내에 증착될 수도 있다. 그 후, 열 확산기 비아(220)는 전기도금 또는 무전해 증착 프로세스에 의해 절연된 홀내에 형성될 수도 있다.
선택적으로, 접속점(230)들, 예를 들어, 땜납 패드들은 전기적 전도성 코어(235)상에 형성될 수도 있다. 땜납 패드들이 접속점(230)들로서 사용될 때, 열 확산기(160B)에 대한 땜납 접속은 Au 또는 Pd와 같은 호환가능한 최상위 귀금속층을 선택함으로써 땜납 패드에 대한 땜납의 습윤을 촉진함으로써 개선될 수도 있다. 이러한 층은 산화물을 쉽게 형성하지 않아 땜납 볼에 대한 접속을 강화하는 표면을 제공할 수도 있다. 몇몇 경우에서, 코어(235)가 땜납가능한 표면을 제공할 때와 같이, 접속점(230)에 대해 땜납 패드가 필요하지 않다. 이러한 경우들에서, 접속점(245)은 제 1 주표면(210) 또는 제 2 주표면(215)상의 임의의 원하는 위치에 있을 수도 있다.
도 2c는 코어(250)를 갖는 열 확산기(160C)의 실시예를 예시한다. 이러한 실시예에서, 열 확산기 플러그들(255)로서 일괄적으로 칭하는 열 확산기 플러그들(255a 내지 255c)이 전기적 절연성 또는 전도성일 수도 있는 코어(250)내에 적어도 부분적으로 위치된다. 이에 의해, 열 확산기 플러그들(255)은 IC들(103/106)로부터 코어(250)로의 열의 흐름을 증가시킬 수도 있다. 열 확산기 플러그들(255)의 3개의 예들이 제한없이 예시되어 있다. 열 확산기 플러그(255a)는 코어(250)를 완전하게 통과하여 확장한다. 열 확산기 플러그(255b)는 코어(250)를 부분적으로 통과하여 확장하고, 코어(250)의 제 2 주표면(210)측상에 땜납 접속을 형성하기 위해 이용가능한 표면을 갖는다. 열 확산기 플러그(255c)는 코어(250)를 부분적으로 통과하여 확장하고, 코어(250)의 제 1 주표면(210)측상에 땜납 접속을 형상하기 위해 이용가능한 표면을 갖는다. 선택적으로, 접속점(230)이 임의의 열 확산기 플러그들(255a, 255b, 255c)의 노출면상에 형성될 수도 있다.
도 2d는 열 확산기(160D)의 실시예를 예시한다. 이러한 실시예에서, 전기적 전도성 또는 절연성일 수도 있는 코어(250)는 제 1 주표면(265)상에 금속층(260) 및 제 2 주표면(275)상에 금속층(270)을 갖는다. 열 확산기(160D)는 상술한 바와 같이 열 확산기 비아(220) 및 절연 슬리브(240)를 포함할 수도 있다. 선택적으로, 임의의 설명된 실시예들의 하나 이상의 접속점(230)들 및/또는 하나 이상의 열 확산기 플러그(255)들이 포함될 수도 있다. 금속층들(260, 270)은 산화를 감소시키고/시키거나 땜납성을 촉진하기 위해 선택될 수도 있다. 예를 들어, 금속층들(260, 270)은 Ni, Ni/Pd, Ni/Pd/Au와 같은 Ni, Pd, Pt 또는 Au의 하나 이상의 층들, 또는 땜납가능한 표면을 제공하는 것으로 알려진 마무리 층(finish layer)들의 다른 조합들을 포함할 수도 있다. 이러한 마무리 층들은 당업자에게 널리 공지되어 있고, 리소그래피 및 에칭, 또는 물리적 마스킹과 결합하여 전기도금 또는 물리적 기상 증착과 같은 종래의 프로세스들을 사용하여 형성될 수도 있다.
도 1로 돌아가서, 열 확산기 비아(220)는 종래의 땜납 볼(166)을 경유하여 IC(103)와 IC(106) 사이에서 신호를 전도한다. 땜납 볼(166)은 IC(106)와 열 확산기 비아들(220) 사이에 전기적 및 기계적 접속을 형성한다. 몇몇 실시예들에서, 기판 플러그(169)가 IC(103) 또는 IC(106)내에 위치된다. 논의의 편의를 위해 IC(103)에 집중하면, 기판 플러그(169)는 기판(139)내에 위치된다. 기판 플러그(169)는 예시된 실시예에서는, 열 전도성 코어(163)상에 위치된 접속점(175)에 차례로 접속되는 땜납 볼(172)에 접속될 수도 있다. 몇몇 경우들에서, 접속점(175)은 접속점(230)을 포함한다. 기판 플러그(169) 및 땜납 볼(172)은 기판(139)으로부터 열 확산기(160)로 열을 전도할 수도 있는 열 경로를 형성한다. 열 확산기(160)는 금속 열 분로(178)를 경유하여, 또는 예를 들어, 열 확산기(160)가 임베딩될 수도 있는 복합 몰딩된 패키지로 열을 전달하기 위해 더 큰 표면적을 간단히 제공하는 것에 의해 열을 패키지 바디(124)로 전달할 수도 있다.
기판 플러그(169)는, 기판 플러그(169)가 어떠한 액티브 전기 신호도 전달하지 않는다는 점에서 종래의 관통-기판 비아와는 다르다. 그러나, 기판 플러그(169)는 패키지 바디(124)를 경유하여 접지 기준(ground reference)에 접속을 제공할 수도 있다. 복수의 기판 플러그들(169)이 액티브 신호들을 함께 단락시키는 위험없이 전기적 전도성인 열 전도성 코어(163)에 동시에 접속될 수도 있다. 몇몇 실시예들에서, 기판 플러그(169)는 기판 플러그(169')에 의해 예시된 바와 같이 기판(139)의 전면(145) 및 이면(148) 양자를 가로지른다. 몇몇 실시예들에서, 기판 플러그(169)는 예시된 바와 같이, 기판(139)의 이면(148)만을 가로지른다. 이러한 후자의 실시예는, 설계 고려사항이 액티브 회로에 대해 기판(139)의 더 큰 퍼센티지의 전면(145)을 이용하는 것을 바람직하게 하는 상황에서 바람직할 수도 있다. 기판 플러그(169)는 임의의 특정한 직경, 또는 임의의 특정한 깊이에 제한되지 않는다. 직경은, 기판 플러그(169)를 형성하는 프로세스가 기판(139)의 전면측상에 상호접속의 비아 레벨을 형성하기 위해 사용된 것과 동일하도록 선택될 수도 있다. 몇몇 경우들에서, 기판(139)은 디바이스(100)의 형성 이전에 이면상에서 연마될 수도 있다.
열 확산기(160)는 디바이스의 동작 동안 디바이스(100)로부터 열을 전달하기 위한 효율적인 수단을 제공하는 것으로 기대된다. 종래의 IC 스택에서, IC(106)의 온도는 IC(103) 및 IC(106)의 열 특성 및 총 전력 방출에 부분적으로 의존하는 온도까지 상승하는 것으로 기대된다. 특히, 종래의 애플리케이션들에서, IC들(103, 106)에 의해 생성된 열은 땜납 볼들(118) 및 하부 기판으로 아래로, 그리고 어느 정도는 패키지 바디(124)까지 현저하게 수직으로(y축에 평행) 전도된다. 그러나, IC들(103, 106) 및 유전체층들과 같은 기판(109)의 다양한 층들이 통상적으로 낮은 열전도율을 갖는다. 이러한 층들의 존재는 주위의 환경으로부터 IC들(103, 106)을 열적으로 분리하는 효과를 가져서, 원하는 동작 온도를 초과할 수도 있는 동작 온도를 발생시킨다.
열 확산기(160)는 디바이스(100)로부터 열을 제거하기 위한 수평(x축에 평행) 열 경로를 제공한다. 열 확산기(160)에 의해 제공된 열 경로는 IC들(103, 106)로부터의 열의 흐름을 현저하게 방해하는 형태의 유전체층들을 갖지 않는다. 따라서, 열 확산기(160)는 열을 외부 환경으로 효과적으로 전도하는 것으로 기대되어, 바람직하게는 디바이스(100)의 동작 온도를 낮춘다.
도 3a 내지 도 3d로 가서, 기판(139)과 같은 집적 회로 기판에서의 기판 플러그들(169, 169')의 다양한 구성들이 예시된다. 다양한 경우들에 대해 기판(139)으로부터의 열을 추출하는 양태에 집중하기 위해 액티브 비아(151)는 생략된다. 도 3a는 기판 플러그들(169)이 정 2차원(regular two-dimensional) 어레이상에 위치되는 실시예를 예시한다. 이러한 구성은 간단히 구현될 수도 있으며, 적어도, 열이 전도 경로의 선형 영역(linear regime)에서 흐를 때, 열이 기판(139)의 특정한 위치에서 생성되는 속도에 거의 선형으로 비례하는 속도로 기판(139)으로부터 열을 전도하는 것으로 기대된다. 예를 들어, 영역(310)이 1와트를 방출하고, 영역(320)이 2와트를 방출하면, 열은 영역(310)에서의 기판 플러그들(169)의 속도의 2배로 영역(320)에서의 기판 플러그들(169)을 통해 흐르는 것으로 기대된다. 그러나, 기판 플러그들(169)의 유한 열전도율로 인해 영역(320)에서의 온도 상승이 영역(310)에서 보다 클 것으로 기대된다.
도 3b는 회로에 의해 점유되지 않은 기판(139)상의 공간의 이용도에 관하여 의사 랜덤 방식으로 기판 플러그들이 분포된 실시예를 예시한다. 이러한 구성은, 예를 들어, 기판 플러그들(169')이 기판(139)의 액티브 측으로 확장할 때 발생할 수도 있다. 도 3b의 구성은 또한, 동작 동안 기판(139)상에 더 높고 더 낮은 온도의 영역들을 발생시키는 것으로 기대된다.
도 3c는 더 큰 농도의 기판 플러그들(169)이 영역(330)에 배치되는 실시예를 예시한다. 영역(330)은 영역(330) 외부의 기판(139)의 부분들 보다 더 큰 전력 밀도와 연관될 수도 있다. 충분한 수의 기판 플러그들(169)을 영역(330)내에 배치하는 것은, 도 3a에 도시된 균일한 밀도의 기판 플러그들(169)로 발생하는 것 보다 적게 영역(330)의 온도 상승을 제한하도록 기능할 것이라고 기대된다. 따라서, 기판(139)의 동작 온도는 기판 플러그들(169)의 적절한 배치에 의해 더욱 균일해질 수도 있다.
도 3d는 더 큰 농도의 기판 플러그들(169)이 영역(340)에 배치되며, 더 낮은 농도의 기판 플러그들(169)이 영역(350)에 배치되는 실시예를 예시한다. 기판 플러그들(169)의 이러한 밀도 구성은, 기판 플러그들(169)이 기판(139)상에서 특정한 온도 프로파일을 달성하기 위해 사용될 수도 있는 경우를 예시한다. 예를 들어, 영역(340)에서의 더 큰 밀도의 기판 플러그들(169)은 그 내부의 동작 온도를 낮추도록 작용할 수도 있다. 반대로, 영역(350)에서의 더 낮은 밀도의 기판 플러그들(169)은 그 내부의 동작 온도를 증가시키도록 작용할 수도 있다. 동작 동안 특정한 온도 프로파일을 생성하기 위해 기판 플러그들(169)의 배치를 구성하는 것은, 디바이스(100)의 성능이 이러한 온도 프로파일에 의해 개선되는 상황들에서 유용할 수도 있다.
본 명세서에서의 다양한 실시예들이 IC(103)에 대한 열 확산기(160)의 접속을 참조하여 설명되지만, 당업자는, 열 확산기(160)가 IC(106)에도 유사하게 접속될 수 있다는 것을 이해할 것이다. 또한, 도 1이 열 확산기(160)가 그 사이에 위치되는 2개의 집적 회로들(103, 106)을 예시하지만, 당업자는 더 많은 수의 IC들이 적층될 수도 있고, 열 확산기가 디바이스 스택으로부터 열을 측면으로 추출하기 원할 때 임의의 2개의 IC들 사이에 위치된다는 것을 이해할 것이다. 이들 실시예들 각각은 본원 및 청구범위의 범주내에 명백하게 포함된다.
도 4a 내지 도 4h로 가서, 예를 들어, 열 확산기(160)와 같은 열 확산기를 형성하는, 일반적으로 400으로 지정된 방법의 일 예가 설명된다. 이 방법은 열 전도성 코어(163)가 전기적으로 도전성인 실시예에 대해 제한없이 설명되지만, 이러한 실시예들로 제한되지 않는다. 이 방법은 열 확산기(160)를 형성하기 위해 사용될 수도 있는 다른 방법들을 배제하지 않는다. 당업자는 이 방법(400)이 본원의 범주내의 다양한 실시예들 중 하나라는 것을 이해할 것이다. 예를 들어, 다른 실시예들이 청구범위의 범주로부터 벗어나지 않고 프로세스 단계들의 상이한 순서 또는 상이한 재료를 사용할 수도 있다. 또한, 전기적 절연성이지만 열 전도성인 코어(163)를 수용하기 위해 필요한 방법의 변경이 당업자의 능력내에 있다.
도 4a는 열 전도성 코어(163)의 컨텍스트에서 설명한 임의의 재료들 또는 재료 타입들일 수도 있거나 이를 포함할 수도 있는 열 전도성 코어(405)를 예시한다. 종래의 포토레지스트층(410)이 열 전도성 코어(405)의 상부 표면(406)상에 위치된다. 하부 표면(407)상에 선택적으로 형성된 포토레지스트층(410')이 또한 예시된다. 포토레지스트층(410')은 예를 들어, 열 전도성 코어(405)를 코팅하기 위해 사용된 프로세스가 하부 표면의 코팅을 쉽게 배제하지 않을 때 편의상 형성될 수도 있다.
도 4b에서, 개구(415)가 포토레지스트층(410)에 형성된다. 몇몇 경우들에서, 포토레지스트층(410')에 대응하는 개구를 형성하는 것이 바람직하다. 개구(415)는 광원에 대한 포토레지스트층(410)의 마스크된 노광, 이에 후속하는 노광 부분의 현상과 같은 임의의 종래의 방법에 의해 형성될 수도 있다.
도 4c에서, 홀(420)이 열 전도성 코어(405)에 형성된다. 홀(420)은 예를 들어, 습식 또는 건식 에칭 프로세스에 의해 형성될 수도 있다. 방법의 대안의 실시예에서, 포토레지스트층(410)은 생략될 수도 있고, 홀(420)은 홀(420)의 직경에 알맞은 레이저 어블레이션(laser ablation) 또는 다른 방법에 의해 형성된다.
도 4d에서, 포토레지스트 부분(425)이 형성되었다. 몇몇 실시예들에서, 포토레지스트층(410)은 포토레지스트 부분(425)을 형성하기 위해 다시 패터닝되고 현상된다. 다른 실시예들에서, 전체 포토레지스트층(410)이 제거되며, 제 2 포토레지스트층(미도시)이 형성되고 패터닝된다. 다른 실시예들에서, 포토레지스트 부분(425)은 실리콘 산화물과 같은 종래에 형성되고 패터닝된 유전체 부분으로 대체될 수도 있다.
도 4e에서, 유전체층(430)이 열 전도성 코어(405) 및 포토레지스트 부분(425)상에 형성되었다. 유전체층(430)은 예를 들어, 파릴렌과 같은 등각 증착된 재료일 수도 있다. 여기서, 용어" 파릴렌"은 예를 들어, 파릴렌 N, 파릴렌 C 및 파릴렌 D를 포함하는 파라-자일렌(para-xylylene)의 표면 중합에 의해 형성된 임의의 재료를 포함한다. 파릴렌은 바람직하게는, 홀(420)의 내부벽들을 포함하여 모든 노출된 표면들을 완전히 피복하는 고품질의 막을 형성할 수도 있다. 몇몇 실시예들에서, 유전체층(430)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기 유전체를 포함한다. 당업자는 이러한 재료들의 고도의 등각층들을 형성하는 프로세스들에 익숙하다.
도 4f는 열 확산기 비아(435)가 홀(420)내에 형성된 이후의 열 확산기(160)를 도시한다. 열 확산기 비아(435)는 금속 플러그, 및 임의의 필요한 라이너(liner)들 또는 도금 시드층들을 포함하는 임의의 적합한 전기적 도전 재료를 포함할 수도 있다. 제한없이, 열 확산기 비아(435)는 구리를 포함하고, 전기도금 또는 무전해 증착과 같은 유사한 프로세스에 의해 형성될 수도 있다. 몇몇 경우에서, 하나 이상의 재료들을 증착하는 프로세스는 유전체층(430)의 하나 이상의 표면들을 커버하는 도전막을 발생시킬 수도 있다. 이러한 경우들에서, 하나 이상의 층들은 예를 들어, 도시된 바와 같이, 열 전도성 코어(405)상에 남아있는 유전체층(430)의 일부를 남기거나, 홀(420)내부로부터는 제외하고 유전체층(430)을 선택적으로 제거하는 연마 단계에 의해 제거될 수도 있다.
도 4g에서, 포토레지스트 부분(425)은 예를 들어, 초음파 진동 및/또는 연마에 의해 제거되었다. 포토레지스트 부분(425)의 제거는 또한, 포토레지스트 부분(425)의 위에 놓인 유전체층(430)을 제거하여, 열 전도성 코어(405)의 노출된 부분(440)을 생성한다. 몇몇 실시예들에서, 클린업(cleanup) 단계, 예를 들어, 짧은 플라즈마 애시(plasma ash)가 열 전도성 코어(405)의 새롭게 노출된 표면을 세정하기 위해 사용될 수도 있다. 이러한 경우들에서, 유전체층(430)의 두께는 애시 동안 손실을 보상하기 위해 적절히 조정될 수도 있다. 유전체 부분이 포토레지스트 부분(425) 대신에 사용되면, 유전체 부분은 연마 및 HF 스트립과 같은 유전체층(430)에 대해 선택적인 프로세스에 의해 제거될 수도 있다.
도 4h에서, 접속점(445)이 노출된 부분(440)상에 형성되었다. 접속점(445)은 접속점(445)과 열 전도성 코어(405) 사이에 열 및 기계적 결합을 형성하는데 필요한 금속 및 비금속 층들의 임의의 적합한 조성물일 수도 있다. 예를 들어, 열 전도성 코어(405)가 구리이면, 접속점(445)은 접속점(445)에 대해 습식인 땜납을 촉진하기 위해 유기 표면 보호층, Ni 배리어층상의 Pd 층, 및 Au 층 중 하나 이상을 포함할 수도 있다. 몇몇 경우들에서, 접속점(445)은 때때로 "주석 도금된(tinned)" 으로 지칭되는, 그 위의 땜납 층을 포함할 수도 있다.
열 전도성 코어(405)가 BN 또는 DLC와 같은 전기적 비도전 재료인 실시예에서, 접속점(445)은 땜납가능한 금속 패드를 열 전도성 코어(405)에 인터페이스하기 위한 층을 포함할 수도 있다. 이러한 실시예들에서, 금속 패드는 열 전도성 코어(405)상에 Ti 또는 Al과 같은 접착층을 포함할 수도 있다. 예를 들어, Pt, Ni, 및/또는 Pd를 포함하는 배리어 층이 예를 들어, Au, Sn 또는 땜납 합금과 같은 반응성/땜납가능한 층 사이에 위치될 수도 있다. 당업자는, 스퍼터링, 화학적 기상 증착, 플라즈마 증차, 원자층 증착, 전기화학 증착 또는 무전해 화학 증착을 포함하는, 이러한 층들을 형성하는 방법들에 익숙하다. 각 층은 섀도우 마스크(shadow mask)를 사용하여 증착될 수도 있거나, 종래의 프로세스들을 사용하여 포토리소그래피하게 규정될 수도 있다.
도 4h는 또한 열 확산기 비아(435)상에 위치된 땜납 계면(450)을 포함한다. 땜납 계면(450)은 접속점(445)에 제공된 것과 동일한 층들의 조성물일 수도 있지만, 그럴 필요는 없다. 예를 들어, 열 전도성 코어(405)가 전기적 비도전 재료이고, 열 확산기 비아(435)가 구리인 실시예들에서, 땜납 계면(450)은 구리와 땜납 조인트(solder joint)를 형성하는데 적합한 층들의 조성물일 수도 있고, 접속점(445)은 전기적 비도전 재료와 땜납 조인트를 형성하는데 적합한 층들의 상이한 조성물일 수도 있다. 재료 층들의 선택적 증착 및/또는 제거는, 열 확산기 비아(435) 및 노출된 부분(440)상에 원하는 재료 층(들)을 형성하기 위해 필요한 경우에 수행될 수도 있다.
도 4i는 열 확산기 플러그(455)가 열 전도성 코어(405)내에 형성되는 대안의 실시예를 예시한다. 열 확산기 플러그(455)의 사용은, 열 전도성 코어(405)가 접속점(445)을 그 위에 형성하기 위한 계면층을 쉽게 수용하지 않을 때 특히 유용할 수도 있다. 몇몇 실시예들에서, 열 확산기 플러그(455)는 열 확산기 비아(435)와 동일한 방식으로 형성된다. 하지만, 열 확산기 비아(435)와는 반대로, 열 확산기 플러그(455)가 열을 열 전도성 코어(405)에 전도하도록 구성될 수도 있기 때문에, 열 확산기 플러그(455)는 집적 회로의 액티브 비아에 접속될 필요는 없다. 형성되면, 열 확산기 플러그(455)는 열 확산기 비아(435)와 동일하거나 상이한 직경을 가질 수도 있다.
도 5a로 가서, 일반적으로 500으로 지정된 본원의 전자 디바이스, 예를 들어, 디바이스(100)를 형성하는 방법이 제공된다. 이 방법은 단계 510으로 시작하고, 여기서, 기판, 예를 들어, 기판(139)을 갖는 집적 회로가 제공된다. 여기서 및 청구범위에서, "제공된다(provided)"는, 디바이스, 기판, 구조적 엘리먼트들이 개시된 방법들을 수행하는 개인 또는 기업에 의해 제조될 수도 있거나, 다른 개인 또는 기업을 포함하여 상기 개인 또는 기업 이외의 소스로부터 획득될 수도 있다는 것을 의미한다.
단계 520에서, 액티브 비아, 예를 들어, 액티브 비아(151)가 기판내에 형성된다. 단계 530에서, 액티브 비아는 열 전도성 층, 예를 들어, 열 전도성 코어(163)를 포함하는 열 확산기를 통과하는 대응 열 확산기 비아, 예를 들어, 열 확산기 비아(220)에 접속된다.
도 5b는 방법(500)의 선택적 단계들을 제공한다. 단계 540에서, 유전체층이 열 확산기 비아와 열 전도성 층 사이에 위치된다. 유전체층은 예를 들어, 상술한 바와 같이 절연 슬리브(240)일 수도 있다. 단계 550에서, 기판 플러그, 예를 들어, 기판 플러그(169)가 기판내에 위치되고 열 확산기에 접속된다. 적어도 수행되면, 단계들(540, 550)은 예시된 바와는 상이한 순서로 수행될 수도 있다.
본 출원이 관련되는 당업자는, 다른 및 추가의 부가들, 삭제들, 대체들 및 변경들이 설명한 실시예들에 대해 이루어질 수도 있다는 것을 이해할 것이다. 여기에 설명한 다양한 실시예들은 예시용이며, 본원의 범주는 이에 의해 제한되지 않는다. 당업자는, 개시된 실시예들 및 원리들의 다양한 양태들이 증대되고, 적응되고/되거나 재순서화되는 실시형태들을 본원 및 청구범위의 범주가 포함한다는 것을 이해할 것이다.
103, 106 : IC 112 : 코어
139 : 기판 118 : 땜납 볼
160 : 열 확산기 205 : 열 전도성 코어
210 : 제 1 주표면 215 : 제 2 주표면
220 : 열 확산기 비아 225 : 계면층
230 : 접속점 235, 250 : 코어
240 : 절연 슬리브

Claims (10)

  1. 전자 디바이스로서,
    기판을 갖는 집적 회로와,
    상기 기판 내에 위치된 액티브 비아(active via)와,
    열 전도성 코어를 포함하는 열 확산기(heat spreader)와,
    상기 열 전도성 코어를 통과하고, 상기 액티브 비아에 전기적 도전적으로(electrically conductively) 커플링되는 열 확산기 비아와,
    상기 기판 내에 위치된 기판 플러그 - 상기 기판 플러그는 상기 기판의 일면(only one surface)만을 가로질러(intersect) 상기 열 전도성 코어에 접속됨 - 를 포함하는
    전자 디바이스.
  2. 제 1 항에 있어서,
    상기 집적 회로는 제 1 집적 회로이고, 상기 열 전도성 코어는 상기 제 1 집적 회로와 제 2 집적 회로 사이에 위치되며, 상기 액티브 비아는 상기 제 1 집적 회로와 상기 제 2 집적 회로 사이에서 신호를 전도하도록 구성되는
    전자 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 열 전도성 코어는 전기적 도전층이고, 상기 전자 디바이스는 상기 열 확산기 비아와 상기 열 전도성 코어 사이에 위치된 절연 슬리브를 더 포함하는
    전자 디바이스.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 열 전도성 코어는 전기적 절연층이고, 상기 열 확산기 비아는 상기 전기적 절연층에 직접 접촉하며, 상기 기판 플러그는 상기 전기적 절연층 내에 위치된 열 확산기 플러그에 접속되는
    전자 디바이스.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020110071262A 2010-07-20 2011-07-19 적층형 상호접속 열 싱크 KR101795047B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/840,016 US8492911B2 (en) 2010-07-20 2010-07-20 Stacked interconnect heat sink
US12/840,016 2010-07-20

Publications (2)

Publication Number Publication Date
KR20120018713A KR20120018713A (ko) 2012-03-05
KR101795047B1 true KR101795047B1 (ko) 2017-11-07

Family

ID=44719192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071262A KR101795047B1 (ko) 2010-07-20 2011-07-19 적층형 상호접속 열 싱크

Country Status (6)

Country Link
US (3) US8492911B2 (ko)
EP (2) EP2410563B1 (ko)
JP (1) JP5885952B2 (ko)
KR (1) KR101795047B1 (ko)
CN (1) CN102339800A (ko)
TW (1) TWI413222B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120053675A (ko) * 2010-11-18 2012-05-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법, 및 인터포저 칩 및 그의 제조 방법
TWI496271B (zh) * 2010-12-30 2015-08-11 Ind Tech Res Inst 晶圓級模封接合結構及其製造方法
US20120299173A1 (en) * 2011-05-26 2012-11-29 Futurewei Technologies, Inc. Thermally Enhanced Stacked Package and Method
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9236322B2 (en) * 2012-04-11 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for heat spreader on silicon
US9337123B2 (en) 2012-07-11 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal structure for integrated circuit package
US10269676B2 (en) * 2012-10-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced package-on-package (PoP)
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
KR102103375B1 (ko) * 2013-06-18 2020-04-22 삼성전자주식회사 반도체 패키지
KR102057210B1 (ko) 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
TW201533882A (zh) * 2014-02-21 2015-09-01 Chipmos Technologies Inc 覆晶堆疊封裝
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9356009B2 (en) 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
US9691746B2 (en) 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US10418350B2 (en) 2014-08-11 2019-09-17 Massachusetts Institute Of Technology Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
TWI614860B (zh) * 2014-10-08 2018-02-11 Li Ming Fen 一種半導體引線鍵合結構及其製程
US9706668B2 (en) * 2014-10-24 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, electronic module and method of manufacturing the same
US9881904B2 (en) 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
CN107112316B (zh) * 2014-12-26 2020-04-21 三菱电机株式会社 半导体模块
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
CN104851860B (zh) * 2015-04-30 2018-03-13 华为技术有限公司 一种集成电路管芯及制造方法
US9302905B1 (en) * 2015-06-15 2016-04-05 Innovative Micro Technology Method for forming a microfabricated structure
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
US10396269B2 (en) 2015-11-05 2019-08-27 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
KR102372300B1 (ko) 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
DE102016214607B4 (de) * 2016-08-05 2023-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul und Verfahren zu seiner Herstellung
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US10163751B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Heat transfer structures and methods for IC packages
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
JP7267767B2 (ja) * 2019-02-20 2023-05-02 ローム株式会社 半導体装置および半導体装置の製造方法
CN110707055B (zh) * 2019-09-11 2021-12-28 长江存储科技有限责任公司 芯片、电子设备
US11522118B2 (en) 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same
CN113113367A (zh) * 2020-01-13 2021-07-13 华为技术有限公司 芯片、芯片的制造方法和电子设备
KR20210120355A (ko) * 2020-03-26 2021-10-07 엘지마그나 이파워트레인 주식회사 양면 냉각형 파워 모듈
WO2022027222A1 (zh) * 2020-08-04 2022-02-10 华为技术有限公司 多芯片堆叠封装、电子设备及制备方法
KR20240000507U (ko) * 2021-07-29 2024-03-15 마벨 아시아 피티이 엘티디. 적층형 집적 회로의 3차원 패키지에서 열 방출 및 전기적 견고성 개선

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246258A (ja) * 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020637A (en) 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
JP2004172286A (ja) * 2002-11-19 2004-06-17 Kyocera Chemical Corp 熱伝導シート
JP4300316B2 (ja) * 2005-02-15 2009-07-22 独立行政法人産業技術総合研究所 積層型集積回路装置
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
JP5025113B2 (ja) * 2005-09-29 2012-09-12 三洋電機株式会社 回路装置
JP4463178B2 (ja) * 2005-09-30 2010-05-12 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
KR100702968B1 (ko) 2005-11-24 2007-04-03 삼성전자주식회사 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
KR100842910B1 (ko) * 2006-06-29 2008-07-02 주식회사 하이닉스반도체 스택 패키지
US8110899B2 (en) 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US20080153200A1 (en) * 2006-12-22 2008-06-26 Arkalgud Sitaram Stacked semiconductor components
EP2109888A2 (en) * 2007-01-17 2009-10-21 Nxp B.V. A system-in-package with through substrate via holes
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US20080237844A1 (en) * 2007-03-28 2008-10-02 Aleksandar Aleksov Microelectronic package and method of manufacturing same
TWI338939B (en) 2007-08-15 2011-03-11 Via Tech Inc Package module and electronic device
US7592697B2 (en) 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
JP2009071004A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 半導体装置とその製造方法
US7803714B2 (en) 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
US8154134B2 (en) * 2008-05-12 2012-04-10 Texas Instruments Incorporated Packaged electronic devices with face-up die having TSV connection to leads and die pad
US7928563B2 (en) 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
US8314483B2 (en) * 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
KR20120053675A (ko) * 2010-11-18 2012-05-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법, 및 인터포저 칩 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246258A (ja) * 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法

Also Published As

Publication number Publication date
US20150214130A1 (en) 2015-07-30
EP2410563A3 (en) 2017-12-06
TWI413222B (zh) 2013-10-21
TW201212181A (en) 2012-03-16
JP2012028771A (ja) 2012-02-09
EP2410563B1 (en) 2020-04-15
EP2410563A2 (en) 2012-01-25
EP3651194A1 (en) 2020-05-13
US20120020028A1 (en) 2012-01-26
JP5885952B2 (ja) 2016-03-16
CN102339800A (zh) 2012-02-01
EP3651194B8 (en) 2021-12-22
US20130280864A1 (en) 2013-10-24
US8492911B2 (en) 2013-07-23
US9054064B2 (en) 2015-06-09
EP3651194B1 (en) 2021-11-17
KR20120018713A (ko) 2012-03-05

Similar Documents

Publication Publication Date Title
KR101795047B1 (ko) 적층형 상호접속 열 싱크
US10867835B2 (en) Semiconductor packaging structure and process
US10157900B2 (en) Semiconductor structure and manufacturing method thereof
US9741638B2 (en) Thermal structure for integrated circuit package
US10211177B2 (en) High power semiconductor package subsystems
CN109427702A (zh) 散热器件和方法
US7671466B2 (en) Semiconductor package having heat dissipating device with cooling fluid
TW201630147A (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
US10079160B1 (en) Surface mount package for semiconductor devices with embedded heat spreaders
US20220108955A1 (en) Embedded die packaging with integrated ceramic substrate
KR20240032172A (ko) 반도체 디바이스 어셈블리
TW201007858A (en) Packaging an integrated circuit die with backside metallization
JP5808345B2 (ja) 熱管理のための微細加工されたピラーフィン
CN105206588A (zh) 半导体封装件及其制造方法
CN103219317B (zh) 集成电路封装以及用于制造集成电路封装的方法
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
JP2024019051A (ja) 熱管理構造及び熱管理構造の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant