TWI614860B - 一種半導體引線鍵合結構及其製程 - Google Patents

一種半導體引線鍵合結構及其製程 Download PDF

Info

Publication number
TWI614860B
TWI614860B TW103135050A TW103135050A TWI614860B TW I614860 B TWI614860 B TW I614860B TW 103135050 A TW103135050 A TW 103135050A TW 103135050 A TW103135050 A TW 103135050A TW I614860 B TWI614860 B TW I614860B
Authority
TW
Taiwan
Prior art keywords
die
cover plate
lead
pad
cover
Prior art date
Application number
TW103135050A
Other languages
English (en)
Other versions
TW201614784A (en
Inventor
Ming-Fen Li
Original Assignee
Li Ming Fen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Li Ming Fen filed Critical Li Ming Fen
Priority to TW103135050A priority Critical patent/TWI614860B/zh
Publication of TW201614784A publication Critical patent/TW201614784A/zh
Application granted granted Critical
Publication of TWI614860B publication Critical patent/TWI614860B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

一種半導體引線鍵合結構及其製程
本發明為半導體封裝技術中之引線鍵合的技術領域，尤其指一種採用蓋板鍵合(cover bonding)引線，主要利用一蓋板覆蓋於至少一晶粒及數引腳，由該蓋板表面線路作為引線鍵合的電性連接。
傳統半導體封裝製程中，晶粒與數引腳的鍵合引線，主要採銲線鍵合(wire bonding)引線，從打金線與細鋁線開始，之後有銅片與粗鋁線，繼之為大量的銅線與鋁帶鍵合。最近幾年廠商則大力推展覆晶(flip chip)封裝方式的鍵合引線。覆晶鍵合引線方式可以得到最短的引線，對產品性能有著很顯著的提升。不過覆晶製程有其一定的限制，針對需高散熱的晶片，此種製程並無法達到需求。
本發明主要目的係提供一種採用蓋板鍵合(cover bonding)引線之半導體引線鍵合結構及其製程，能運用於採用導線架之半導體封裝製程，當晶粒黏固於導線架之基島(paddle)，之後採用表面已佈線的蓋板覆蓋於晶粒及數引腳上，由銲料黏固並作電性連接，如此即成為本發明所稱之蓋板鍵合引線技術，後續作業再進行注膠封裝就能成為一成品，本發明能提升半導體 的品質及降低生產成本。
為達上述之目的，本發明結構包括：至少一基島及位於周圍的數引腳，引腳焊墊的位置是高於該基島；至少一晶粒，該晶粒黏固在該基島，該晶粒頂面具有數導電接點；一蓋板，底面具由金屬層所構成數獨立線路，每一線路具有與之相連的數焊墊，該蓋板覆蓋於該晶粒與數接腳上，每一線路由該焊墊透過銲料與相對應之該晶粒的導電接點與該引腳焊墊相電性連接。
再者，本發明之製程包括：提供完成佈線之一導線架、一蓋板、至少一晶粒，其中該蓋板表面具由金屬層所構成數獨立線路，每一線路具有與之相連的焊墊；該晶粒頂面具有數導電接點；該導線架具有至少一基島及數引腳，其中該引腳之引腳焊墊的位置是高於該基島；將至少一晶粒粘固於該導線架相對應的基島；將該蓋板覆蓋於該晶粒及該導線架的引腳上，每一線路由該焊墊透過銲料與相對應之該晶粒的導電接點與該引腳焊墊接觸；進入迴焊爐或烤箱進行迴焊或固化，完成蓋板與晶粒、引腳的電性連接。
運用本發明之結構與製程，與傳統銲線鍵合(wire bonding)引線相較，本發明具有下列幾項優點：
一、本發明一次銲接所有的線，效率提升，尤其當需要線數越多，優勢彰顯更加明顯。
二、本發明引線相較於銲線方式短，可提升產品電性能。
三、蓋板線路是佈線於表面，所以沒有塑封時，因沖線所造成不同電性的線碰觸造成失效的問題。
四、製程中檢驗或運送過程，若採用銲線鍵合引線方式容易被碰觸而造成塌線的問題，本發明採蓋板鍵合引線並無此問題。
五、在相同產出量的情形下，本發明所使用的設備投資低且產出時間短。
六、本發明蓋板鍵合方式在覆蓋銲接後即完成與晶粒、接腳的電性連接，容易進行模組化的封裝及大量的生產。
七、本發明容易在同一封裝結構中，能讓數晶粒採堆疊式結構。
另外運用本發明之結構與製程，與習用覆晶(flip chip)封裝相較，本發明具有下列幾項優點：
一、本發明採用採蓋板鍵合引線散熱性優於覆晶封裝。
二、設備投入遠低於覆晶封裝所需投入的資金。
三、產出的速率本發明較覆晶封裝快。
四、半導體結構中若晶粒需採堆疊方式，本發明更具有優勢。
五、承載晶粒之基島若有極性時，覆晶封裝無法達成。
以下配合圖式及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。
101‧‧‧步驟
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
1‧‧‧導線架
11‧‧‧基島
12‧‧‧引腳
121‧‧‧引腳銲墊
2‧‧‧晶粒
21‧‧‧導電接點
3‧‧‧蓋板
31‧‧‧線路
32‧‧‧銲墊
33‧‧‧孔
34‧‧‧絶緣層
4‧‧‧銲料
第一圖為本發明封裝製程的流程示意圖；第二A~二E圖為對應本發明製程之功率半導體封裝結構的示意圖；第三A~三D圖為對應本發明製程之半導體結構封裝的示意圖；第四圖為本發明半導體結構之示意圖； 第五圖為本發明運用於功率半導體結構的立體圖；第六A圖為本發明蓋板之第二種實施例的剖面圖；第六B圖為本發明蓋板之第三種實施例的剖面圖；第六C圖為本發明蓋板之第四種實施例的剖面圖；第七A圖為本發明第二種實施例的半導體封裝結構示意圖；第七B圖為本發明第二種實施例的半導體注膠封裝結構示意圖；第八A圖為本發明第三種實施例的半導體封裝結構示意圖；第八B圖為本發明第三種實施例的半導體注膠封裝結構示意圖；第九圖為本發明蓋板運用於功率半導體封裝之立體圖；第十圖為本發明運用於具數基島之半導體封裝的分解圖。
本發明為一種半導體引線鍵合結構及其製程，主要是採用本發明之蓋板鍵合(cover bonding)引線作為晶粒與數引腳的電性連接，該晶粒並固定於導線架的基島上，由於本發明可適用於各種不同的半導體結構。本發明的描述方式，是以第一圖的半導體封裝流程圖為主，再配合兩種不同的半導體結構輔助說明，第二A~二E圖為功率半導體的封裝結構示意圖，第三A~三D圖為一般半導體的封裝結構示意圖。如圖所示，本發明半導體封裝步驟包括：步驟101：提供完成佈線之一導線架1、至少一晶粒2、以及一蓋板3；其中該蓋板3至少一表面具由金屬層所構成數獨立線路31，每一線路31具有與之相連的銲墊32；該晶粒2頂面具有數導電接點21；該導線架1具有至少一基島11以及數引腳12，其中引腳銲墊121的位置是高於該基島11；另外 該導線架1在封裝初期數引腳12及基島11會由支撐件13作連接；步驟102：將至少一晶粒2粘固於該導線架1相對應的基島11；如第二B圖及第三B圖；步驟103：將蓋板3具有線路31的表面覆蓋於該晶粒2及該導線架1之引腳12上，如第二C圖及第三C圖；每一線路由該焊墊32透過銲料4與相對應之該晶粒2的導電接點21與該引腳焊墊121相接觸，如第二D圖及第三D圖所示。
歩驟104：進入迴焊爐或烤箱進行迴焊或固化，完成蓋板與晶粒、引腳的電性連接。
另外，在上述圖二C及圖三D中，為了方便說明，是於圖面中該蓋板3上繪製出線路31，但事實上在已佈線的該蓋板3表面，非鍵合區域表面皆做絕緣的處理(表面佈上防銲絕緣膜，線路31被隱藏)，只有該焊墊32(例如銲點或銲接區域)才祼露出來。
另外後續半導體封裝方式即與習用方式相類似，例如進行注膠封裝作業、切斷與數引腳12相連的支撐件13…等，故後續作業即不再詳加描述，最後注膠封裝完成的功率半導體如第二E圖所示，而第三D圖則為另一種半導體封裝後的剖面圖。
本發明的技術特徵在於：該晶粒2與引腳12是藉由所覆蓋的該蓋板3完成電性連接，本發明人將此稱之蓋板鍵合(cover bonding)引線技術，而且生產過程中是採用一般常見的導線架1作為晶粒2的載具，故仍能沿用舊有的設備。在引線鍵合作業中，本發明採用蓋板鍵合(cover bonding)引線取代習用的銲線鍵合(wire bonding)引線，具有引線鍵合效率高、提升產品電 性、注膠塑封時不會造成不同引線接觸而短路情形、設備投資低、模組化容易…等優勢。
接著就運用本發明製程所構成之半導體結構作一說明，如第四圖所示，其結構包括有：至少一基島11及位於周圍的數引腳12，該引腳12之引腳焊墊121的位置是高於該基島11；至少一晶粒2，該晶粒2黏固在該基島11，該晶粒2頂面具有數導電接點21；一蓋板3，表面具由金屬層所構成的數獨立線路31，每一線路31具有與之相連的數焊墊32，該蓋板3覆蓋於該晶粒2與數接腳12上，每一線路由該焊墊32透過銲料4與相對應之該晶粒2的導電接點21與該引腳焊墊121相電性連接。
另外如第五圖所示，為本發明運用於功率半導體之立體圖。其架構與前述實施相同。結構包括有基島11、數引腳12、晶粒2、以及蓋板3，封膠區域則以假想線示意。在本實施例中，由於該基島11具有極性，該基島11具有一與之相連的引腳12A，而該晶粒2是透過銲料與基島11相電性連接。
在上述實施例中，該蓋板3具有焊墊32區域是呈一平面狀，但並不以此為限。以下分別就不同的實施例，配合如第六A~六C圖作一說明：該蓋板3於焊墊32的所在位置可呈內凹狀(如第六A圖)或略為凸起狀(如第六B圖。若為內凹狀，則有助於銲料4融化時填充於其中，增加電性連接效果。而若為凸起狀，也有助銲料4融化後增加與焊墊32的接觸面積，如此亦有助於電性連接。
再者，該蓋板3的焊墊32所在位置亦可為貫穿的孔33(如第六C圖)，孔內壁具有金屬層。使蓋板3底層的線路能延伸至頂層，以利該蓋板3的線路更容易佈置並且也可用於以後晶粒堆疊時的佈線之用
本發明之該蓋板3的材料包括矽基板、金屬基板、陶瓷基板、預包封基板、單層式印刷電路板、以及多層式印刷電路板。各種材料在使用上亦具有不同的優勢。如第七A及七B圖所示，為本發明另一實施例圖，分別為注膠封裝前後狀態的示意圖。在本實施例中，數晶粒2採堆疊式分佈於該蓋板3上下兩側，此時該蓋板3為一多層式電路板，頂面及底面皆分佈著相關線路。故該晶粒2係能透過銲料4安裝於該蓋板3頂面位置，透該蓋板3多層式線路達到電性傳輸。如此一來，本發明之設計亦有助於晶粒採堆疊式結構。
如第八A及八B圖所示，為晶粒堆疊式結構的的另一實施例，分別為為注膠封裝前後狀態的示意圖。在本實施例中，位上層的該晶粒2是採銲線鍵合方式與蓋板3作電性連接，而第七A圖則採覆晶(flip chip)作電性連接。由此可知，運用本發明之設計能讓數晶粒採堆疊式結構，其堆疊後的電性連接方式具多項組合與變化，以利模組化生產。
另外當蓋板3為金屬基板時，如第九圖，可於局部形區域形成一絶緣層34，再於絶緣層34上形成線路31及焊墊32。如此運用於功率半導體中，該蓋板3本身的金屬是與晶粒2源極接觸，線路31則與閘極接觸，藉此降低導通電阻，增加導通電流及增加散熱能力，能讓此類功率半導體發揮最佳的功效。
如第十圖所示，為本發明應用另一種半導體結構的分解圖，在本實施例 中該導線架1具有數個基島11，每一基島11具有至少一晶粒2固定於上，並由單一個該蓋板3覆蓋於數晶粒2及數接腳12上，完成構件之間的電性連接。由此可知，本發明能廣泛地應用於不同的半導體結構中。
以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施例之範圍。即凡依本發明申請專利範圍所作的均等變化及修飾，皆為本發明之專利範圍所涵蓋。
11‧‧‧基島
12‧‧‧引腳
121‧‧‧引腳銲墊
2‧‧‧晶粒
21‧‧‧導電接點
3‧‧‧蓋板
31‧‧‧線路
32‧‧‧銲墊
4‧‧‧銲料

Claims (6)

  1. 一種半導體引線鍵合結構，包括：至少一基島及位於周圍的數引腳，該引腳之引腳焊墊的表面位置是高於該基島；至少一晶粒，該晶粒黏固在該基島的上表面，該晶粒頂面具有數導電接點；一蓋板，其朝下的表面具由金屬層所構成數獨立線路，每一線路具有與之相連的數焊墊，該蓋板覆蓋於該晶粒與數接腳上，每一線路由與之相連的焊墊透過銲料與相對應之該晶粒的導電接點與該引腳焊墊作電性連接，該半導體至少須由該蓋板、該晶粒以及該基島所構成的三層結構，且該引腳連接於該蓋板。
  2. 如申請專利範圍第1項所述之半導體引線鍵合結構，其中該蓋板之焊墊為為平面、內凹狀、凸起狀等其中至少一種。
  3. 如申請專利範圍第1項所述之半導體引線鍵合結構，其中該蓋板之焊墊具有貫穿的孔，孔內壁具有導電金屬層。
  4. 如申請專利範圍第1項所述之半導體引線鍵合結構，其中該蓋板至少包括矽基板、金屬基板、陶瓷基板、預包封基板、單層式印刷電路板、以及多層式印刷電路板等其中至少一種。
  5. 如申請專利範圍第1項所述之半導體引線鍵合結構，其中至少一晶粒採堆疊式安裝於該蓋板上。
  6. 一種半導體引線鍵合製程，步驟包括；提供完成佈線之一導線架、一蓋板、至少一晶粒，其中該蓋板的下表面 具由金屬層所構成數獨立線路，每一線路具有與之相連的焊墊，該晶粒頂面具有數導電接點，該導線架具有至少一基島及數引腳，該引腳之引腳焊墊的位置是高於該基島；將至少一晶粒由上而下粘固於該導線架相對應的基島的上表面，使該晶粒的數導電接點朝上；將該蓋板由上而下覆蓋於該晶粒及該導線架的引腳上，每一線路由該焊墊透過銲料與相對應之該晶粒的導電接點與該引腳焊墊相電性連接；以及進入迴焊爐或烤箱進行迴焊或固化，完成該蓋板與晶粒、引腳的電性連接，使該半導體至少由該蓋板、該晶粒以及該基島所構成的三層結構，且該引腳連接於該蓋板。
TW103135050A 2014-10-08 2014-10-08 一種半導體引線鍵合結構及其製程 TWI614860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103135050A TWI614860B (zh) 2014-10-08 2014-10-08 一種半導體引線鍵合結構及其製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103135050A TWI614860B (zh) 2014-10-08 2014-10-08 一種半導體引線鍵合結構及其製程

Publications (2)

Publication Number Publication Date
TW201614784A TW201614784A (en) 2016-04-16
TWI614860B true TWI614860B (zh) 2018-02-11

Family

ID=56361283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135050A TWI614860B (zh) 2014-10-08 2014-10-08 一種半導體引線鍵合結構及其製程

Country Status (1)

Country Link
TW (1) TWI614860B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200531247A (en) * 2004-03-11 2005-09-16 Advanced Semiconductor Eng Semiconductor package with leads in different wire-bonding planes
TW201212181A (en) * 2010-07-20 2012-03-16 Lsi Corp Stacked interconnect heat sink
TW201340263A (zh) * 2012-03-21 2013-10-01 Chipmos Technologies Inc 半導體封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200531247A (en) * 2004-03-11 2005-09-16 Advanced Semiconductor Eng Semiconductor package with leads in different wire-bonding planes
TW201212181A (en) * 2010-07-20 2012-03-16 Lsi Corp Stacked interconnect heat sink
TW201340263A (zh) * 2012-03-21 2013-10-01 Chipmos Technologies Inc 半導體封裝結構

Also Published As

Publication number Publication date
TW201614784A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
TWI500135B (zh) 堆疊式功率元件模組
CN102903691B (zh) 半导体器件、封装方法和结构
TWI628761B (zh) 一種封裝結構及其製造方法
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
TWI601219B (zh) 電子封裝件及其製法
TWI395316B (zh) 多晶片模組封裝件
JP2009099697A (ja) 半導体装置及びその製造方法
TWI485819B (zh) 封裝結構及其製造方法
TWI399845B (zh) 無線弧之多晶片堆疊構造及其製造方法
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
WO2017067346A1 (zh) 堆叠式倒装芯片封装结构及其制造方法
US9252126B2 (en) Multi Chip Package-type semiconductor device
KR20140045461A (ko) 집적회로 패키지
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
TWI651827B (zh) 無基板封裝結構
TWI614860B (zh) 一種半導體引線鍵合結構及其製程
US20220165674A1 (en) Semiconductor package structure and manufacturing method thereof
TWI654780B (zh) 發光元件及發光元件之製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
JP2007250906A (ja) 半導体装置及びその製造方法
TWI718947B (zh) 半導體封裝元件及其製造方法
TW201913917A (zh) 封裝結構及其製作方法
CN103594425B (zh) 软性基材的封装工艺及其结构