TW201340263A - 半導體封裝結構 - Google Patents

Abstract

一種半導體封裝結構，包括一中介基材、一引腳框架、一晶片以及一封裝膠體。中介基材具有一表面及一圖案化線路層。圖案化線路層具有一第一端與一第二端。引腳框架配置於中介基材的表面上並與中介基材的表面定義出一容置凹槽且包括多個引腳。每一引腳具有一懸臂部及一外接部。引腳的懸臂部與中介基材之圖案化線路層的第二端電性連接。晶片配置於表面上且位於容置凹槽內。晶片具有多個導電凸塊，且晶片透過導電凸塊與中介基材的圖案化線路層之第一端電性連接。封裝膠體覆蓋中介基材、引腳框架與晶片，且填滿容置凹槽並填充於引腳之間。

Description

半導體封裝結構

本發明是有關於一種半導體元件，且特別是有關於一種半導體封裝結構。

半導體封裝技術包含有許多封裝形態，其中屬於四方扁平封裝系列的四方扁平無引腳封裝具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度，因此四方扁平無引腳封裝適用於高頻傳輸(例如射頻頻帶)之晶片封裝，且為低腳位(low pin count)封裝型態的主流之一。

在四方扁平無引腳封裝的製程中，先將多個晶片配置於引腳框架(leadframe)上。然後，藉由多條焊線或多個覆晶凸塊使這些晶片電性連接至引腳框架。之後，藉由封裝膠體來覆蓋引腳框架、這些焊線或這些覆晶凸塊以及這些晶片。最後，藉由切割製程單體化上述結構而得到多個四方扁平無引腳封裝結構。

然而，隨著技術提昇以及元件尺寸微型化的趨勢，晶片的尺寸逐漸縮小。因此，當晶片的尺寸縮小時，晶片與引腳框架之引腳之間的距離相對地增加，如此一來，習知之引腳框架於覆晶接合製程時已無法直接承載晶片，而需另外設計引腳框架以配合縮小尺寸之晶片；或者，具中央電性接點的晶片欲以覆晶方式與引腳接合時，需於晶片上製作重配置線路層(redistribution layer)以使晶片之電性接點能與引腳接觸電性連接，如此皆會造成封裝成本增加。

本發明提供一種半導體封裝結構，其可解決習知晶片尺寸變小而無法直接覆晶結合於引腳框架上的問題。

本發明提出一種半導體封裝結構，其包括一中介基材、一引腳框架、一晶片以及一封裝膠體。中介基材具有一表面及一圖案化線路層。圖案化線路層形成於表面上且具有一第一端與一相對於第一端的第二端。引腳框架配置於中介基材的表面上，並與中介基材的表面定義出一容置凹槽。引腳框架包括多個引腳，其中每一引腳具有一懸臂部以及一外接部，且引腳的懸臂部與中介基材之圖案化線路層的第二端電性連接。晶片配置於中介基材的表面上，且位於容置凹槽內，其中引腳環繞晶片的周圍，且晶片具有多個導電凸塊。晶片透過導電凸塊與中介基材之圖案化線路層的第一端電性連接。封裝膠體覆蓋中介基材、引腳框架與晶片，且填滿容置凹槽並填充於引腳之間。

本發明還提出一種半導體封裝結構，其包括一中介基材、一引腳框架、一晶片以及一封裝膠體。中介基材具有彼此相對的一第一表面與一第二表面、多個第一接墊與多個第二接墊。第一接墊設置於第一表面之一中央區域，而第二接墊位於第二表面之一週邊區域。引腳框架包括一晶片座以及多個環繞晶片座設置的引腳。每一引腳具有一懸臂部以及一外接部，且引腳的懸臂部與中介基材的第二接墊電性連接。晶片配置於中介基材的第一表面上，且位於晶片座的上方。晶片具有多個導電凸塊，並透過導電凸塊與中介基材之第一表面上的第一接墊電性連接。封裝膠體覆蓋晶片、中介基材以及引腳框架，且填充於引腳之間。

基於上述，由於本發明之半導體封裝結構具有中介基材，因此晶片可透過中介基材與引腳框架電性連接，即使晶片尺寸縮小至習知之引腳框架無法直接承載時，仍可沿用習知之引腳框架進行覆晶接合封裝，而無需變更設計。並且可使晶片容置於引腳間之容置凹槽中，可有效縮減封裝體厚度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明之一實施例之一種半導體封裝結構的剖面示意圖。請參考圖1，在本實施例中，半導體封裝結構100a包括一中介基材110a、一引腳框架120a、一晶片130以及一封裝膠體140。詳細來說，中介基材110a具有一表面112a以及一圖案化線路層113，其中圖案化線路層113形成於表面112a上，且具有一第一端113a與一相對第一端113a之第二端113b，其中圖案化線路層113可內埋於中介基材110a的表面112a內。於其他未繪示的實施例中，圖案化線路層113亦可配置於中介基材110a的表面112a上，於此並不加以限制。此外，本實施例之中介基材110a例如是一單層線路基板或薄膜捲帶，於此並不加以限制。

引腳框架120a配置於中介基材110a的表面112a上，且引腳框架120a與中介基材110a的表面112a定義出一容置凹槽C。引腳框架120a包括多個引腳122a，其中每一引腳122a具有一懸臂部122a1以及一外接部122a2。引腳122a的懸臂部122a1與中介基材110a之圖案化線路層113的第二端113b電性連接。晶片130配置於中介基材110a的表面112a上，且位於容置凹槽C內，其中引腳122a環繞晶片130的周圍。晶片130具有多個導電凸塊150，且晶片130透過導電凸塊150與中介基材110a之圖案化線路層113的第一端113a電性連接，因此，晶片130可透過中介基材110a與引腳122a達成電性導通。封裝膠體140覆蓋中介基材110a、引腳框架120a與晶片130，且填滿容置凹槽C並填充於引腳122a之間。

更具體來說，本實施例之引腳框架120a與晶片130配置在中介基材110a的下方，且引腳框架120a與晶片130位於中介基材110a的同一表面112a上，其中每一引腳122a之懸臂部122a1與外接部122a2具有一共同之上表面123a2，懸臂部122a1的一第一下表面121a相對於外接部122a2之一第二下表面123a1具有一凹入之容置空間S，而封裝膠體140填充於容置空間S內。此外，半導體封裝結構100a更包括一導電元件160，其中導電元件160配置於引腳框架120a之引腳122a的懸臂部122a1與中介基材110a的表面112a之間，使懸臂部122a1透過導電元件160與中介基材110a之圖案化線路層113的第二端113b電性連接。於此，導電元件160的材質例如是銲料(solder)、異方性導電膠(anisotropic conductive paste,ACP)、異方性導電膜(anisotropic conductive film,ACF)或其他適當的導電材料。

此外，每一引腳122a之外接部122a2的第二下表面123a1及晶片130的一背面132與封裝膠體140的一底面142實質上齊平。如此一來，晶片130所產生的熱可直接經由其背面132傳遞至外界，可使得半導體封裝結構100a具有較佳的散熱效果。再者，半導體封裝結構100a可透過暴露於封裝膠體140外之引腳122a的外接部122a2的第二下表面123a1與一外部電路(未繪示)電性連接，可有效擴充半導體封裝結構100a的應用範圍。再者，每一引腳122a之上表面123a2可形成多個凹槽部126，封裝膠體140填滿凹槽部126，且凹槽部126可增加引腳122a與封裝膠體140的接觸面積而增強結合強度，而使得引腳122a不易脫落。另外，本實施例之半導體封裝結構100a為一四方扁平無引腳(quad flat non-leaded,QFN)型態之封裝結構。

由於本實施例之半導體封裝結構100a具有中介基材110a，因此晶片130可採用覆晶接合的方式透過導電凸塊150與中介基材110a電性連接，再透過中介基材110a的圖案化線路層113與引腳框架120a之引腳122a電性連接。也就是說，晶片130可依序經由導電凸塊150及中介基材110a而將電訊號傳遞至引腳框架120a。如此一來，可有效解決晶片尺寸變小而無法直接覆晶結合於引腳框架上的問題。此外，由於本實施例之晶片130是配置於引腳122a與中介基材110a之表面112a所定義之容置凹槽C內，因此可有效降低半導體封裝結構100a的封裝厚度，以符合現今薄型化的趨勢。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請參考圖2，本實施例之半導體封裝結構100b與圖1之半導體封裝結構100a相似，惟二者主要差異之處在於：本實施例之半導體封裝結構100b的引腳框架120b與晶片130皆配置在中介基材110b的上方，且位於中介基材110b的同一表面112b上，其中封裝膠體140覆蓋中介基材110b、晶片130與引腳框架120b，且填充於引腳122b之間。更具體來說，中介基材110b之圖案化線路層113的第二端113b係連接懸臂部122b1之第一下表面121b，其中中介基材110b係部份位於懸臂部122b1之容置空間S’中，而晶片130以覆晶方式透過導電凸塊150與中介基材110b之圖案化線路層113的第一端113a電性連接。此外，每一引腳122b之外接部122b2的一第二下表面123b1與封裝膠體140的底面142實質上齊平，因此半導體封裝結構100b可透過暴露於封裝膠體140外之引腳122b的外接部122b2的第二下表面123b1與一外部電路(未繪示)電性連接，可有效擴充半導體封裝結構100b的應用範圍。

值得一提的是，本發明並不限定引腳122b的型態，雖然此處所提及的引腳122b的上表面123b2實質上為一平面，但於其他未繪示的實施例中，引腳122b的上表面123b2亦可形成多個凹槽部，其中凹槽部可用以增加引腳122b與封裝膠體140之間的結合強度，使得引腳122b不易脫落。簡言之，圖2所繪示之引腳122b的型態僅為舉例說明，並不以此為限。

圖3為本發明之又一實施例之一種半導體封裝結構的剖面示意圖。請參考圖3，本實施例之半導體封裝結構100c與圖1之半導體封裝結構100a相似，惟二者主要差異之處在於：本實施例之半導體封裝結構100c之中介基材110c具有彼此相對的一第一表面112c與一第二表面114c、多個第一接墊115以及多個第二接墊116，其中第一接墊115設置於第一表面112c之一中央區域P1，而第二接墊116位於第二表面114c之一週邊區域P2。特別是，第一接墊115與第二接墊116例如是以形成於中介基材110c中的導電跡線與導電通孔達到電性導通。晶片130位於中介基材110c的第一表面112c上，而引腳框架120c位於中介基材110c的第二表面114c上，且引腳122c的懸臂部122c1與中介基材110c的第二接墊116電性連接。也就是說，引腳框架120c與晶片130分別位於中介基材110c的相對兩側表面上。引腳框架120c更包括一晶片座124，其中引腳122c環繞晶片座124配置，且晶片座124位於晶片130的正下方。每一引腳122c之懸臂部122c1的一第一下表面121c相對於外接部122c2之一第二下表面123c1具有一凹入之容置空間S”，而封裝膠體140填充於容置空間S”內。此外，晶片130具有多個導電凸塊150，且晶片130透過導電凸塊150與中介基材110c之第一表面112c上的第一接墊115電性連接。

在本實施例中，每一引腳122c之晶片座124的一第三下表面125及外接部122c2的一第二下表面123c1與封裝膠體140的一底面142實質上齊平。如此一來，晶片130所產生的熱可依序經由導電凸塊150、中介基材110c及晶片座124而傳遞至外界，可有效增加半導體封裝膠體100c的散熱效能。此外，半導體封裝結構100c可透過暴露於封裝膠體140外之引腳122c的外接部122c2的第二表面123c1與一外部電路(未繪示)電性連接，可有效擴充半導體封裝結構100c的應用範圍。此外，半導體封裝結構100c更包括一導電元件160’，配置於每一引腳122c之懸臂部122c1與中介基材110c之第二表面114c之間。其中，每一引腳122c之懸臂部122c1與外接部122c2具有一共同之上表面123c2，且中介基材110c之第二接墊116係以導電元件160’與引腳122c之懸臂部122c1的上表面123c2電性連接。於此，導電元件160’的材質例如是銲料(solder)、異方性導電膠(anisotropic conductive paste,ACP)、異方性導電膜(anisotropic conductive film,ACF)或其他適當的導電材料。

值得一提的是，於其他未繪式的實施例中，亦可於中介基材上設置多個被動元件，其中被動元件例如是電阻、電感、電容其中之一或其組合，可用來增加半導體封裝結構的功能性。此外，本發明並不限定引腳122c的型態，雖然此處所提及的引腳122c的上表面123c2實質上為一平面，但於其他未繪示的實施例中，引腳122c的上表面123c2亦可形成多個凹槽部，其中凹槽部可用以增加引腳122c與封裝膠體140之間的結合強度，使得引腳122c不易脫落。簡言之，圖3所繪示之引腳122c的型態僅為舉例說明，並不以此為限。

綜上所述，由於本發明之半導體封裝結構具有中介基材，因此晶片可採用覆晶接合的方式透過導電凸塊與中介基材電性連接，而導電凸塊可透過中介基材與引腳框架電性連接，意即晶片可依序經由導電凸塊、中介基材而將電訊號傳遞至引腳框架。如此一來，可有效解決晶片尺寸變小而無法直接覆晶結合於引腳框架上的問題。並且可使晶片容置於引腳間之容置凹槽中，可有效縮減封裝體厚度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100a、100b、100c．．．半導體封裝結構

110a、110b、110c．．．中介基材

112a、112b．．．表面

112c．．．第一表面

113．．．圖案化線路層

113a．．．第一端

113b．．．第二端

114c．．．第二表面

115．．．第一接墊

116．．．第二接墊

120a、120b、120c．．．引腳框架

121a、121b、121c．．．第一下表面

122a、122b、122c．．．引腳

122a1、122b1、122c1．．．懸臂部

122a2、122b2、122c1．．．外接部

123a1、123b1、123c1．．．第二下表面

123a2、123b2、123c2．．．上表面

124．．．晶片座

125．．．第三下表面

126．．．凹槽部

130．．．晶片

132．．．背面

140．．．封裝膠體

142．．．底面

150．．．導電凸塊

160、160’．．．導電元件

C．．．容置凹槽

S、S’、S”．．．容置空間

P1．．．中央區域

P2．．．週邊區域

圖1為本發明之一實施例之一種半導體封裝結構的剖面示意圖。

圖2為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。

圖3為本發明之又一實施例之一種半導體封裝結構的剖面示意圖。

100a．．．半導體封裝結構

110a．．．中介基材

112a．．．表面

113．．．圖案化線路層

113a．．．第一端

113b．．．第二端

120a．．．引腳框架

121a．．．第一下表面

122a．．．引腳

122a1．．．懸臂部

122a2．．．外接部

123a1．．．第二下表面

123a2．．．上表面

126．．．凹槽部

130．．．晶片

132．．．背面

140．．．封裝膠體

142．．．底面

150．．．導電凸塊

160．．．導電元件

C．．．容置凹槽

S．．．容置空間

Claims (11)

1. 一種半導體封裝結構，包括：一中介基材，具有一表面以及一圖案化線路層，該圖案化線路層形成於該表面上，且該圖案化線路層具有一第一端與一相對該第一端之第二端；一引腳框架，配置於該中介基材的該表面上，並與該中介基材的該表面定義出一容置凹槽，該引腳框架包括多個引腳，其中各該引腳具有一懸臂部以及一外接部，且該些引腳的該些懸臂部與該中介基材之該圖案化線路層的該第二端電性連接；一晶片，配置於該中介基材的該表面上，且位於該容置凹槽內，其中該些引腳環繞該晶片的周圍，且該晶片具有多個導電凸塊，該晶片透過該些導電凸塊與該中介基材之該圖案化線路層的該第一端電性連接；以及一封裝膠體，覆蓋該中介基材、該引腳框架與該晶片，且填滿該容置凹槽並填充於該些引腳之間。
2. 如申請專利範圍第1項所述之半導體封裝結構，其中各該引腳之該懸臂部與該外接部具有一共同之上表面，該懸臂部的一第一下表面相對於該外接部的一第二下表面具有一凹入之容置空間，而該封裝膠體填充於該容置空間內。
3. 如申請專利範圍第2項所述之半導體封裝結構，其中該中介基材之該圖案化線路層的該第二端係連接該些懸臂部之該上表面。
4. 如申請專利範圍第3項所述之半導體封裝結構，其中各該引腳之該外接部的該第二下表面及該晶片的一背面與該封裝膠體的一底面齊平。
5. 如申請專利範圍第2項所述之半導體封裝結構，其中該中介基材之該圖案化線路層的該第二端係連接該些懸臂部之該第一下表面，其中該中介基材係部份位於該些懸臂部之該容置空間中。
6. 如申請專利範圍第1項所述之半導體封裝結構，其中該些引腳的該些懸臂部係以一導電元件與該中介基材之該圖案化線路層的該第二端電性連接。
7. 如申請專利範圍第6項所述之半導體封裝結構，其中該導電元件的材質包括銲料、異方性導電膠或異方性導電膜。
8. 一種半導體封裝結構，包括：一中介基材，具有彼此相對的一第一表面與一第二表面、多個第一接墊以及多個第二接墊，其中該些第一接墊設置於該第一表面之一中央區域，該些第二接墊位於該第二表面之一週邊區域；一引腳框架，包括一晶片座以及多個環繞該晶片座設置的引腳，其中各該引腳具有一懸臂部以及一外接部，且該些引腳的該些懸臂部與該中介基材的該些第二接墊電性連接；一晶片，配置於該中介基材的該第一表面上，且位於該晶片座的上方，該晶片具有多個導電凸塊，且該晶片透過該些導電凸塊與該中介基材之該第一表面上的該些第一接墊電性連接；以及一封裝膠體，覆蓋該晶片、該中介基材以及該引腳框架，且填充於該些引腳之間。
9. 如申請專利範圍第8項所述之半導體封裝結構，其中各該引腳之該晶片座的一第一下表面及該外接部的一第二下表面與該封裝膠體的一底面齊平。
10. 如申請專利範圍第8項所述之半導體封裝結構，其中各該引腳之該懸臂部與該外接部具有一共同之上表面，該中介基材之該些第二接墊係以一導電元件與該些引腳之該些懸臂部的該上表面電性連接。
11. 如申請專利範圍第10項所述之半導體封裝結構，其中該導電元件的材質包括銲料、異方性導電膠或異方性導電膜。