TW202240822A - 半導體封裝及用於形成半導體封裝的方法 - Google Patents

半導體封裝及用於形成半導體封裝的方法 Download PDF

Info

Publication number
TW202240822A
TW202240822A TW111112824A TW111112824A TW202240822A TW 202240822 A TW202240822 A TW 202240822A TW 111112824 A TW111112824 A TW 111112824A TW 111112824 A TW111112824 A TW 111112824A TW 202240822 A TW202240822 A TW 202240822A
Authority
TW
Taiwan
Prior art keywords
bonding
semiconductor device
lead frame
fingers
semiconductor package
Prior art date
Application number
TW111112824A
Other languages
English (en)
Inventor
張祝嘉
許維倫
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202240822A publication Critical patent/TW202240822A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一種網格陣列式引線框架封裝包括：引線框架，其具有從引線框架外圍向內突出的多個鍵合指；半導體器件，被安裝在該鍵合指的內端上，其中，該半導體器件包括有源表面及設置在該有源表面上的多個輸入/輸出（I/O）焊墊；多個鍵合線，延伸在該多個I/O焊盤和該多個鍵合指之間，用於傳輸來自半導體器件的訊號或傳輸訊號至該半導體器件；模塑料，至少部分地封裝半導體器件、鍵合線和鍵合指；以及阻焊層，附著於模塑料的底表面和每個鍵合指的底表面。

Description

半導體封裝及用於形成半導體封裝的方法
本發明實施例通常涉及半導體封裝領域，更具體地，涉及一種網格陣列式引線框架封裝（grid array type lead frame package）。
如本領域熟知的，球柵陣列（ball grid array，BGA）半導體封裝利用安裝在基板底部的多個焊球作為輸入和輸出端。BGA半導體封裝不僅可以容納更多數量的輸入和輸出訊號，而且尺寸可以比四側引腳扁平半導體封裝（quad flat semiconductor package）更小。
然而，BGA封裝的一個缺點是採用雙馬來醯亞胺三嗪（bismaleimide triazine，BT）樹脂作為基板材料的芯片載體基板，其價格昂貴且可靠性不理想。
以下發明內容僅是說明性的，而無意於以任何方式進行限制。即，提供以下概述來介紹本文描述的新穎和非顯而易見的技術的概念，重點，益處和優點。選擇的實施方式在下面的詳細描述中進一步描述。因此，以下發明內容既不旨在標識所要求保護的主題的必要特徵，也不旨在用於確定所要求保護的主題的範圍。
本發明的目的之一在於提供一種利用引線框架的半導體封裝，具有成本低以及高可靠性的優點。
第一方面，本發明提供了一種半導體封裝，其中，該半導體封裝包括引線框架，包括從該引線框架的外圍向內延伸的多個鍵合指；半導體器件，安裝在該鍵合指的內端上，其中，該半導體器件包括有源表面及位於該有源表面上的多個輸入/輸出（I/O）焊墊；多個鍵合線，延伸在該多個I/O焊盤和該多個鍵合指之間，用於傳輸來自該半導體器件的訊號或傳輸訊號至該半導體器件；模塑料，至少部分地封裝該半導體器件、該鍵合線和該多個鍵合指；以及阻焊層，附接到該模塑料的底表面和該多個鍵合指中的每個鍵合指的底表面。
在一些實施例中，該半導體器件通過黏合膜固定到該多個鍵合指的內端的上表面。
在一些實施例中，該多個鍵合指之間的間隔被填充有該模塑料。
在一些實施例中，該模塑料的底表面與該每個鍵合指的底表面齊平。
在一些實施例中，該阻焊層包括阻焊開口，該阻焊開口分別部分地暴露出該每個鍵合指的底表面。
在一些實施例中，連接元件被設置在該每個鍵合指從該阻焊開口暴露出的底表面上。
在一些實施例中，該連接元件包括焊球或金屬凸塊。
在一些實施例中，該半導體封裝為網格陣列式引線框架封裝。
第二方面，本發明提供了一種用於形成半導體封裝的方法，其中，該方法包括：提供引線框架，其中，該引線框架包括從該引線框架的外圍向內延伸的多個鍵合指；將半導體器件安裝到該多個鍵合指的內端上，其中，該半導體器件包括有源表面及位於該有源表面上的多個輸入/輸出（I/O）焊墊；形成延伸在該多個I/O焊盤和該多個鍵合指之間的多個鍵合線，該多個鍵合線用於傳輸來自該半導體器件的訊號或傳輸訊號至該半導體器件；利用模塑料至少部分地封裝該半導體器件、該多個鍵合線和該多個鍵合指；以及在該模塑料的底表面和該多個鍵合指中的每個鍵合指的底表面上形成阻焊層。
在一些實施例中，該半導體器件通過黏合膜固定到該多個鍵合指的內端的上表面。
在一些實施例中，該多個鍵合指之間的間隔填充有該模塑料。
在一些實施例中，該模塑料的底表面與該每個鍵合指的底表面齊平。
在一些實施例中，該阻焊層包括阻焊開口，該阻焊開口分別部分地暴露出該每個鍵合指的底表面。
在一些實施例中，該方法還包括：在該每個鍵合指從該阻焊開口暴露出的底表面上形成連接元件。
在一些實施例中，該連接元件包括焊球或金屬凸塊。
在一些實施例中，該半導體封裝為網格陣列式引線框架封裝。
本發明內容是通過示例的方式提供的，並非旨在限定本發明。在下面的詳細描述中描述其它實施例和優點。本發明由申請專利範圍限定。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。此外，應當理解的是，可以在不背離本發明精神和範圍的情況下可以對本發明實施例進行機械、化學、電氣和程序上的改變。因此，以下詳細描述不應被理解為限制意義，並且本發明的實施例的範圍僅由所附權利要求限定。
應當理解的是，當一個元件或層被稱為“在…之上”、“連接到”或“耦合到”另一個元件或層時，它可以是直接在另一個元件或層上、直接連接或耦合到另一個元件或層，或者可能存在介於中間的元件或層。相反，當一個元件被稱為“直接在…上”、“直接連接到”或“直接耦合到”另一個元件或層時，則不存在介於中間的元件或層。全文中相同的標號始終指代相同的元件。如本文所用，術語“和/或”包括一個或多個相關列出項目的任意組合和所有組合。
請參考圖1和圖2。圖1是根據本發明實施例示出的示例性半導體封裝（本發明以網格陣列式引線框架封裝為例進行示例說明，但本發明並不限於此）的截面示意圖。圖2是圖1示出的網格陣列式引線框架封裝的透視圖。如圖1和圖2所示，網格陣列式引線框架封裝（grid array type lead frame package）1包括半導體器件（semiconductor device）10，例如，安裝在引線框架（lead frame）20上的半導體芯片（chip）或裸晶（die）。引線框架20由整塊金屬（例如，銅或銅合金）製成，但本發明並不限於此。可以理解地，引線框架20為半導體器件10的載體。
根據本發明實施例，引線框架20包括多個鍵合指（coplanar bonding fingers）201，例如，多個鍵合指201位於半導體器件10的周圍（或者說，半導體器件10被安裝在引線框架20上，特別地，位於引線框架20的多個鍵合指上），在圖2的示例中，多個鍵合指201是共面的（coplanar）。根據本發明實施例，引線框架呈矩形，但本發明並不限於矩形。如圖1所示，多個鍵合指201從矩形引線框架（rectangular lead frame）20的外圍（outer periphery）向內延伸（extend）/突出（project）。根據本發明實施例，半導體器件10可位於多個鍵合指201的內端（inner end）201e上，多個鍵合指201位於半導體器件10的下方。根據本發明實施例，例如，通過使用黏合膜（adhesive film）110，半導體器件10可以被固定到多個鍵合指201的內端201e的上表面（top surface）。
根據本發明一實施例，半導體器件10包括朝上的有源表面（active surface）10a。根據本發明實施例，多個輸入/輸出（input/output，I/O）焊盤/焊墊/焊接點（pad）101被設置在/位於有源表面10a上。根據本發明一實施例，鍵合線（bonding wire，例如，銅線或金線）301延伸在I/O焊盤101和鍵合指201之間，以用於傳輸來自半導體器件10的訊號或傳輸訊號至半導體器件10。根據本發明一實施例，半導體器件10、鍵合線（bonding wires）301和鍵合指201至少部分地被模塑料（molding compound）40封裝。根據本發明實施例，鍵合指201之間的間隔230也填充有模塑料40。根據本發明實施例，模塑料40的底表面（bottom surface）40b與每個鍵合指201的底表面201b齊平。
根據本發明一實施例，網格陣列式引線框架封裝1還包括阻焊層（solder mask layer）50，其附接到（attached to）模塑料40的底表面40b和每個鍵合指201的底表面201b，其中，模塑料40的底表面40b和每個鍵合指201的底表面201b是共面的。根據本發明一實施例，阻焊層50包括多個阻焊開口（solder mask openings）501，其分別部分地暴露出每個鍵合指201的底表面201b（也就是說，每個鍵合指201的底表面201b因阻焊開口501而被部分暴露出）。根據本發明一實施例，連接元件（connecting element）502位於每個鍵合指201在阻焊開口501內暴露出來的底表面201b上，例如，焊球或金屬凸塊，以進一步與外部電路連接。在本發明實施例中，阻焊層50具有不容易上錫的特性。
根據本發明另一實施例，可以在每個鍵合指201暴露出來的底表面201b上提供表面層（surface layer，未示出）。此外，應當理解的是，可以通過電鍍或沉積可焊接材料（例如，鎳和金）來處理鍵合指201。
圖3至圖8是根據本發明實施例示出的用於製造網格陣列式引線框架封裝的示例性方法的示意圖。如圖3所示，引線框架20被提供。引線框架20包括多個鍵合指201，多個鍵合指201從矩形引線框架20的外圍向內延伸/突出（project）。根據本發明另一實施例，鍵合指201的內端201e可以用於機械支撐將被安裝在引線框架20上的半導體器件，例如，半導體芯片或裸晶。
如圖4所示，通過使用黏合膜110，將半導體器件（例如，半導體芯片或裸晶）10固定到鍵合指201的內端201e上。根據本發明實施例，半導體器件10包括朝上的有源表面10a。根據本發明實施例，多個I/O焊盤101被設置在有源表面10a上。如圖4所示，黏合膜110可透過鍵合指201之間的間隙被部分地暴露出來。
如圖5所示，鍵合線（例如，銅線或金線）301被設置/提供在I/O焊盤101和鍵合指201之間，以用於傳輸來自半導體器件10的訊號或傳輸訊號至半導體器件10。
如圖6所示，成型工藝被執行。半導體器件10、鍵合線301和鍵合指201被模塑料40至少部分地封裝。根據本發明實施例，鍵合指201之間的間隔230也被填充有模塑料40。根據本發明一實施例中，模塑料40的底表面40b與每個鍵合指201的底表面201b是齊平的（flush）。
接著，如圖7所示，將阻焊層50附接至模塑料40的底表面40b和每個鍵合指201的底表面201b，其中，模塑料40的底表面40b和每個鍵合指201的底表面201b是共面的。根據本發明另一實施例，阻焊層50還可以包括多個阻焊開口501，其分別部分地暴露每個鍵合指201的底表面201b。根據本發明實施例，阻焊開口501可以是通過使用光刻工藝和蝕刻工藝形成的。
進一步地，本發明提供了一種改進的互連結構，以及提供了三維（three-dimensional，3D）焊球接墊的方式。如圖8所示，連接元件502可被設置在每個鍵合指（例如，焊球或金屬凸塊）201從阻焊開口501暴露出來的底表面201b上，以進一步與外部電路連接。本發明實施例提供的利用引線框架的半導體封裝具有成本低以及高可靠性的優點。
在申請專利範圍中使用諸如“第一”，“第二”，“第三”等序數術語來修改申請專利要素，其本身並不表示一個申請專利要素相對於另一個申請專利要素的任何優先權、優先級或順序，或執行方法動作的時間順序，但僅用作標記，以使用序數詞來區分具有相同名稱的一個申請專利要素與具有相同名稱的另一個元素要素。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:網格陣列式引線框架封裝 10:半導體器件 20:引線框架 40:模塑料 110:黏合膜 101:I/O焊盤 10a:半導體器件10的有源表面 201:鍵合指 201b:鍵合指201的底表面 201e:鍵合指201的內端 50:阻焊層 501:阻焊開口 502:連接元件 230:鍵合指201之間的間隔 40b:模塑料40的底表面 301:鍵合線
附圖（其中，相同的數字表示相同的組件）示出了本發明實施例。包括的附圖用以提供對本公開實施例的進一步理解，以及，附圖被併入並構成本公開實施例的一部分。附圖示出了本公開實施例的實施方式，並且與說明書一起用於解釋本公開實施例的原理。可以理解的是，附圖不一定按比例繪製，因為可以示出一些部件與實際實施中的尺寸不成比例以清楚地說明本公開實施例的概念。 圖1是根據本發明一實施例示出的網格陣列式引線框架封裝的剖面示意圖。 圖2是圖1中的網格陣列式引線框架封裝的透視圖。 圖3至圖8是根據本發明實施例示出的用於製造網格陣列式引線框架封裝的示例性方法的示意圖。 在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
1:網格陣列式引線框架封裝
10:半導體器件
20:引線框架
40:模塑料
110:黏合膜
101:I/O焊盤
10a:半導體器件10的有源表面
201:鍵合指
201b:鍵合指201的底表面
201e:鍵合指201的內端
50:阻焊層
501:阻焊開口
502:連接元件
230:鍵合指201之間的間隔
40b:模塑料40的底表面
301:鍵合線

Claims (16)

  1. 一種半導體封裝，其中，該半導體封裝包括： 引線框架，包括從該引線框架的外圍向內延伸的多個鍵合指； 半導體器件，被安裝在該鍵合指的內端上，其中，該半導體器件包括有源表面及位於該有源表面上的多個輸入/輸出（I/O）焊墊； 多個鍵合線，延伸在該多個I/O焊盤和該多個鍵合指之間，用於傳輸來自該半導體器件的訊號或傳輸訊號至該半導體器件； 模塑料，至少部分地封裝該半導體器件、該鍵合線和該多個鍵合指；以及 阻焊層，附接到該模塑料的底表面和該多個鍵合指中的每個鍵合指的底表面。
  2. 如請求項1所述之半導體封裝，其中，該半導體器件通過黏合膜固定到該多個鍵合指的內端的上表面。
  3. 如請求項1所述之半導體封裝，其中，該多個鍵合指之間的間隔填充有該模塑料。
  4. 如請求項1所述之半導體封裝，其中，該模塑料的底表面與該每個鍵合指的底表面齊平。
  5. 如請求項1所述之半導體封裝，其中，該阻焊層包括阻焊開口，該阻焊開口分別部分地暴露出該每個鍵合指的底表面。
  6. 如請求項5所述之半導體封裝，其中，連接元件被設置在該每個鍵合指從該阻焊開口暴露出的底表面上。
  7. 如請求項6所述之半導體封裝，其中，該連接元件包括焊球或金屬凸塊。
  8. 如請求項1所述之半導體封裝，其中，該半導體封裝為網格陣列式引線框架封裝。
  9. 一種用於形成半導體封裝的方法，其中，該方法包括： 提供引線框架，其中，該引線框架包括從該引線框架的外圍向內延伸的多個鍵合指； 將半導體器件安裝到該多個鍵合指的內端上，其中，該半導體器件包括有源表面及位於該有源表面上的多個輸入/輸出（I/O）焊墊； 形成延伸在該多個I/O焊盤和該多個鍵合指之間的多個鍵合線，該多個鍵合線用於傳輸來自該半導體器件的訊號或傳輸訊號至該半導體器件； 利用模塑料至少部分地封裝該半導體器件、該多個鍵合線和該多個鍵合指；以及 在該模塑料的底表面和該多個鍵合指中的每個鍵合指的底表面上形成阻焊層。
  10. 如請求項9所述之方法，其中，該半導體器件通過黏合膜固定到該多個鍵合指的內端的上表面。
  11. 如請求項9所述之方法，其中，該多個鍵合指之間的間隔被填充有該模塑料。
  12. 如請求項9所述之方法，其中，該模塑料的底表面與該每個鍵合指的底表面齊平。
  13. 如請求項9所述之方法，其中，該阻焊層包括阻焊開口，該阻焊開口分別部分地暴露出該每個鍵合指的底表面。
  14. 如請求項13所述之方法，其中，該方法還包括： 在該每個鍵合指從該阻焊開口暴露出的底表面上形成連接元件。
  15. 如請求項14所述之方法，其中，該連接元件包括焊球或金屬凸塊。
  16. 如請求項9所述之方法，其中，該半導體封裝為網格陣列式引線框架封裝。
TW111112824A 2021-04-07 2022-04-01 半導體封裝及用於形成半導體封裝的方法 TW202240822A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163171639P 2021-04-07 2021-04-07
US63/171,639 2021-04-07
US17/706,620 US20220328382A1 (en) 2021-04-07 2022-03-29 Grid array type lead frame package
US17/706,620 2022-03-29

Publications (1)

Publication Number Publication Date
TW202240822A true TW202240822A (zh) 2022-10-16

Family

ID=80999521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112824A TW202240822A (zh) 2021-04-07 2022-04-01 半導體封裝及用於形成半導體封裝的方法

Country Status (4)

Country Link
US (1) US20220328382A1 (zh)
EP (1) EP4071803A1 (zh)
CN (1) CN115206921A (zh)
TW (1) TW202240822A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171176B2 (ja) * 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
US8455304B2 (en) * 2010-07-30 2013-06-04 Atmel Corporation Routable array metal integrated circuit package fabricated using partial etching process

Also Published As

Publication number Publication date
US20220328382A1 (en) 2022-10-13
EP4071803A1 (en) 2022-10-12
CN115206921A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
KR100574947B1 (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
JP5441313B2 (ja) ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム
US8878361B2 (en) Leadless package system having external contacts
US7619315B2 (en) Stack type semiconductor chip package having different type of chips and fabrication method thereof
US7745918B1 (en) Package in package (PiP)
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
JP2002170918A (ja) 半導体装置及びその製造方法
TWI490988B (zh) 半導體封裝結構
CN106971997A (zh) 半导体结构及其制造方法
US11869829B2 (en) Semiconductor device with through-mold via
US20070052082A1 (en) Multi-chip package structure
US20040188818A1 (en) Multi-chips module package
US20170047262A1 (en) Electronic package and fabrication method thereof
CN101930971A (zh) 多芯片封装结构以及形成多芯片封装结构的方法
TW202240822A (zh) 半導體封裝及用於形成半導體封裝的方法
JP2003060155A (ja) 半導体パッケージ及びその製造方法
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
TW202119471A (zh) 晶片封裝結構及其製作方法
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JP2003017655A (ja) 半導体実装体およびそれを用いた半導体装置
US20020135059A1 (en) Chip packaging structure