CN105405830A - 系统级封装模块和封装方法 - Google Patents

系统级封装模块和封装方法 Download PDF

Info

Publication number
CN105405830A
CN105405830A CN201510908815.4A CN201510908815A CN105405830A CN 105405830 A CN105405830 A CN 105405830A CN 201510908815 A CN201510908815 A CN 201510908815A CN 105405830 A CN105405830 A CN 105405830A
Authority
CN
China
Prior art keywords
pin
module
passive
terminal element
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510908815.4A
Other languages
English (en)
Inventor
于睿
王军鹤
侯召政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Huawei Technologies Co Ltd
Original Assignee
Xian Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Huawei Technologies Co Ltd filed Critical Xian Huawei Technologies Co Ltd
Priority to CN201510908815.4A priority Critical patent/CN105405830A/zh
Publication of CN105405830A publication Critical patent/CN105405830A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明实施例提供一种系统级封装模块和封装方法，包括：引线框架、芯片、无源二端元件，芯片包括第一引脚和第二引脚，无源二端元件包括元件本体和第三引脚；其中，引线框架上设置有挖空的用于容纳无源二端元件的容纳空间；芯片通过第一引脚设置在引线框架上，元件本体设置在容纳空间中，且元件本体的底部与引线框架的底部同高；芯片的第二引脚与无源二端元件的第三引脚直接连接。本发明实施例提供的系统级封装模块和封装方法，能够降低系统级封装模块整体的封装厚度，减小系统级封装模块的体积，提高系统级封装模块的散热效果，降低系统级封装模块内部的通流功耗。

Description

系统级封装模块和封装方法
技术领域
本发明实施例涉及电子封装技术，尤其涉及一种系统级封装模块和封装方法。
背景技术
系统级封装(SystemInaPackage，简称：SiP)模块是一种将多个具有不同功能的电子元件集成在一个封装内，用于实现一个基本完整功能的模块。市面上常见的SiP模块有电源系统级封装(PowerSystemInaPackage，简称：PSiP)模块、蓝牙模块、影像感测模块、记忆卡等。
以用于转换电压的PSiP模块为例，该PSiP模块内部包括引线框架、电感、供电芯片以及阻容器件等。其中，电感、供电芯片以及阻容器件均贴装在引线框架上，并通过塑料封包封固定从而形成一PSiP模块。然而，在上述PSiP模块中，由于电感架空或者平铺的贴装在引线框架上，使得PSiP模块整体的封装厚度均较高，体积较大，同时，由于电感的磁芯被塑料封包覆，使得PSiP模块在工作时散热较差。
故，现有的这种系统级封装模块，无论是从厚度、体积还是从散热效果上来说，都无法满足系统级封装模块在实际使用时的要求。
发明内容
本发明实施例提供一种系统级封装模块和封装方法，用以解决现有技术中系统级封装模块中的无源二端元件通过架空或者平铺的方式设置在引线框架上时，使得系统级封装模块整体的封装厚度均较高，体积较大的技术问题。
第一方面，本发明实施例提供一种系统级封装模块，该系统级封装模块，包括：引线框架、芯片、无源二端元件，所述芯片包括第一引脚和第二引脚，所述无源二端元件包括元件本体和第三引脚；其中，所述引线框架上设置有挖空的用于容纳所述无源二端元件的容纳空间；
所述芯片通过所述第一引脚设置在所述引线框架上，所述元件本体设置在所述容纳空间中，且所述元件本体的底部与所述引线框架的底部同高；所述芯片的第二引脚与所述无源二端元件的第三引脚直接连接。
通过第一方面提供的系统级封装模块，即通过将无源二端元件的元件本体直接设置在引线框架的容纳空间中，使得无源二端元件的元件本体与引线框架的底部位于同一水平线上，降低了无源二端元件在系统级封装模块内部的垂直高度，进而降低了系统级封装模块整体的封装厚度，减小了系统级封装模块的体积；同时，由于无源二端元件的元件本体的底部与引线框架的底部位于同一水平线上，使得无源二端元件的元件本体可以直接裸露在系统级封装模块的底部的表面，进而使得无源二端元件的元件本体可以直接与外界进行热交换，提高了无源二端元件的散热效果，进而提高了系统级封装模块的散热效果；进一步地，由于上述芯片与无源二端元件直接连接，因此可以降低芯片和无源二端元件电连接的互联电阻，进而可以降低系统级封装模块内部的通流功耗。
进一步地，在第一方面的第一种可能的实施方式中，所述无源二端元件还包括：第四引脚；所述第四引脚设置在所述容纳空间中，且所述第四引脚的底部与所述引线框架的底部同高。
通过该第一种可能的实施方式提供的系统级封装模块，使得无源二端元件的第四引脚的底部可以直接裸露在系统级封装模块的底部的表面，进而使得无源二端元件可以直接通过该第四引脚与外部导线、模块或设备连接，或直接通过该第四引脚与系统级封装模块内部的其他无源二端元件连接，因此，可以降低无源二端元件与外部导线、模块或设备之间电连接的互联电阻，或降低无源二端元件与其他无源二端元件之间电连接的互联电阻，进而降低了系统级封装模块的通流功耗。
可选的，在第一方面的第二种可能的实施方式中，所述无源二端元件为电感、电容、电阻中的任一个二端元件。
可选的，在第一方面的第三种可能的实施方式中，所述无源二端元件的两个引脚的结构为海鸥脚结构。
进一步地，在第一方面的第四种可能的实施方式中，所述系统级封装模块为电源系统级封装PSiP模块，所述无源二端元件为所述PSiP模块中的电感，所述元件本体为所述PSiP模块中的电感的磁芯，所述无源二端元件的第三引脚和第四引脚分别为所述PSiP模块中的电感的输入引脚和输出引脚；
所述PSiP模块中的电感的输入引脚与所述PSiP模块中的供电芯片的输出引脚直接连接；
所述PSiP模块中的电感的磁芯设置在所述容纳空间中，且所述磁芯的底部与所述引线框架的底部同高；
所述PSiP模块中的电感的输出引脚设置在所述容纳空间中，且所述电感的输出引脚的底部与所述引线框架的底部同高。
可选的，在第一方面的第五种可能的实施方式中，所述引线框架为铜合金引线框架。
第二方面，本发明实施例提供了一种系统级封装模块的封装方法，该方法包括：将框架膜粘贴在引线框架的底部，并在所述引线框架的上部印刷助焊剂和锡膏，形成待贴装框架；
将芯片的第一引脚贴装在所述待贴装框架的上部；其中，所述芯片还包括第二引脚，所述待贴装框架上设置有挖空的用于容纳无源二端元件的容纳空间；所述无源二端元件包括元件本体和第三引脚；
将所述元件本体穿过所述容纳空间粘贴在所述框架膜上，并将所述第三引脚与所述芯片的第二引脚直接焊接连接，形成待封装模块；
使用塑封料对所述待封装模块进行包封，并将包封后的待封装模块的框架膜去除，并对所述包封后的待封装模块进行打印、电镀、切割，形成所述系统级封装模块。
通过第二方面提供的系统级封装模块的封装方法，可以用于制造上述第一方面所提供的系统级封装模块，其技术效果类似，在此不再赘述。
进一步地，在第二方面的第一种可能的实施方式中，所述无源二端元件还包括：第四引脚；
在所述将所述元件本体穿过所述容纳空间粘贴在所述框架膜上之后，所述方法还包括：
将所述无源二端元件的第四引脚粘贴在所述框架膜上。
通过该第一种可能的实施方式提供的系统级封装模块的封装方法，可以用于制造上述第一方面的第一种可能的实施方式所提供的系统级封装模块，其技术效果类似，在此不再赘述。
进一步地，在第二方面的第二种可能的实施方式中，所述系统级封装模块为电源系统级封装PSiP模块，所述无源二端元件为所述PSiP模块中的电感，所述元件本体为所述PSiP模块中的电感的磁芯，所述无源二端元件的第三引脚和第四引脚分别为所述PSiP模块中的电感的输入引脚和输出引脚。
可选的，在第二方面的第三种可能的实施方式中，所述电感的输入引脚的结构和输出引脚的结构均为海鸥脚结构。
本发明实施例提供的系统级封装模块和封装方法，通过将无源二端元件的元件本体直接设置在引线框架的容纳空间中，使得无源二端元件的元件本体与引线框架的底部位于同一水平线上，降低了无源二端元件在系统级封装模块内部的垂直高度，进而降低了系统级封装模块整体的封装厚度，减小了系统级封装模块的体积；同时，由于无源二端元件的元件本体的底部与引线框架的底部位于同一水平线上，使得无源二端元件的元件本体可以直接裸露在系统级封装模块的底部的表面，进而使得无源二端元件的元件本体可以直接与外界进行热交换，提高了无源二端元件的散热效果，进而提高了系统级封装模块的散热效果；进一步地，由于上述芯片与无源二端元件直接连接，因此可以降低芯片和无源二端元件电连接的互联电阻，进而可以降低系统级封装模块内部的通流功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的系统级封装模块实施例一的结构示意图；
图2为本发明实施例提供的系统级封装模块实施例二的结构示意图；
图3为本发明实施例提供的系统级封装模块实施例三的俯视图；
图4为本发明实施例提供的系统级封装模块实施例三的主视图；
图5为本发明实施例提供的引线框架的俯视图；
图6为本发明实施例提供的电感设置在引线框架的俯视图；
图7为本发明实施例提供的电感设置在引线框架的主视图；
图8为本发明实施例提供的电感的结构示意图；
图9为本发明实施例提供的系统级封装模块的封装方法实施例一的流程图。
附图标记说明：
1：系统级封装模块；2：PSiP模块；
11：引线框架；12：芯片；
13：无源二端元件；14：电感；
15：供电芯片；16：阻容器件；
17：塑料封；18：框架膜；
111：容纳空间；112：引线框架的底部；
121：第一引脚；122：第二引脚；
131：元件本体；132：第三引脚；
133：第四引脚；141：电感的磁芯；
142：电感的输入引脚；143：电感的输出引脚；
151：供电芯片的输出引脚；152：供电芯片的输入引脚；
161：电阻；162：电容；
1311：元件本体的底部；1331：第四引脚的底部；
1411：电感的磁芯的底部；1431：电感的输出引脚的底部。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
系统级封装模块是一种将多个具有不同功能的电子元件集成在一个封装内，用于实现一个基本完整功能的模块。现有的系统级封装模块包括引线框架、芯片、无源二端元件等，芯片和无源二端元件均设置在引线框架上，其中，无源二端元件设置在引线框架的方式为架空或平铺，可是不论是采用哪种设置方式，上述无源二端元件的元件本体均位于引线框架的上方，导致无源二端元件在系统级封装模块内部的垂直高度较高，从而导致系统级封装模块在封装以后，其整体的封装厚度较高，体积较大的问题；同时，由于上述无源二端元件的元件本体位于引线框架的上方，所以无源二端元件的元件本体的四周会全部被塑料封包覆，使得无源二端元件在工作时其元件本体产生的热量不易散发，导致无源二端元件的元件本体的散热效果很差，进而导致现有的系统级封装模块的散热效果较差的问题。因此，现有的系统级封装模块，无论是从厚度、体积还是从散热效果上来说，都无法满足系统级封装模块在实际使用时的要求。
本发明实施例所涉及的系统级封装模块和封装方法，可用于解决现有的系统级封装模块中的无源二端元件通过架空或者平铺的方式设置在引线框架上时，使得系统级封装模块整体的封装厚度均较高，体积较大的问题，以及因无源二端元件的元件本体被塑料封包覆，导致系统级封装模块在工作时散热较差的技术问题。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本发明实施例提供的系统级封装模块实施例一的结构示意图。如图1所示，该系统级封装模块1包括：引线框架11、芯片12、无源二端元件13，芯片12包括第一引脚121和第二引脚122，无源二端元件13包括元件本体131和第三引脚132；其中，引线框架11上设置有挖空的用于容纳无源二端元件13的容纳空间111；
芯片12通过第一引脚121设置在引线框架11上，元件本体131设置在容纳空间111中，且元件本体131的底部1311与引线框架11的底部112同高；芯片12的第二引脚122与无源二端元件13的第三引脚132直接连接。
具体的，上述系统级封装模块1可以为任意包括芯片12和与芯片12电连接的无源二端元件13的系统级封装模块，其中，这里所说的无源二端元件13例如可以为具有两个引脚的电阻、电容、电感等。
上述系统级封装模块1还可以包括引线框架11，该引线框架11可以为现有技术中的任一具有导电功能的引线框架，例如：铜合金引线框架、铝合金引线框架、纯金属引线框架等，用于承载系统级封装模块1的内部电子元件，以及用于将其承载的这些电子元件之间进行电连接。在本实施例中，上述引线框架11用于承载上述芯片12，不用于承载上述无源二端元件13的元件本体131，也就是说，上述芯片12可以通过其第一引脚121设置在引线框架11上，而上述无源二端元件13的元件本体131并不用通过无源二端元件13引脚设置在引线框架11上，而是直接设置在引线框架11的容纳空间111中，且无源二端元件13的第三引脚132与芯片12的第二引脚122直接焊接连接，从而使得元件本体131的底部1311与引线框架11的底部112同高。其中，上述容纳空间111的大小可以根据系统级封装模块1中的无源二端元件13的数量和大小确定。上述无源二端元件13的第三引脚132的结构例如可以为L型脚结构，还可以为海鸥脚结构，还可以为I型脚结构等。
现有技术中，系统级封装模块内部的芯片和与芯片电连接的无源二端元件均设置在引线框架上，其中，无源二端元件设置在引线框架上的方式为架空或平铺，可是不论是采用哪种设置方式，上述无源二端元件的元件本体均位于引线框架的上方，导致无源二端元件在系统级封装模块内部的垂直高度较高，从而导致系统级封装模块在封装以后，其整体的封装厚度较高，体积较大；而本发明实施例所提供的系统级封装模块1，无源二端元件13的元件本体131的底部1311与引线框架11的底部112同高，即无源二端元件13的元件本体131的底部与引线框架11的底部112位于同一水平线上，降低了无源二端元件13在系统级封装模块1内部的垂直高度，进而降低了系统级封装模块1整体的封装厚度，减小了系统级封装模块1的体积。
同时，在制造现有的系统级封装模块时，现有技术将无源二端元件以及芯片设置在引线框架上之后，还需要使用塑封料填充无源二端元件和芯片与引线框架之间的缝隙，用于保护无源二端元件和芯片，达到绝缘、防湿、防潮、放震动的目的，但是由于上述无源二端元件的元件本体位于引线框架的上方，所以无源二端元件的元件本体的四周会全部被塑料封包覆，使得无源二端元件在工作时其元件本体产生的热量不易散发，导致无源二端元件的元件本体的散热效果很差，进而导致现有的系统级封装模块的散热效果较差；而本发明实施例所提供的系统级封装模块1，无源二端元件13的元件本体131的底部1311与引线框架11的底部112位于同一水平线上，因此，在制造本发明实施例提供的系统级封装模块1时，使用塑封料填充无源二端元件13和芯片12与引线框架11之间的缝隙时，无源二端元件13的元件本体131的底部1311并不会被塑料封包覆，而是直接裸露在系统级封装模块1的底部的表面，使得无源二端元件13在工作时，无源二端元件13的元件本体131所产生的热量可以直接与外界进行热交换，提高了无源二端元件13的散热效果，进而提高了系统级封装模块1的散热效果。
进一步地，现有的系统级封装模块内部的芯片和无源二端元件的电连接的方式为：芯片的第二引脚与无源二端元件的第三引脚分别焊接在引线框架上，进而通过引线框架实现电连接，然而由于上述“芯片的第二引脚与引线框架之间”以及“无源二端元件的第三引脚与引线框架之间”均需要使用焊锡连接，且由于焊锡的导电率较低，使得芯片与无源二端元件之间电连接的互联电阻较高，通流功耗较大；而本发明实施例所提供的系统级封装模块1，芯片12的第二引脚122与无源二端元件13的第三引脚132直接连接，而不用通过引线框架11连接，因此，可以减少芯片12与无源二端元件13电连接时的焊接次数，即减少了芯片12的第二引脚122和无源二端元件13的第三引脚132之间电连接的焊锡量，进而降低了芯片12和无源二端元件13电连接的互联电阻，进而降低了系统级封装模块1内部的通流功耗。
本发明实施例提供的系统级封装模块，通过将无源二端元件的元件本体直接设置在引线框架的容纳空间中，使得无源二端元件的元件本体与引线框架的底部位于同一水平线上，降低了无源二端元件在系统级封装模块内部的垂直高度，进而降低了系统级封装模块整体的封装厚度，减小了系统级封装模块的体积；同时，由于无源二端元件的元件本体的底部与引线框架的底部位于同一水平线上，使得无源二端元件的元件本体可以直接裸露在系统级封装模块的底部的表面，进而使得无源二端元件的元件本体可以直接与外界进行热交换，提高了无源二端元件的散热效果，进而提高了系统级封装模块的散热效果；进一步地，由于上述芯片与无源二端元件直接连接，因此可以降低芯片和无源二端元件电连接的互联电阻，进而可以降低系统级封装模块内部的通流功耗。
图2为本发明实施例提供的系统级封装模块实施例二的结构示意图。如图2所示，上述系统级封装模块1的无源二端元件13还包括第四引脚133，该第四引脚133设置在容纳空间111中，且第四引脚133的底部1331与引线框架11的底部112同高。
具体的，上述无源二端元件13的第四引脚133的结构例如可以为L型脚结构，还可以为海鸥脚结构，还可以为I型脚结构等，图2中示出的是第四引脚133的结构为L型脚结构的系统级封装模块1。需要说明的是，上述无源二端元件13的第四引脚133的结构与第三引脚132的结构可以相同，也可以不同，具体可以根据系统级封装模块1的结构设计确定。
现有技术中，当系统级封装模块中的无源二端元件的其中一个引脚与外部导线、模块或设备电连接时，则该引脚需要通过引线框架与外部导线、模块或设备电连接，具体为：该引脚首先通过表面组装技术(SurfaceMountTechnology，简称：SMT)方式与设置在引线框架上的系统级封装模块的输入引脚或输出引脚连接，然后系统级封装模块的输入引脚或输出引脚再通过SMT方式与外部导线、模块或设备电连接。也就是说，现有的系统级封装模块中的无源二端元件在实现与外部导线、模块或设备之间电连接时，需要通过两次SMT。由于上述“该引脚与设置在引线框架上的系统级封装模块的输入引脚或输出引脚之间”以及“系统级封装模块的输入引脚或输出引脚与外部导线、模块或设备之间”在通过SMT方式连接时，均需要使用焊锡连接，且由于焊锡的导电率较低，使得该引脚与外部导线、模块或设备之间电连接的互联电阻较高，通流功耗较大。
而在本发明实施例提供的系统级封装模块1中，上述无源二端元件13的第四引脚133可以设置在容纳空间111中，且第四引脚133的底部1331与引线框架11的底部112同高，以使得该第四引脚133的底部1331可以直接裸露在系统级封装模块1的底部的表面，使得上述无源二端元件13可以直接通过第四引脚133与外部导线、模块或设备电连接，与现有的系统级封装模块中的无源二端元件在实现与外部导线、模块或设备之间电连接时，需要通过两次SMT相比，本发明实施例提供的系统级封装模块1，可以降低无源二端元件13与外部导线、模块或设备之间电连接的互联电阻，进而降低了系统级封装模块1的通流功耗。
进一步地，当上述系统级封装模块1中包括两个无源二端元件13，且该两个无源二端元件13之间有电连接关系时，通过上述将无源二端元件13的第四引脚133设置在容纳空间111中的方式，使该两个无源二端元件13的第四引脚133之间可以直接电连接，与现有系统级封装模块中所有的无源二端元件的引脚均通过SMT的方式贴装在引线框架上，任意两个无源二端元件之间的电连接均通过引线框架来实现相比，本实施例提供的系统级封装模块1，在实现了无源二端元件13与其他无源二端元件13之间电连接基础上，减少了无源二端元件13与其他无源二端元件13之间电连接的焊锡量，即，降低了无源二端元件13与其他无源二端元件13之间电连接的互联电阻，进而降低了系统级封装模块1内部的通流功耗。
本发明实施例提供的系统级封装模块，通过将无源二端元件的第四引脚直接设置引线框架的容纳空间中、且使第四引脚的底部与引线框架的底部同高的方式，使得第四引脚的底部可以直接裸露在系统级封装模块的底部的表面，进而使得无源二端元件可以直接通过该第四引脚与外部导线、模块或设备连接，或直接通过该第四引脚与系统级封装模块内部的其他无源二端元件连接，因此，可以降低无源二端元件与外部导线、模块或设备之间电连接的互联电阻，或降低无源二端元件与其他无源二端元件之间电连接的互联电阻，进而降低了系统级封装模块的通流功耗。
为了便于对本发明实施例的理解，下面以一个具体的示例对本发明实施例作详细的说明，图3为本发明实施例提供的系统级封装模块实施例三的俯视图，图4为本发明实施例提供的系统级封装模块实施例三的主视图，如图3和图4所示，在本实施例中，上述系统级封装模块为电源系统级封装(PowerSystemInaPackage，简称：PSiP)模块2，上述无源二端元件为PSiP模块2中的电感14，该无源二端元件的元件本体具体为PSiP模块2中的电感14的磁芯141，无源二端元件的第三引脚和第四引脚分别为PSiP模块2中的电感14的输入引脚142和电感14的输出引脚143，上述芯片为PSiP模块2中的供电芯片15，该芯片的第一引脚具体为PSiP模块2中的供电芯片15的输入引脚152，该芯片的第二引脚具体为PSiP模块2中的供电芯片15的输出引脚151。其中，上述PSiP模块2中的电感14的输入引脚142与PSiP模块2中的供电芯片15的输出引脚151直接连接；PSiP模块2中的电感14的磁芯141设置在容纳空间111中，且磁芯141的底部1411与引线框架11的底部112同高；PSiP模块2中的电感14的输出引脚143设置在容纳空间111中，且电感14的输出引脚143的底部1431与引线框架11的底部112同高。
具体的，上述PSiP模块2可以包括电感14、供电芯片15、引线框架11，其中，引线框架11上预先设置有挖空的用于容纳无源二端元件(即电感14)的容纳空间111，图5为本发明实施例提供的引线框架的俯视图，图6为本发明实施例提供的电感设置在引线框架的俯视图，图7为本发明实施例提供的电感设置在引线框架的主视图，如图5、图6和图7所示，在本实施例中，上述引线框架11的底部预先粘贴有框架膜18，上述引线框架11上设置有挖空的用于容纳电感14的容纳空间111，即为图5和图6所示的虚线框部分，PSiP模块2中的电感14的磁芯141可以设置在容纳空间111中，以使得电感14的磁芯141的底部1411与引线框架11的底部112同高，即电感14的磁芯141的底部1411与引线框架11的底部112位于同一水平线上，因此，可以降低电感14在PSiP模块2内部的垂直高度降低，进而降低PSiP模块2整体的封装厚度，减小PSiP模块2的体积；同时，由于电感14的磁芯141的底部1411与引线框架11的底部112位于同一水平线上，电感14的磁芯141的底部1411并不会被塑料封包覆，而是直接裸露在PSiP模块2的底部的表面，可以提高电感14的磁芯141的散热效果，进而提高PSiP模块2的散热效果。
上述PSiP模块2的供电芯片15可以通过供电芯片15的输入引脚152设置在引线框架11上，并通过引线框架与外部导线、模块或设备电连接。具体实现时，上述PSiP模块2的供电芯片15的输入引脚152通过SMT贴装的方式设置在引线框架11上，并通过引线框架11与设置在引线框架11上的PSiP模块2的输入引脚连接，进而通过PSiP模块2的输入引脚与外部导线、模块或设备电连接。
上述PSiP模块2的供电芯片15的输出引脚151与电感14的输入引脚142直接连接，具体实现时，可以将上述电感14的输入引脚142和电感14的输出引脚143的结构设置为海鸥脚结构，图8为本发明实施例提供的电感的结构示意图，如图8所示，由于该电感14的输入引脚142和电感14的输出引脚143均为海鸥脚结构，使得电感14的输入引脚142可以延伸至供电芯片15的输出引脚151处，从而使得供电芯片15的输出引脚151和电感14的输入引脚142直接连接，而不用通过引线框架11连接，因此，可以减少供电芯片15的输出引脚151和电感14的输入引脚142之间电连接的焊接次数，即减少了供电芯片15的输出引脚151和电感14的输入引脚142之间电连接的焊锡量，进而降低了供电芯片15和电感14之间电连接的互联电阻，进而降低了PSiP模块2的通流功耗。
上述PSiP模块2的电感14的输出引脚143的结构也为海鸥脚结构，使得该电感14的输出引脚143可以设置在容纳空间111中，以使得电感14的输出引脚143的底部1431与引线框架11的底部112同高，进而使得电感14的输出引脚143的底部1431直接裸露在PSiP模块2的底部的表面，从而使得电感14可以直接通过电感14的输出引脚143与外部导线、模块或设备连接，而不用再通过将电感14的输出引脚143通过SMT的贴装方式设置在引线框架11上，再通过设置在引线框架11上的PSiP模块2的输出引脚与外部导线、模块或设备之间电连接，因此可以降低电感14与外部导线、模块或设备之间电连接的互联电阻，进而降低了PSiP模块2的通流功耗。
继续参照图3和图4，上述PSiP模块2中还可以包括有电阻161和电容162(简称：阻容器件16)，图3和图4示出的是阻容器件16设置在引线框架11上的示例，可选地，上述阻容器件16的元件本体和引脚也可以设置在容纳空间111中，以使得上述阻容器件16的元件本体的底部和引脚的底部也可以直接裸露在PSiP模块2的底部的表面，进而使得阻容器件16的引脚之间可以直接连接，以降低阻容器件16之间的互联电阻，进而降低PSiP模块2的通流功耗，同时，还可以降低阻容器件在PSiP模块2内部的垂直高度，进而降低PSiP模块2整体的封装厚度，减小PSiP模块2的体积。
参照图3至图8，下面对本实施例提供的PSiP模块2的制造过程进行简单的说明，具体地：
S101：将框架膜18粘贴在引线框架11的底部112，并在引线框架11的上部印刷助焊剂和锡膏，形成待贴装框架；
S102：将供电芯片15的输入引脚152和阻容器件16使用SMT的方式贴装在引线框架11上。
S103：将电感14的磁芯141和电感14的输出引脚143穿过容纳空间111，并使用装片机将电感14的磁芯141和电感14的输出引脚143粘在框架膜18上，并将电感14的输入引脚142与供电芯片15的输出引脚151直接焊接连接，形成待封装PSiP模块；
S104：使用塑封料17对待封装PSiP模块进行包封，并将包封后的待封装PSiP模块的框架膜18去除，并对包封后的待封装PSiP模块进行打印、电镀、切割，形成PSiP模块2。
执行完上述S104之后，就制造完成了PSiP模块2，当该制作完成的PSiP模块2需要与外部导线、模块或设备电连接时，就可以直接使用电感14的输出引脚143和设置在引线框架上的PSiP模块2的输入引脚与外部导线、模块或设备电连接，以向外部模块或设备提供该PSiP模块2的功能。
可选的，在上述PSiP模块2的制造过程中，为了使电感14的磁芯141和电感14的输出引脚143可以牢固的粘在框架膜18上，上述S103中，在将将电感14的磁芯141和电感14的输出引脚143穿过容纳空间111之后，可以使用具有加热功能的装片机将电感14的磁芯141和电感14的输出引脚143粘在框架膜18上，以使得电感14的磁芯141和电感14的输出引脚143与框架膜18之间可以紧密且牢固的粘合在一起。
本发明实施例提供的系统级封装模块，通过将无源二端元件的元件本体直接设置在引线框架的容纳空间中，使得无源二端元件的元件本体与引线框架的底部位于同一水平线上，降低了无源二端元件在系统级封装模块内部的垂直高度，进而降低了系统级封装模块整体的封装厚度，减小了系统级封装模块的体积；同时，由于无源二端元件的元件本体的底部与引线框架的底部位于同一水平线上，使得无源二端元件的元件本体可以直接裸露在系统级封装模块的底部的表面，进而使得无源二端元件的元件本体可以直接与外界进行热交换，提高了无源二端元件的散热效果，进而提高了系统级封装模块的散热效果；进一步地，由于上述芯片与无源二端元件直接连接，因此可以降低芯片和无源二端元件电连接的互联电阻，进而可以降低系统级封装模块内部的通流功耗。
图9为本发明实施例提供的系统级封装模块的封装方法实施例一的流程图，本实施例的方法适用于封装包括芯片和与芯片电连接的无源二端元件的系统级封装模块，通过该方法得到的系统级封装模块可以降低系统级封装模块整体的封装厚度，减小系统级封装模块的体积，提高系统级封装模块的散热效果，降低系统级封装模块内部的通流功耗。如图9所示，该方法可以包括：
S201、将框架膜粘贴在引线框架的底部，并在引线框架的上部印刷助焊剂和锡膏，形成待贴装框架。
S202、将芯片的第一引脚贴装在待贴装框架的上部；其中，芯片还包括第二引脚，待贴装框架上设置有挖空的用于容纳无源二端元件的容纳空间；无源二端元件包括元件本体和第三引脚。
S203、将元件本体穿过容纳空间粘贴在框架膜上，并将第三引脚与芯片的第二引脚直接焊接连接，形成待封装模块。
S204、使用塑封料对待封装模块进行包封，并将包封后的待封装模块的框架膜去除，并对包封后的待封装模块进行打印、电镀、切割，形成系统级封装模块。
本发明实施例提供的系统级封装模块的封装方法，可以使无源二端元件的元件本体与引线框架的底部位于同一水平线上，还可以使无源二端元件与芯片直接连接，降低了无源二端元件在系统级封装模块内部的垂直高度，以及降低了芯片和无源二端元件电连接的互联电阻，且使得无源二端元件的元件本体可以直接裸露在系统级封装模块的底部的表面，提高了无源二端元件的散热效果，因此，通过该方法得到的系统级封装模块，可以降低系统级封装模块整体的封装厚度，减小系统级封装模块的体积，提高了系统级封装模块的散热效果，降低系统级封装模块内部的通流功耗。
进一步地，在上述实施例的基础上，上述无源二端元件还可以包括：第四引脚；
在将元件本体穿过容纳空间粘贴在框架膜上之后，上述方法还可以包括：
将所述无源二端元件的第四引脚粘贴在所述框架膜上。
本发明实施例提供的系统级封装模块的封装方法，可以用于制造上述系统级封装模块，通过该方法得到的系统级封装模块的技术效果与上述系统级封装模块的技术效果类似，在此不再赘述。
进一步地，在上述实施例的基础上，上述系统级封装模块可以为电源系统级封装PSiP模块，则上述无源二端元件为PSiP模块中的电感，上述元件本体为PSiP模块中的电感的磁芯，上述无源二端元件的第三引脚和第四引脚分别为PSiP模块中的电感的输入引脚和输出引脚。
可选的，上述电感的输入引脚的结构和输出引脚的结构可以均为海鸥脚结构。
本发明实施例提供的系统级封装模块的封装方法，可以用于制造上述系统级封装模块，通过该方法得到的系统级封装模块的技术效果与上述系统级封装模块的技术效果类似，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种系统级封装模块，其特征在于，包括：引线框架、芯片、无源二端元件，所述芯片包括第一引脚和第二引脚，所述无源二端元件包括元件本体和第三引脚；其中，所述引线框架上设置有挖空的用于容纳所述无源二端元件的容纳空间；
所述芯片通过所述第一引脚设置在所述引线框架上，所述元件本体设置在所述容纳空间中，且所述元件本体的底部与所述引线框架的底部同高；所述芯片的第二引脚与所述无源二端元件的第三引脚直接连接。
2.根据权利要求1所述的系统级封装模块，其特征在于，所述无源二端元件还包括：第四引脚；
所述第四引脚设置在所述容纳空间中，且所述第四引脚的底部与所述引线框架的底部同高。
3.根据权利要求1或2所述的系统级封装模块，其特征在于，所述无源二端元件为电感、电容、电阻中的任一个二端元件。
4.根据权利要求2或3所述的系统级封装模块，其特征在于，所述第三引脚的结构和所述第四引脚的结构均为海鸥脚结构。
5.根据权利要求2-4任一项所述的系统级封装模块，其特征在于，所述系统级封装模块为电源系统级封装PSiP模块，所述无源二端元件为所述PSiP模块中的电感，所述元件本体为所述PSiP模块中的电感的磁芯，所述无源二端元件的第三引脚和第四引脚分别为所述PSiP模块中的电感的输入引脚和输出引脚；
所述PSiP模块中的电感的输入引脚与所述PSiP模块中的供电芯片的输出引脚直接连接；
所述PSiP模块中的电感的磁芯设置在所述容纳空间中，且所述磁芯的底部与所述引线框架的底部同高；
所述PSiP模块中的电感的输出引脚设置在所述容纳空间中，且所述电感的输出引脚的底部与所述引线框架的底部同高。
6.根据权利要求1-5任一项所述的系统级封装模块，其特征在于，所述引线框架为铜合金引线框架。
7.一种系统级封装模块的封装方法，其特征在于，包括：
将框架膜粘贴在引线框架的底部，并在所述引线框架的上部印刷助焊剂和锡膏，形成待贴装框架；
将芯片的第一引脚贴装在所述待贴装框架的上部；其中，所述芯片还包括第二引脚，所述待贴装框架上设置有挖空的用于容纳无源二端元件的容纳空间；所述无源二端元件包括元件本体和第三引脚；
将所述元件本体穿过所述容纳空间粘贴在所述框架膜上，并将所述第三引脚与所述芯片的第二引脚直接焊接连接，形成待封装模块；
使用塑封料对所述待封装模块进行包封，并将包封后的待封装模块的框架膜去除，并对所述包封后的待封装模块进行打印、电镀、切割，形成所述系统级封装模块。
8.根据权利要求7所述的方法，其特征在于，所述无源二端元件还包括：第四引脚；
在所述将所述元件本体穿过所述容纳空间粘贴在所述框架膜上之后，所述方法还包括：
将所述无源二端元件的第四引脚粘贴在所述框架膜上。
9.根据权利要求8所述的方法，其特征在于，所述系统级封装模块为电源系统级封装PSiP模块，所述无源二端元件为所述PSiP模块中的电感，所述元件本体为所述PSiP模块中的电感的磁芯，所述无源二端元件的第三引脚和第四引脚分别为所述PSiP模块中的电感的输入引脚和输出引脚。
10.根据权利要求9所述的方法，其特征在于，所述电感的输入引脚的结构和输出引脚的结构均为海鸥脚结构。
CN201510908815.4A 2015-12-09 2015-12-09 系统级封装模块和封装方法 Pending CN105405830A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510908815.4A CN105405830A (zh) 2015-12-09 2015-12-09 系统级封装模块和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510908815.4A CN105405830A (zh) 2015-12-09 2015-12-09 系统级封装模块和封装方法

Publications (1)

Publication Number Publication Date
CN105405830A true CN105405830A (zh) 2016-03-16

Family

ID=55471225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510908815.4A Pending CN105405830A (zh) 2015-12-09 2015-12-09 系统级封装模块和封装方法

Country Status (1)

Country Link
CN (1) CN105405830A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039324A (zh) * 2017-11-09 2018-05-15 西安华为技术有限公司 一种封装模块及其形成方法
CN108565251A (zh) * 2018-05-15 2018-09-21 华为技术有限公司 系统级封装模块及其封装方法、终端设备
CN109192683A (zh) * 2018-09-10 2019-01-11 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线
CN109273376A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的sip集成电路封装方法
CN109273375A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773699A (zh) * 2004-11-09 2006-05-17 三星电子株式会社 具有环形硅退耦电容器的集成电路芯片封装及其制造方法
CN1893061A (zh) * 2005-07-08 2007-01-10 乾坤科技股份有限公司 功率电源模块的封装结构
US20120208324A1 (en) * 2011-02-14 2012-08-16 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN103325755A (zh) * 2012-03-21 2013-09-25 南茂科技股份有限公司 半导体封装结构
CN203589003U (zh) * 2013-10-21 2014-05-07 上海华虹集成电路有限责任公司 集成电路sip封装结构
WO2014141346A1 (ja) * 2013-03-15 2014-09-18 三菱電機株式会社 半導体装置
CN104103617A (zh) * 2013-04-02 2014-10-15 英飞凌科技奥地利有限公司 多层半导体封装
CN104465589A (zh) * 2013-09-12 2015-03-25 株式会社东芝 半导体装置及其制造方法
CN204538022U (zh) * 2015-04-20 2015-08-05 扬州江新电子有限公司 一种双芯片封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773699A (zh) * 2004-11-09 2006-05-17 三星电子株式会社 具有环形硅退耦电容器的集成电路芯片封装及其制造方法
CN1893061A (zh) * 2005-07-08 2007-01-10 乾坤科技股份有限公司 功率电源模块的封装结构
US20120208324A1 (en) * 2011-02-14 2012-08-16 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN103325755A (zh) * 2012-03-21 2013-09-25 南茂科技股份有限公司 半导体封装结构
WO2014141346A1 (ja) * 2013-03-15 2014-09-18 三菱電機株式会社 半導体装置
CN104103617A (zh) * 2013-04-02 2014-10-15 英飞凌科技奥地利有限公司 多层半导体封装
CN104465589A (zh) * 2013-09-12 2015-03-25 株式会社东芝 半导体装置及其制造方法
CN203589003U (zh) * 2013-10-21 2014-05-07 上海华虹集成电路有限责任公司 集成电路sip封装结构
CN204538022U (zh) * 2015-04-20 2015-08-05 扬州江新电子有限公司 一种双芯片封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
中国电子学会生产技术学分会丛书编委会组: "《微电子封装技术》", 30 April 2003 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039324A (zh) * 2017-11-09 2018-05-15 西安华为技术有限公司 一种封装模块及其形成方法
CN108039324B (zh) * 2017-11-09 2019-12-06 西安华为技术有限公司 一种封装模块及其形成方法
CN108565251A (zh) * 2018-05-15 2018-09-21 华为技术有限公司 系统级封装模块及其封装方法、终端设备
CN109192683A (zh) * 2018-09-10 2019-01-11 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线
CN109273376A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的sip集成电路封装方法
CN109273375A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装方法
CN109192683B (zh) * 2018-09-10 2024-03-29 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线

Similar Documents

Publication Publication Date Title
CN105405830A (zh) 系统级封装模块和封装方法
JP6626083B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
WO2019029753A1 (zh) 一种板级架构及其制备方法、移动终端
CN104766848A (zh) 具有背侧管芯连接的芯片嵌入的封装
CN101452925A (zh) 半导体器件
CN103928412A (zh) 半导体装置及制造该半导体装置的方法
CN105280580A (zh) 引线封装体和电子部件的三维堆叠
CN104201120B (zh) 半导体倒装封装方法
CN104283524A (zh) 一种压电石英晶体谐振器及其制作方法
CN103762185A (zh) 半导体叠层封装方法
CN108541340A (zh) 一种高可靠性电子封装结构、电路板及设备
CN111415927A (zh) 封装结构及其制备方法
CN104112733B (zh) 用于封装半导体芯片的模制材料和方法
TW201306211A (zh) 使用含有導線和／或支架和錫球的中介層的封裝連封裝堆疊
CN109587948A (zh) 一种电路板装置及其加工方法
CN106358415A (zh) 电子装置模块及其制造方法
CN107546189B (zh) 封装堆迭结构
CN104051450B (zh) 半导体封装
CN114914234A (zh) 一种功率结构体和制备方法以及设备
CN109326566A (zh) 一种半导体芯片封装结构及其封装方法
CN106601694B (zh) 堆叠结构及其制造方法
CN1997261B (zh) 电子载板及其构装结构
US20240071853A1 (en) Power Semiconductor Module Comprising a First and a Second Compartment and Method for Fabricating the Same
CN204497273U (zh) 一种多项目芯片封装
CN203733774U (zh) 半导体叠层封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160316