CN109273376A - 一种融合smt的sip集成电路封装方法 - Google Patents

一种融合smt的sip集成电路封装方法 Download PDF

Info

Publication number
CN109273376A
CN109273376A CN201811050760.8A CN201811050760A CN109273376A CN 109273376 A CN109273376 A CN 109273376A CN 201811050760 A CN201811050760 A CN 201811050760A CN 109273376 A CN109273376 A CN 109273376A
Authority
CN
China
Prior art keywords
integrated circuit
lead wire
frame
metal lead
wire frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811050760.8A
Other languages
English (en)
Other versions
CN109273376B (zh
Inventor
张巧杏
袁野
全庆霄
潘小华
符爱风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Haobang Hi-Tech Co Ltd
Original Assignee
Wuxi Haobang Hi-Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Haobang Hi-Tech Co Ltd filed Critical Wuxi Haobang Hi-Tech Co Ltd
Priority to CN201811050760.8A priority Critical patent/CN109273376B/zh
Publication of CN109273376A publication Critical patent/CN109273376A/zh
Application granted granted Critical
Publication of CN109273376B publication Critical patent/CN109273376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明涉及的一种融合SMT的SIP集成电路封装结构，其特征在于它包括金属引线框架，金属引线框架上通过锡膏焊接有源器件和无源器件，金属引线框架上通过银胶粘贴芯片。有源器件为分立器件或者集成电路，无源器件为电阻、电感或者电容，分立器件为二极管、三极管、MOS管或者可控硅。本发明的一种融合SMT的SIP集成电路封装结构具有提高生产效率，降低生产成本，保证生产产品质量的优点。

Description

一种融合SMT的SIP集成电路封装方法
技术领域
本发明涉及一种融合SMT的SIP集成电路封装方法。
背景技术
传统的SIP集成电路封装结构一般单独采用一级封装或者二级封装中的一种形式进行生产。
一级封装，是指元器件和多种芯片在金属引线框架上做的封装，芯片通过银胶安装在引线框架上。
二级封装，是指各种元器件和集成电路，通过SMT方式焊接在线路板上。SMT是表面组装技术(表面贴装技术)(Surface Mount Technology的缩写)，称为表面贴装或表面安装技术。是目前电子组装行业里最流行的一种技术和工艺。SMT是一种将无引脚或短引线表面组装元器件(简称SMC/SMD，中文称片状元器件)安装在印制电路板(Printed CircuitBoard，PCB)的表面或其它基板的表面上，通过回流焊或浸焊等方法加以焊接组装的电路装连技术。PCB板精度不够不符合摩尔定律，二级封装存在散热困难的缺陷。
一级封装多个半导体芯片和元器件在金属框架上封装都是采用装片银胶的方式，粘接在金属框架上。
而二级封装是采用锡膏将各种元器件和集成电路及接口焊接在线路板上的。
装片银胶工艺性能好，导电性能散热性能也相当优异。但是，在多种元器件封装时，有源器件如MOS，无源器件如电阻电容，和硅材料的芯片封装在同一封装体内时，0.05mm2焊接尺寸的电阻电容采用1mm级别的硅芯片的银胶装片工艺时，速度慢、精度低。
发明内容
本发明的目的在于克服上述不足，提供提高生产效率，降低生产成本，保证生产产品质量的一种融合SMT的SIP集成电路封装方法。
本发明的目的是这样实现的：
一种融合SMT的SIP集成电路封装方法，采用一种融合SMT的SIP集成电路封装结构的生产流水线进行作业，在金属引线框架上通过锡膏焊接有源器件和无源器件，金属引线框架上通过银胶粘贴芯片。
一种融合SMT的SIP集成电路封装结构的生产流水线，它从前之后依次包括引线框架上料装置、钢网印刷装置、第一AOI自动光学检测装置、有源器件安装装置、无源器件安装装置、回流焊装置、第二AOI自动光学检测装置、芯片安装装置、第一烘烤装置、键合装置、塑封装置、第二烘烤装置、打标装置、电镀装置、成型切筋装置、外观检测包装装置。
回流焊装置启用时内部充满氮气保护。
一种融合SMT的SIP集成电路封装结构的生产方法如下：
步骤一、引线框架上料装置将引线框架上料；
步骤二、钢网印刷装置通过钢网在引线框架上进行印刷；
步骤三、第一AOI自动光学检测装置对钢网印刷后的金属引线框架进行检测；
步骤四、有源器件安装装置在金属引线框架上安装有源器件；
步骤五、有源器件安装装置在金属引线框架上安装无源器件；
步骤六、在回流焊装置内将安装有缘器件的金属引线框架进行回流焊，在此过程中回流焊装置内保持氮气保护，通过氮气保护的回流焊装置，使有源器件与金属框架紧密粘接；
步骤七、第二AOI自动光学检测装置对回流焊完成的金属引线框架进行检测；有不合格之处记录至数据库，该处不进行后续芯片安装作业；
步骤八、芯片安装装置将芯片在金属引线框架上进行安装，根据芯片的多少，芯片安装装置可以设置有多组或者一组；
步骤九、第一烘烤装置将粘贴芯片的金属引线框架进行烘烤；
步骤十、键合装置对上述步骤完成的中间品进行键合作业；
步骤十一、塑封装置对上述步骤完成的中间品进行塑封作业；
步骤十二、第二烘烤装置对上述步骤完成的中间品进行烘烤作业；
步骤十三、打标装置对上述步骤完成的中间品进行打标作业；
步骤十四、电镀装置对上述步骤完成的中间品进行电镀作业；
步骤十五、成型切筋装置对上述步骤完成的中间品进行成型切筋作业；
步骤十六、外观检测包装装置对上述步骤完成的中间品进行外观检测和包装作业。
塑封装置塑封作业时采用塑封料上料架进行塑封料的上料，所述塑封料上料架包括主体框架与横杆，主体框架的内部设置有横杆，主体框架与横杆通过焊接连接，通过焊接连接，从而可以提高整体结构的稳定性，横杆的中侧设置有连接框，横杆与连接框通过焊接连接，主体框架的左右两端设置有放料圆孔，主体框架的下端设置有压条，主体框架的右端上下两端各设置有一个持握手柄，持握手柄可以使得方便进行拿取，两侧持握手柄的内部设置有握把，握把的左端设置有控制装置，控制装置的左端设置有连接块。
主体框架的组成包括有固定端、料孔、上侧板、传动装置和下侧板，固定端的右端上侧设置有上侧板，上侧板的内部设置有料孔，从而可以使得上侧板和下侧板能够运动到同一轴心，上侧板的下端设置有下侧板，下侧板的右端内部设置有传动装置，主体框架通过固定端与横杆固定连接。
传动装置的组成包括有传动链条、复位弹簧、连接座和传动杆，传动链条的下端设置有复位弹簧，复位弹簧可以使得恢复原来的状态，复位弹簧的下端设置有连接座，连接座的下端设置有传动杆，传动装置通过传动杆与连接块固定连接。
控制装置的组成包括有推拉杆、固定座、压缩弹簧、固定块、连接板和控制杆，推拉杆的右端设置有固定座，固定座的右端设置有压缩弹簧，从而可以在压缩弹簧的作用下进行运动，压缩弹簧的右端设置有固定块，固定块的右端设置有连接板，连接板的右端设置有控制杆，控制装置通过控制杆与握把固定连接。
控制杆的组成包括有连接孔、连接杆、固定卡块和传动支杆，固定卡块的下端右侧设置有传动支杆，传动支杆的左侧下端设置有连接杆，从而可以使得更好的进行转动，连接杆的下端设置有连接孔，控制杆通过传动支杆与握把固定连接。
与现有技术相比，本发明的有益效果是：
1、由于是采用SMT工艺装片，只需要一次印刷，就能将一片钢网范围内的数条引线框架同时涂满锡膏，不需要像点浆工艺一次只能点一个点。
2、银胶工艺，装片速度与芯片大小成反比，芯片面积越大，装片速度越慢。随着产品的功耗增加，芯片面积就越大，装片速度就越慢。我们现在采用SMT工艺，有源芯片装片速度与面积无关，大大提高了装片速度。
3、锡膏是由锡银铜组成，回流焊后的导电性能、散热性能大大优于银胶，散热性能是银胶的二倍。
4、银胶成本大大高于锡膏，约是锡膏的10—20倍的价格。
因此本发明的一种融合SMT的SIP集成电路封装方法具有提高生产效率，降低生产成本，保证生产产品质量的优点。
附图说明
图1为实施例1的示意图。
图2为实施例2的示意图。
图3为实施例3的示意图。
图4为本发明的一种融合SMT的SIP集成电路封装结构的生产流水线示意图。
图5为塑封料上料架的结构示意图。
图6为塑封料上料架的主体框架结构示意图。
图7为塑封料上料架的传动装置结构示意图。
图8为塑封料上料架的控制装置结构示意图。
图9为塑封料上料架的控制杆结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明涉及的一种融合SMT的SIP集成电路封装结构，它包括金属引线框架，金属引线框架上通过锡膏焊接有源器件，金属引线框架上通过银胶粘贴芯片，有源器件包括分立器件以及集成电路，无源器件为电阻、电感或者电容，分立器件包括二极管、三极管、MOS管和可控硅等。
参见图图4，一种融合SMT的SIP集成电路封装结构的生产流水线，它从前之后依次包括引线框架上料装置101、钢网印刷装置102、第一AOI自动光学检测装置103、有源器件安装装置104、无源器件安装装置105、回流焊装置106、第二AOI自动光学检测装置107、芯片安装装置108、第一烘烤装置109、键合装置110、塑封装置111、第二烘烤装置112、打标装置113、电镀装置114、成型切筋装置115、外观检测包装装置116。
其中回流焊装置106启用时内部充满氮气保护。
一种融合SMT的SIP集成电路封装结构的生产方法如下：
步骤一、引线框架上料装置101将引线框架上料；
步骤二、钢网印刷装置102通过钢网在引线框架上进行印刷；
一般流水线会至少采用两条完整的金属引线框架一起作业，因此对应的钢网面积能同时放入两条完整的金属引线框架，对应的将装有源器件和无源器件的位置开口(用于上锡膏)，开口面积与有源器件形状大小完全一致，然后使用锡膏印刷，金属引线框架表面印刷上0.08mm(正负5％)厚度的无铅锡膏(选择钢网厚度精确控制锡膏厚度)；
步骤三、第一AOI自动光学检测装置103对钢网印刷后的金属引线框架进行检测；有不合格之处记录至数据库，该处不进行后续芯片安装作业；
步骤四、有源器件安装装置104在金属引线框架上安装有源器件；
步骤五、无源器件安装装置105在金属引线框架上安装无源器件；
步骤六、在回流焊装置106内将安装有缘器件的金属引线框架进行回流焊，在此过程中回流焊装置106内保持氮气保护，通过氮气保护的回流焊装置，使有源器件与金属框架紧密粘接；
步骤七、第二AOI自动光学检测装置107对回流焊完成的金属引线框架进行检测；有不合格之处记录至数据库，该处不进行后续芯片安装作业；
步骤八、芯片安装装置108将芯片在金属引线框架上进行安装，根据芯片的多少，芯片安装装置108可以设置有多组或者一组；
此处通过一般集成电路装片工艺，在需要装片区域，点上形状相似、面积相近的导电银胶或绝缘银胶，将控制芯片或存贮芯片，装在金属引线框架的指定位置上；
步骤九、第一烘烤装置109将粘贴芯片的金属引线框架进行烘烤；此步骤的烘烤温度为170摄氏度-180摄氏度，烧烤固化时间为90分钟-150分钟；
步骤十、键合装置110对上述步骤完成的中间品进行键合作业；
步骤十一、塑封装置111对上述步骤完成的中间品进行塑封作业；
参见图5-图9，其中塑封装置111塑封作业时采用塑封料上料架进行塑封料的上料，所述塑封料上料架包括主体框架5与横杆4，主体框架5的内部设置有横杆4，主体框架5与横杆4通过焊接连接，通过焊接连接，从而可以提高整体结构的稳定性，横杆4的中侧设置有连接框3，横杆4与连接框3通过焊接连接，主体框架5的左右两端设置有放料圆孔2，主体框架5的下端设置有压条1，主体框架5的右端上下两端各设置有一个持握手柄6，持握手柄6可以使得方便进行拿取，两侧持握手柄6的内部设置有握把9，握把9的左端设置有控制装置8，控制装置8的左端设置有连接块7。
进一步，主体框架5的组成包括有固定端51、料孔52、上侧板53、传动装置54和下侧板55，固定端51的右端上侧设置有上侧板53，上侧板53的内部设置有料孔52，从而可以使得上侧板53和下侧板55能够运动到同一轴心，上侧板53的下端设置有下侧板55，下侧板55的右端内部设置有传动装置54，主体框架5通过固定端51与横杆4固定连接。
进一步，传动装置54的组成包括有传动链条541、复位弹簧542、连接座543和传动杆544，传动链条541的下端设置有复位弹簧542，复位弹簧542可以使得恢复原来的状态，复位弹簧542的下端设置有连接座543，连接座543的下端设置有传动杆544，传动装置54通过传动杆544与连接块7固定连接。
进一步，控制装置8的组成包括有推拉杆81、固定座82、压缩弹簧83、固定块84、连接板85和控制杆86，推拉杆81的右端设置有固定座82，固定座82的右端设置有压缩弹簧83，从而可以在压缩弹簧83的作用下进行运动，压缩弹簧83的右端设置有固定块84，固定块84的右端设置有连接板85，连接板85的右端设置有控制杆86，控制装置8通过控制杆86与握把9固定连接。
进一步，控制杆86的组成包括有连接孔861、连接杆862、固定卡块863和传动支杆864，固定卡块863的下端右侧设置有传动支杆864，传动支杆864的左侧下端设置有连接杆862，从而可以使得更好的进行转动，连接杆862的下端设置有连接孔861，控制杆86通过传动支杆864与握把9固定连接。
进一步，持握手柄6共设置有两个，两个持握手柄6分别呈对称设置在主体框架5的右端表面并且与主体框架5通过焊接连接，从而方便进行工作，两个持握手柄6的内部均设置有一个通槽。
进一步，放料圆孔2共设置有十六个，十六个放料圆孔2分别呈对称设置在主体框架5的左右两端，从而可以一次性放置多个物料，从而可以提高工作效率，十六个放料圆孔2左右两端各设置有八个并且深度为六厘米。
进一步，主体框架5为内部中空的矩形体结构，从而可以支撑住上部受到的荷载，主体框架5的长度为四十厘米、宽度为十五厘米并且厚度为五厘米。
所述塑封料上料架的工作原理及使用流程：将塑封料依次放入塑封料上料架的放料圆孔2中，十六个放料圆孔2分别呈对称设置在主体框架5的左右两端，从而可以一次性放置多个物料，从而可以提高工作效率，然后用手拿住持握手柄6，两个持握手柄6分别呈对称设置在主体框架5的右端表面并且与主体框架5通过焊接连接，从而方便进行工作，将塑封料上料架放入塑封装置模具的内部内，这时摁下控制杆86，随后挡条移动，塑封装置模具开模后直接将八颗塑封料同时放入塑封模具中去，此时，只需按动控制装置8，使得压缩弹簧83压缩，从而使得一一对应的上侧板53和下侧板55的中心重合，此时八颗塑封料会从对应的下料通孔落入塑封模具中，其节省了工作时间，利用模压机工作过程的时间，同时手动把八颗塑封料放入该上料架中，塑封料就会从料孔中下落至模具中相应的塑封料位置，然后控制杆86自动弹起，挡条恢复至料孔下方，其使得塑封装置的工作效率高。
步骤十二、第二烘烤装置112对上述步骤完成的中间品进行烘烤作业；
步骤十三、打标装置113对上述步骤完成的中间品进行打标作业；
步骤十四、电镀装置114对上述步骤完成的中间品进行电镀作业；
步骤十五、成型切筋装置115对上述步骤完成的中间品进行成型切筋作业；
步骤十六、外观检测包装装置116对上述步骤完成的中间品进行外观检测和包装作业。
以下是针对一种融合SMT的SIP集成电路封装结构做的三组实施例以及对比例的数据分析对比：
实施例1、参见图1，一种融合SMT的SIP集成电路封装结构的引线框架上设置有一个电阻、一个三极管和一个芯片。电阻和三极管采用锡膏焊接在引线框架上，芯片采用银胶粘贴在引线框架上。
实施例2、参见图2，一种融合SMT的SIP集成电路封装结构的引线框架上设置有一个电容、一个MOS管和一个芯片。电容和MOS管采用锡膏焊接在引线框架上，芯片采用银胶粘贴在引线框架上。
实施例3、参见图3，一种融合SMT的SIP集成电路封装结构的引线框架上设置有一个电阻、一个普通硅和一个芯片。电阻和普通硅采用锡膏焊接在引线框架上，芯片采用银胶粘贴在引线框架上。
以上仅是本发明的具体应用范例，对本发明的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。

Claims (6)

1.一种融合SMT的SIP集成电路封装方法，其特征在于采用一种融合SMT的SIP集成电路封装结构的生产流水线进行作业，在金属引线框架上通过锡膏焊接有源器件和无源器件，金属引线框架上通过银胶粘贴芯片，
一种融合SMT的SIP集成电路封装结构的生产流水线从前至后依次包括引线框架上料装置(101)、钢网印刷装置(102)、第一AOI自动光学检测装置(103)、有源器件安装装置(104)、无源器件安装装置(105)、回流焊装置(106)、第二AOI自动光学检测装置(107)、芯片安装装置(108)、第一烘烤装置(109)、键合装置(110)、塑封装置(111)、第二烘烤装置(112)、打标装置(113)、电镀装置(114)、成型切筋装置(115)、外观检测包装装置(116)，
一种融合SMT的SIP集成电路封装方法的具体步骤如下：
步骤一、引线框架上料装置(101)将引线框架上料；
步骤二、钢网印刷装置(102)通过钢网在引线框架上进行印刷；
步骤三、第一AOI自动光学检测装置(103)对钢网印刷后的金属引线框架进行检测；
步骤四、有源器件安装装置(104)在金属引线框架上安装有源器件；
步骤五、有源器件安装装置(105)在金属引线框架上安装有源器件；
步骤六、在回流焊装置(106)内将安装有缘器件的金属引线框架进行回流焊，在此过程中回流焊装置(106)内保持氮气保护，通过氮气保护的回流焊装置，使有源器件与金属框架紧密粘接；
步骤七、第二AOI自动光学检测装置(107)对回流焊完成的金属引线框架进行检测；有不合格之处记录至数据库，该处不进行后续芯片安装作业；
步骤八、芯片安装装置(108)将芯片在金属引线框架上进行安装，根据芯片的多少，芯片安装装置(108)可以设置有多组或者一组；
步骤九、第一烘烤装置(109)将粘贴芯片的金属引线框架进行烘烤；
步骤十、键合装置(110)对上述步骤完成的中间品进行键合作业；
步骤十一、塑封装置(111)对上述步骤完成的中间品进行塑封作业；
步骤十二、第二烘烤装置(112)对上述步骤完成的中间品进行烘烤作业；
步骤十三、打标装置(113)对上述步骤完成的中间品进行打标作业；
步骤十四、电镀装置(114)对上述步骤完成的中间品进行电镀作业；
步骤十五、成型切筋装置(115)对上述步骤完成的中间品进行成型切筋作业；
步骤十六、外观检测包装装置(116)对上述步骤完成的中间品进行外观检测和包装作业。
2.根据权利要求1所述的一种融合SMT的SIP集成电路封装方法，其特征在于步骤十一中，塑封装置(110)塑封作业时采用塑封料上料架进行塑封料的上料，所述塑封料上料架包括主体框架(5)与横杆(4)，主体框架(5)的内部设置有横杆(4)，主体框架(5)与横杆(4)通过焊接连接，通过焊接连接，从而可以提高整体结构的稳定性，横杆(4)的中侧设置有连接框(3)，横杆(4)与连接框(3)通过焊接连接，主体框架(5)的左右两端设置有放料圆孔(2)，主体框架(5)的下端设置有压条(1)，主体框架(5)的右端上下两端各设置有一个持握手柄(6)，持握手柄(6)可以使得方便进行拿取，两侧持握手柄(6)的内部设置有握把(9)，握把(9)的左端设置有控制装置(8)，控制装置(8)的左端设置有连接块(7)。
3.根据权利要求2所述的一种融合SMT的SIP集成电路封装方法，其特征在于主体框架(5)的组成包括有固定端(51)、料孔(52)、上侧板(53)、传动装置(54)和下侧板(55)，固定端(51)的右端上侧设置有上侧板(53)，上侧板(53)的内部设置有料孔(52)，从而可以使得上侧板(53)和下侧板(55)能够运动到同一轴心，上侧板(53)的下端设置有下侧板(55)，下侧板(55)的右端内部设置有传动装置(54)，主体框架(5)通过固定端(51)与横杆(4)固定连接。
4.根据权利要求3所述的一种融合SMT的SIP集成电路封装方法，其特征在于传动装置(54)的组成包括有传动链条(541)、复位弹簧(542)、连接座(543)和传动杆(544)，传动链条(541)的下端设置有复位弹簧(542)，复位弹簧(542)可以使得恢复原来的状态，复位弹簧(542)的下端设置有连接座(543)，连接座(543)的下端设置有传动杆(544)，传动装置(54)通过传动杆(544)与连接块(7)固定连接。
5.根据权利要求2所述的一种融合SMT的SIP集成电路封装方法，其特征在于控制装置(8)的组成包括有推拉杆(81)、固定座(82)、压缩弹簧(83)、固定块(84)、连接板(85)和控制杆(86)，推拉杆(81)的右端设置有固定座(82)，固定座(82)的右端设置有压缩弹簧(83)，从而可以在压缩弹簧(83)的作用下进行运动，压缩弹簧(83)的右端设置有固定块(84)，固定块(84)的右端设置有连接板(85)，连接板(85)的右端设置有控制杆(86)，控制装置(8)通过控制杆(86)与握把(9)固定连接。
6.根据权利要求5所述的一种融合SMT的SIP集成电路封装方法，其特征在于控制杆(86)的组成包括有连接孔(861)、连接杆(862)、固定卡块(863)和传动支杆(864)，固定卡块(863)的下端右侧设置有传动支杆(864)，传动支杆(864)的左侧下端设置有连接杆(862)，从而可以使得更好的进行转动，连接杆(862)的下端设置有连接孔(861)，控制杆(86)通过传动支杆(864)与握把(9)固定连接。
CN201811050760.8A 2018-09-10 2018-09-10 一种融合smt的sip集成电路封装方法 Active CN109273376B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811050760.8A CN109273376B (zh) 2018-09-10 2018-09-10 一种融合smt的sip集成电路封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811050760.8A CN109273376B (zh) 2018-09-10 2018-09-10 一种融合smt的sip集成电路封装方法

Publications (2)

Publication Number Publication Date
CN109273376A true CN109273376A (zh) 2019-01-25
CN109273376B CN109273376B (zh) 2020-04-17

Family

ID=65188452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811050760.8A Active CN109273376B (zh) 2018-09-10 2018-09-10 一种融合smt的sip集成电路封装方法

Country Status (1)

Country Link
CN (1) CN109273376B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808221A (zh) * 2019-11-11 2020-02-18 东莞记忆存储科技有限公司 用于sip封装的smt和da制程整合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943455B1 (en) * 2003-02-27 2005-09-13 Power-One Limited Packaging system for power supplies
CN102074559A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
CN203300632U (zh) * 2013-06-20 2013-11-20 无锡华润安盛科技有限公司 一种半导体双面封装结构
CN105405830A (zh) * 2015-12-09 2016-03-16 西安华为技术有限公司 系统级封装模块和封装方法
JP2018047499A (ja) * 2016-09-23 2018-03-29 住友金属鉱山株式会社 Ｂｉ基はんだ合金及びその製造方法、並びに、そのはんだ合金を用いた電子部品及び電子部品実装基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943455B1 (en) * 2003-02-27 2005-09-13 Power-One Limited Packaging system for power supplies
CN102074559A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
CN203300632U (zh) * 2013-06-20 2013-11-20 无锡华润安盛科技有限公司 一种半导体双面封装结构
CN105405830A (zh) * 2015-12-09 2016-03-16 西安华为技术有限公司 系统级封装模块和封装方法
JP2018047499A (ja) * 2016-09-23 2018-03-29 住友金属鉱山株式会社 Ｂｉ基はんだ合金及びその製造方法、並びに、そのはんだ合金を用いた電子部品及び電子部品実装基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808221A (zh) * 2019-11-11 2020-02-18 东莞记忆存储科技有限公司 用于sip封装的smt和da制程整合方法
CN110808221B (zh) * 2019-11-11 2022-03-29 东莞记忆存储科技有限公司 用于sip封装的smt和da制程整合方法

Also Published As

Publication number Publication date
CN109273376B (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
CN209133467U (zh) 一种融合smt工序的多芯片封装生产流水线
CN108337821B (zh) 一种电路板的焊接方法
CN109273375A (zh) 一种融合smt的mcm集成电路封装方法
CN109192683A (zh) 一种融合smt工序的mcm集成电路封装生产流水线
CN103401438B (zh) 表面贴装桥式整流器及其制造方法
CN106686905A (zh) 一种片状元器件的贴片工艺
CN202877673U (zh) 焊接机构
CN107041081A (zh) Pcb表面贴装方法和印刷电路板
CN107889374A (zh) 一种通孔器件的焊料补偿式回流焊接方法
CN106653977A (zh) 一种倒装芯片封装结构及成型方法
CN109963413A (zh) Smt贴装回流焊工艺装备
CN109449149A (zh) 基于高灵敏高耐压光耦合芯片模块的封装结构
CN105513977B (zh) 一种智能功率模块及其封装方法
CN109273376A (zh) 一种融合smt的sip集成电路封装方法
CN108962857A (zh) 一种融合smt的sip集成电路封装结构
CN103108498A (zh) 一种在pcb电路板表面贴装零件的方法
CN102883552A (zh) Lga和bga返修工艺
CN109087876A (zh) 一种融合smt工序的sip集成电路封装生产流水线
CN109119393A (zh) 一种融合smt的mcm集成电路封装结构
CN209133461U (zh) 一种融合smt工序的sip封装生产流水线
CN209133499U (zh) 一种融合smt的sip封装结构
CN110116252A (zh) 一种lccc器件植柱焊接工装及采用其对lccc器件植柱的方法
CN109378307A (zh) 一种多芯片的模块式封装结构
CN209487504U (zh) 基于高灵敏高耐压光耦合芯片模块的集成电路封装结构
CN209487494U (zh) 一种多芯片的模块式集成电路封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant