CN203300632U - 一种半导体双面封装结构 - Google Patents

一种半导体双面封装结构 Download PDF

Info

Publication number
CN203300632U
CN203300632U CN2013203575340U CN201320357534U CN203300632U CN 203300632 U CN203300632 U CN 203300632U CN 2013203575340 U CN2013203575340 U CN 2013203575340U CN 201320357534 U CN201320357534 U CN 201320357534U CN 203300632 U CN203300632 U CN 203300632U
Authority
CN
China
Prior art keywords
crystal oscillator
island
lead frame
oscillator element
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013203575340U
Other languages
English (en)
Inventor
孙宏伟
王建新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Micro Assembly Tech Ltd
Original Assignee
Wuxi China Resources Micro Assembly Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Micro Assembly Tech Ltd filed Critical Wuxi China Resources Micro Assembly Tech Ltd
Priority to CN2013203575340U priority Critical patent/CN203300632U/zh
Application granted granted Critical
Publication of CN203300632U publication Critical patent/CN203300632U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本实用新型公开了一种半导体双面封装结构，包括引线框、置于引线框一侧的半导体芯片，以及置于引线框上相对于半导体芯片另一侧的晶振元件，所述引线框包括小岛和设置于小岛周围的内引脚，其中：所述晶振元件与所述小岛之间设有焊料层，所述晶振元件经该焊料层与所述小岛粘接固定。本实用新型通过增加焊料层，使晶振元件与小岛固定，解决了晶振元件的偏移和外引脚焊点易脱落的不良问题，提高了产品的可靠性。

Description

一种半导体双面封装结构
技术领域
本实用新型涉及一种半导体封装技术，具体涉及一种半导体双面封装结构，尤其是指一种半导体芯片与晶振同时封装的结构。
背景技术
根据不同的电路功能要求，有时需要半导体芯片与晶振10通过半导体塑封工艺一并封装起来，在引线框11的小岛12上，半导体芯片置于小岛12正面，晶振10置于小岛12背面，如图1所示。现有技术中，半导体芯片通过银胶固定于引线框小岛上，并由若干根金线引出与引线框上相应的引脚联接，晶振的固定则仅靠晶体2个外引脚与引线框粘接，可以是通过点焊或焊料再回流的工艺方式完成。
然而，在回流焊固化过程中，引线框11在导轨上传送，易出现焊点脱落和晶振10元器件偏移中心线，或是在产品塑封成型过程中，塑封料流动也易发生晶振10偏移，如图2所示。由于粘接强度不足，导致焊点脱落和晶振元器件位置偏移，从而造成了产品瑕疵或不良，影响良品率，增加了生产成本。
实用新型内容
本实用新型目的是提供一种半导体双面封装结构，通过结构的改良，可提高产品的可靠性，减少不良品率。
为达到上述目的，本实用新型采用的技术方案是：一种半导体双面封装结构，包括引线框、置于引线框一侧的半导体芯片，以及置于引线框上相对于半导体芯片另一侧的晶振元件，所述引线框包括小岛和设置于小岛周围的内引脚，所述晶振元件与所述小岛之间设有焊料层，所述晶振元件经该焊料层与所述小岛粘接固定。
在其中一个实施例中，所述焊料层的面积占所述晶振元件与所述小岛接触面积的二分之一至全部（1/2～1）。
进一步地，所述晶振元件的形状为圆柱形或长方体形。
在其中一个实施例中，所述焊料层设置于所述小岛中部，该焊料层占所述小岛面积的二分之一至五分之四（1/2～4/5）。
在其中一个实施例中，所述晶振元件的外引脚与所述引线框经焊料连接。
在其中一个实施例中，所述半导体芯片经银胶固定于所述小岛的正面，所述晶振元件与所述小岛接触的主体区经焊料层固定于小岛的背面，晶振元件的外引脚经焊料连接。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：本实用新型中晶振元件在与小岛之间增加焊料层进行固定，与以往仅以外引脚焊接的固定方式相比，提高了晶振元件与引线框之间的粘接强度，有效减少甚至避免晶振元件的偏移和外引脚焊点脱落的不良问题，产品稳定性得到提升，且消除了因焊接强度低而引起可靠性失效的风险。
附图说明
图1是本实用新型背景技术中焊接点示意图；
图2是本实用新型背景技术中晶振元件偏移状态的示意图；
图3是本实用新型实施例一中引线框小岛背面粘接区域俯视示意图；
图4是本实用新型实施例一的使用状态剖面示意图。
其中：10、晶振；11、引线框；12、小岛；20、引线框；21、半导体芯片；22、晶振元件；23、小岛；24、内引脚；25、金线；26、焊料；27、焊料层；28、外引脚。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例一：参见图3、4所示，一种半导体双面封装结构，包括引线框20、置于引线框20一侧的半导体芯片21，以及置于引线框20上相对于半导体芯片21另一侧的晶振元件22。
如图3所示，所述引线框20包括小岛23和设置于小岛23周围的内引脚24，在本实施例中，所述晶振元件22为圆柱形，但是，本领域技术人员悉知，晶振元件22也可以为其它形状，例如，长方体形。
如图4所示，所述半导体芯片21经银胶固定于所述小岛23的正面，半导体芯片21通过金线25与两旁的引线框20内引脚24连接，根据半导体芯片21的不同功能要求设置内引脚24数，通常为八个、十六个、二十四个等，金线25与内引脚24通过锡膏焊料26连接。所述晶振元件22与半导体芯片21在不同面上，位于所述小岛23的背面，半导体芯片21与接触的部分为主体区，在主体区处刷焊料层27，以此将晶振元件22主体区与小岛23的背面固定，而晶振元件22的外引脚28经焊料26与引线框20的内引脚24连接。
如图3所示，所述焊料层27设置于所述小岛23中部，略宽于晶振元件22，占所述小岛23面积约二分之三。该焊料层27的面积的大小，与实际晶振元件22的主体区大小、小岛23本身面积大小以及晶振元件22两个外引脚28尺寸等参数有关，需要综合考虑，以达到最佳的固定效果。在本实施例中，焊料层27的面积为1.6毫米×1.6毫米。
本实施例中，在引线框20小岛23背面增加刷锡膏焊料，再贴上晶振元件22，将晶振圆柱体与小岛23背面相接，然后取出放置在回流焊设备上将焊料固化，对于在原有两点焊接的方法再增加小岛23背面与晶振元件22焊接的方式，充分考虑了材料的选择和工艺流程，在加工过程中可以同时完成，基本不增加加工时间和成本，实际验证工艺可行。解决了焊点脱落和晶振偏移的问题，提升了产品质量，比较顺利开发了引线框20小岛23双面贴有芯片和晶振元件22封装技术并实现量产。
实施例二：一种半导体双面封装结构，在本实施例中，结构与实施例一相类似，不同点在于：所述晶振元件为长方体形，所述焊料层的面积占所述晶振元件与所述小岛接触面积的四分之三，晶振元件的外引脚通过点焊与引线框的内引脚连接。
综上所述实施例仅表达了本实用新型的集中实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是对于本领域的普通技术人员来说，在不拖累本实用新型构思的前提下，还可以做出若干变形和改进，这些都是属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以权利要求为准。

Claims (6)

1.一种半导体双面封装结构，包括引线框、置于引线框一侧的半导体芯片，以及置于引线框上相对于半导体芯片另一侧的晶振元件，所述引线框包括小岛和设置于小岛周围的内引脚，其特征在于：所述晶振元件与所述小岛之间设有焊料层，所述晶振元件经该焊料层与所述小岛粘接固定。
2.根据权利要求1所述的半导体双面封装结构，其特征在于：所述焊料层的面积占所述晶振元件与所述小岛接触面积的二分之一至全部。
3.根据权利要求1或2所述的半导体双面封装结构，其特征在于：所述晶振元件的形状为圆柱形或长方体形。
4.根据权利要求1所述的半导体双面封装结构，其特征在于：所述焊料层设置于所述小岛中部，该焊料层占所述小岛面积的二分之一至五分之四。
5.根据权利要求1所述的半导体双面封装结构，其特征在于：所述晶振元件的外引脚与所述引线框经焊料连接。
6.根据权利要求1所述的半导体双面封装结构，其特征在于：所述半导体芯片经银胶固定于所述小岛的正面，所述晶振元件与所述小岛接触的主体区经焊料层固定于小岛的背面，晶振元件的外引脚经焊料连接。
CN2013203575340U 2013-06-20 2013-06-20 一种半导体双面封装结构 Expired - Lifetime CN203300632U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013203575340U CN203300632U (zh) 2013-06-20 2013-06-20 一种半导体双面封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013203575340U CN203300632U (zh) 2013-06-20 2013-06-20 一种半导体双面封装结构

Publications (1)

Publication Number Publication Date
CN203300632U true CN203300632U (zh) 2013-11-20

Family

ID=49576625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013203575340U Expired - Lifetime CN203300632U (zh) 2013-06-20 2013-06-20 一种半导体双面封装结构

Country Status (1)

Country Link
CN (1) CN203300632U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273376A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的sip集成电路封装方法
CN109273375A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装方法
CN109727879A (zh) * 2017-10-31 2019-05-07 东莞新科技术研究开发有限公司 晶振焊接方法
CN110653447A (zh) * 2018-06-29 2020-01-07 无锡华润安盛科技有限公司 一种回流焊的方法及所用的盖板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727879A (zh) * 2017-10-31 2019-05-07 东莞新科技术研究开发有限公司 晶振焊接方法
CN110653447A (zh) * 2018-06-29 2020-01-07 无锡华润安盛科技有限公司 一种回流焊的方法及所用的盖板
CN110653447B (zh) * 2018-06-29 2022-03-01 无锡华润安盛科技有限公司 一种回流焊的方法及所用的盖板
CN109273376A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的sip集成电路封装方法
CN109273375A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装方法

Similar Documents

Publication Publication Date Title
CN203300632U (zh) 一种半导体双面封装结构
CN202977380U (zh) 一种qfn，dfn集成电路封装用线条式压焊夹具
CN201725791U (zh) 小外形集成电路封装结构的引线框及封装器件
CN102157480A (zh) 桥式整流器
CN202050364U (zh) 桥式整流器
CN105513977B (zh) 一种智能功率模块及其封装方法
CN207637785U (zh) 新型高频微波大功率限幅器焊接组装结构
CN203983260U (zh) 一种基于qfn、qfp或sop封装技术的ic器件的设计结构
CN104600047B (zh) 功率模块及其封装方法
CN204906329U (zh) 一种射频声表面波滤波器倒装焊结构
CN206558497U (zh) 一种采用to型封装的半导体器件引线框架
CN103137593A (zh) 用于集成电路封装的引线框及相应的封装器件
CN204809212U (zh) 一种半导体封装结构
CN104299955B (zh) 一种方形扁平无引脚封装
CN203839407U (zh) 贴片式二极管
CN206789540U (zh) Sot封装结构的半导体器件
CN207149554U (zh) 引线框架和半导体器件
CN205582928U (zh) 一种多芯片多搭倒装平铺夹芯封装结构
CN204391096U (zh) 倒装封装结构
CN206921814U (zh) 一种dfn22‑3l型引线框架
CN204375736U (zh) 一种半导体倒装结构
CN202804537U (zh) 一种半导体器件封装用压紧导线架的压板
CN207966969U (zh) 光电鼠标支架
CN207250500U (zh) 一种功率半导体封装结构
CN100499097C (zh) 增进嵌埋凸块接合性的高频集成电路封装构造及制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20131120

CX01 Expiry of patent term