CN206558497U - 一种采用to型封装的半导体器件引线框架 - Google Patents

一种采用to型封装的半导体器件引线框架 Download PDF

Info

Publication number
CN206558497U
CN206558497U CN201720297487.3U CN201720297487U CN206558497U CN 206558497 U CN206558497 U CN 206558497U CN 201720297487 U CN201720297487 U CN 201720297487U CN 206558497 U CN206558497 U CN 206558497U
Authority
CN
China
Prior art keywords
pin
chip
leads
encapsulation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720297487.3U
Other languages
English (en)
Inventor
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linyi Jinlin Electronic Co., Ltd
Original Assignee
王刚
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 王刚 filed Critical 王刚
Priority to CN201720297487.3U priority Critical patent/CN206558497U/zh
Application granted granted Critical
Publication of CN206558497U publication Critical patent/CN206558497U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型的一种采用TO型封装的半导体器件引线框架,包括独立的基导框架和引脚框架,基导框架由多个基导封装单元连续横向连接而成,引脚框架由多个引脚封装单元连续横向连接而成,引脚封装单元包括向外延伸出的三个并排的引脚,两侧的引脚端部向上翘起并连接有放置芯片的芯片岛,中间的引脚斜向上翘起并且前端设置有焊接部,基导封装单元包括中心可叠加在芯片岛上方的芯片焊接面,芯片焊接面下底面设置有焊接槽,中间引脚的焊接部插入焊接槽内并焊接在一起。本实用新型的有益效果是:省去了一部分自动化作业设备,从而降低了投资额,同时也节省了人力,降低了人工成本也相对过高,简化了操作,提高了工作效率。

Description

一种采用TO型封装的半导体器件引线框架
技术领域
本实用新型涉及一种采用TO型封装的半导体器件引线框架。
背景技术
目前,针对不同的半导体产品,半导体封装的形式多种多样,最为常见的为薄外型封装(Thin Outline Package,简称TO 型封装)。现有 TO 系列产品引线框架焊接工艺均采用铜跳线或WIRE BOND 工艺生产,当采用自动化作业时设备投资额过高,而采用人工作业时人工成本也相对过高,且操作繁琐。
发明内容
为解决以上技术上的不足,本实用新型提供了一种采用TO型封装的半导体器件引线框架,生产设备投入少,人工成本低。
本实用新型是通过以下措施实现的:
本实用新型的一种采用TO型封装的半导体器件引线框架,包括独立的基导框架和引脚框架,所述基导框架由多个基导封装单元连续横向连接而成,所述引脚框架由多个引脚封装单元连续横向连接而成,所述引脚封装单元包括向外延伸出的三个并排的引脚,两侧的引脚端部向上翘起并连接有放置芯片的芯片岛,中间的引脚斜向上翘起并且前端设置有焊接部,所述基导封装单元包括中心可叠加在芯片岛上方的芯片焊接面,所述芯片焊接面下底面设置有焊接槽,中间引脚的焊接部插入焊接槽内并焊接在一起。
上述引脚封装单元两侧的引脚端部共同连接有一个芯片岛,或者引脚封装单元两侧的引脚端部分别连接有一个芯片岛。
上述引脚封装单元的引脚中部和末端之间均连接有横向延伸的连接筋。
本实用新型的有益效果是:省去了一部分自动化作业设备,从而降低了投资额,同时也节省了人力,降低了人工成本也相对过高,简化了操作,提高了工作效率。
附图说明
图1 为本实用新型的基导框架结构示意图。
图2为本实用新型的引脚框架结构示意图。
图3为本实用新型焊接之后的结构示意图。
图4为图3的侧面结构示意图。
图5为本实用新型双芯片形式的引脚框架结构示意图。
图6为本实用新型焊接后的阵列式单引脚框架组合结构示意图。
图7为本实用新型阵列式双引脚框架结构示意图。
其中:1基导框架,2引脚框架,3引脚,4芯片岛,5芯片焊接面,6焊接部,7焊接槽。
具体实施方式
下面结合附图对本实用新型做进一步详细的描述:
如图1、2所示,本实用新型的一种采用TO型封装的半导体器件引线框架,包括独立的基导框架1和引脚框架2,基导框架1由多个基导封装单元连续横向连接而成,引脚框架2由多个引脚封装单元连续横向连接而成,引脚封装单元包括向外延伸出的三个并排的引脚3,两侧的引脚3端部向上翘起并连接有放置芯片的芯片岛4,中间的引脚3斜向上翘起并且前端设置有焊接部6,基导封装单元包括中心可叠加在芯片岛4上方的芯片焊接面5,芯片焊接面5下底面设置有焊接槽7,中间引脚3的焊接部6插入焊接槽7内并焊接在一起。
如图3、4引脚封装单元两侧的引脚3端部共同连接有一个芯片岛4,或者引脚封装单元两侧的引脚3端部分别连接有一个芯片岛4。引脚封装单元的引脚3中部和末端之间均连接有横向延伸的连接筋。如图5所示,引脚框架2可以采用双芯片形式,应用范围广。如图6、7所示,引脚框架可以采用两侧都设置引脚的方式,阵列式排布,提高效率。
采用独立的两片框架结构,取代铝线,并将原跳线集成到引脚框架2上,
使基导(PAD)与引脚3分离,提升作业效率,降低设备投资成本,取代原先WIREBOND(打线工艺) 或 CLIP BOND(跳线工艺),可大量节省设备投资,提升生产效率。
以上所述仅是本专利的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本专利技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本专利的保护范围。

Claims (3)

1.一种采用TO型封装的半导体器件引线框架,其特征在于:包括独立的基导框架和引脚框架,所述基导框架由多个基导封装单元连续横向连接而成,所述引脚框架由多个引脚封装单元连续横向连接而成,所述引脚封装单元包括向外延伸出的三个并排的引脚,两侧的引脚端部向上翘起并连接有放置芯片的芯片岛,中间的引脚斜向上翘起并且前端设置有焊接部,所述基导封装单元包括中心可叠加在芯片岛上方的芯片焊接面,所述芯片焊接面下底面设置有焊接槽,中间引脚的焊接部插入焊接槽内并焊接在一起。
2.根据权利要求1所述采用TO型封装的半导体器件引线框架,其特征在于:所述引脚封装单元两侧的引脚端部共同连接有一个芯片岛,或者引脚封装单元两侧的引脚端部分别连接有一个芯片岛。
3.根据权利要求1所述采用TO型封装的半导体器件引线框架,其特征在于:所述引脚封装单元的引脚中部和末端之间均连接有横向延伸的连接筋。
CN201720297487.3U 2017-03-24 2017-03-24 一种采用to型封装的半导体器件引线框架 Active CN206558497U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720297487.3U CN206558497U (zh) 2017-03-24 2017-03-24 一种采用to型封装的半导体器件引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720297487.3U CN206558497U (zh) 2017-03-24 2017-03-24 一种采用to型封装的半导体器件引线框架

Publications (1)

Publication Number Publication Date
CN206558497U true CN206558497U (zh) 2017-10-13

Family

ID=60015609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720297487.3U Active CN206558497U (zh) 2017-03-24 2017-03-24 一种采用to型封装的半导体器件引线框架

Country Status (1)

Country Link
CN (1) CN206558497U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783793A (zh) * 2017-03-24 2017-05-31 王刚 一种采用to型封装的半导体器件引线框架
CN108389854A (zh) * 2018-05-03 2018-08-10 扬州虹扬科技发展有限公司 一种超薄微型桥堆整流器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783793A (zh) * 2017-03-24 2017-05-31 王刚 一种采用to型封装的半导体器件引线框架
CN108389854A (zh) * 2018-05-03 2018-08-10 扬州虹扬科技发展有限公司 一种超薄微型桥堆整流器
CN108389854B (zh) * 2018-05-03 2024-05-17 扬州虹扬科技发展有限公司 一种超薄微型桥堆整流器

Similar Documents

Publication Publication Date Title
CN106783793A (zh) 一种采用to型封装的半导体器件引线框架
CN206558497U (zh) 一种采用to型封装的半导体器件引线框架
TWI376778B (en) Package and fabricating method thereof
CN202977380U (zh) 一种qfn,dfn集成电路封装用线条式压焊夹具
KR20070007194A (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
CN208848858U (zh) 一种半导体垂直打线结构
CN207637785U (zh) 新型高频微波大功率限幅器焊接组装结构
CN209544332U (zh) 具有转接焊垫的半导体封装结构及所使用的导线架
CN206210834U (zh) 一种焊盘面积小的led支架、led器件及led显示屏
CN212519549U (zh) 一种提升qfn封装e-pad焊接品质的结构
CN207165548U (zh) 一种贴片式二极管封装结构
CN207217480U (zh) 一种多排数高密度引线框架键合治具
CN104600047B (zh) 功率模块及其封装方法
CN203277363U (zh) 一种正向串联的二极管框架结构
CN209312757U (zh) 一种平面组合新型ic封装结构
CN105470189B (zh) 一种双岛框架键合加热块及夹具
CN206877993U (zh) 一种led基于正面焊盘可共晶的封装结构
CN217768366U (zh) 一种to-220铜片封装结构
CN206364007U (zh) 引线框架
CN212625569U (zh) 多芯片叠片的贴片二极管
CN206921814U (zh) 一种dfn22‑3l型引线框架
CN211295085U (zh) 一种多芯片串联封装结构
CN203967045U (zh) 方形扁平无引脚封装芯片吸盘式分选机
CN104022096A (zh) 线接合组合件及方法
CN204361080U (zh) 电路系统及其芯片封装

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191031

Address after: 276000 block D, science and technology entrepreneurship Park, shuangyueyuan Road, Linyi high tech Zone, Shandong Province

Patentee after: Linyi Jinlin Electronic Co., Ltd

Address before: 242400, Anhui province Wuhu Nanling County Ho Ho Village, former village unity village No. 38

Patentee before: Wang Gang

TR01 Transfer of patent right