CN206789540U - Sot封装结构的半导体器件 - Google Patents
Sot封装结构的半导体器件 Download PDFInfo
- Publication number
- CN206789540U CN206789540U CN201720164444.8U CN201720164444U CN206789540U CN 206789540 U CN206789540 U CN 206789540U CN 201720164444 U CN201720164444 U CN 201720164444U CN 206789540 U CN206789540 U CN 206789540U
- Authority
- CN
- China
- Prior art keywords
- pin
- round recessed
- side pin
- several
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 241000218202 Coptis Species 0.000 claims abstract description 24
- 235000002991 Coptis groenlandica Nutrition 0.000 claims abstract description 24
- 239000003822 epoxy resin Substances 0.000 claims abstract description 22
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 22
- 238000005476 soldering Methods 0.000 claims abstract description 21
- 238000005253 cladding Methods 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 abstract description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 2
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本实用新型公开一种SOT封装结构的半导体器件，其环氧树脂包覆体包覆于芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚上，所述金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部；若干根第一金线一端位于左圆凹槽内并通过焊膏与管脚区电连接，此第一金线另一端位于左侧引脚的第一圆凹槽内并通过焊膏电连接；左侧引脚和右侧引脚各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽和右梯形凹槽。本实用新型有利于将引脚和金属焊盘更加牢固的固定，以便芯片在工作时快速传导热量，散热效果好，提高器件的承载电流、集成芯片的稳定性和可靠性。
Description
技术领域
本实用新型涉及一种芯片封装结构，涉及半导体技术领域。
背景技术
SOT封装是一种元件封装形式，常见的封装材料有:塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装，应用范围很广，主要用在各种集成电路中。如图1所示，现有的SOT封装结构中的焊盘一般为对应于电子元器件的信号引脚独立设置的单个的独立的小焊盘。但是随着产品耗电流越来越大，有些SOT封装芯片也被用于大电流电路中，起电流转换的作用给某些模块供电，但是这些传统的SOT封装在PCB中对应的焊盘设计越来越不符合要求，因为焊盘尺寸面积太小，在承载大电流时瞬间电流非常大，电流产生的脉冲在极短时间内会将芯片击穿，很有可能烧毁整个电路，损失非常大。传统的SOT封装焊盘无法承载更大电流，导致芯片的散热不行、电路功能的不稳定、极短的时间大电流的冲击容易损坏芯片，从而影响产品的质量。
发明内容
本实用新型目的是提供一种SOT封装结构的半导体器件，该SOT封装结构的半导体器件有利于将引脚和金属焊盘更加牢固的固定，以便芯片在工作时快速传导热量，散热效果好，提高器件的承载电流、集成芯片的稳定性和可靠性。
为达到上述目的，本实用新型采用的技术方案是：一种SOT封装结构的半导体器件，包括芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚和环氧树脂包覆体，所述芯片通过绝缘胶层固定于金属焊盘上表面的中央区域，若干个所述左侧引脚并排间隔地设置于芯片的左侧，若干个所述右侧引脚并排间隔地设置于芯片的右侧，所述金属焊盘下部边缘处开有第一缺口槽，所述环氧树脂包覆体包覆于芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚上，所述金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部；
所述芯片上表面的左侧区和右侧区分别开有若干个左圆凹槽、若干个右圆凹槽，所述左圆凹槽和右圆凹槽各自底部均具有管脚区，所述左侧引脚和右侧引脚各自的内侧端上表面分别开有第一圆凹槽和第二圆凹槽，若干根第一金线一端位于左圆凹槽内并通过焊膏与管脚区电连接，此第一金线另一端位于左侧引脚的第一圆凹槽内并通过焊膏电连接，若干根第二金线一端位于右圆凹槽内并通过焊膏与管脚区电连接，此第二金线另一端位于右侧引脚的第二圆凹槽内并通过焊膏电连接；所述左侧引脚和右侧引脚各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽和右梯形凹槽。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述左侧引脚、右侧引脚的下表面镀覆有金属镀层。
2. 上述方案中，所述金属镀层为锡层或者镍钯金层。
3. 上述方案中，所述左圆凹槽和右圆凹槽均为半圆形凹槽。
4. 上述方案中，所述金属镀层与左侧引脚或者右侧引脚的厚度比为1：6~12。
5. 上述方案中，所述左侧引脚和右侧引脚的数目均为3~10根。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型SOT封装结构的半导体器件，其金属焊盘下部边缘处开有第一缺口槽，左侧引脚和右侧引脚各自的内侧端面分别开有左梯形凹槽和右梯形凹槽，位于引脚内侧端面的中间区域填充有环氧树脂，既有利于将引脚和金属焊盘更加牢固的固定，也相应的增加引脚底部的面积，从而提高了与PCB之间焊接的可靠性和降低接触电阻；其次，其芯片通过绝缘胶层固定于金属焊盘上表面的中央区域，金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部，裸露的金属焊盘，以便芯片在工作时快速传导热量，散热效果好。
2. 本实用新型SOT封装结构的半导体器件，其芯片上表面的左侧区和右侧区分别开有若干个左圆凹槽、若干个右圆凹槽，所述左圆凹槽和右圆凹槽各自底部均具有管脚区，所述左侧引脚和右侧引脚各自的内侧端上表面分别开有第一圆凹槽和第二圆凹槽，若干根第一金线一端位于左圆凹槽内并通过焊膏与管脚区电连接，此第一金线另一端位于左侧引脚的第一圆凹槽内并通过焊膏电连接，若干根第二金线一端位于右圆凹槽内并通过焊膏与管脚区电连接，此第二金线另一端位于右侧引脚的第二圆凹槽内并通过焊膏电连接，有效避免了、空焊和虚焊的问题，既提高器件的承载电流，也提高了集成芯片的稳定性和可靠性。
3. 本实用新型SOT封装结构的半导体器件，其左侧引脚、右侧引脚的下表面镀覆有金属镀层，既降低了器件与PCB的导电接触电阻，也有利于与PCB之间的焊接强度的提高。
附图说明
附图1为本实用新型SOT封装结构的半导体器件结构示意图；
附图2为附图1的局部结构示意图。
以上附图中：1、芯片；2、金属焊盘；3、左侧引脚；4、右侧引脚；5、环氧树脂包覆体；6、绝缘胶层；7、第一缺口槽；8、左梯形凹槽；9、右梯形凹槽；10、左圆凹槽；11、右圆凹槽；12、管脚区；13、第一圆凹槽；14、第二圆凹槽；15、第一金线；16、第二金线；17、金属镀层。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例1：一种SOT封装结构的半导体器件，包括芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5，所述芯片1通过绝缘胶层6固定于金属焊盘2上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于芯片1的左侧，若干个所述右侧引脚4并排间隔地设置于芯片1的右侧，所述金属焊盘2下部边缘处开有第一缺口槽7，所述环氧树脂包覆体5包覆于芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4上，所述金属焊盘2、左侧引脚3和右侧引脚4各自的下表面裸露出环氧树脂包覆体5的底部；
所述芯片1上表面的左侧区和右侧区分别开有若干个左圆凹槽10、若干个右圆凹槽11，所述左圆凹槽10和右圆凹槽11各自底部均具有管脚区12，所述左侧引脚3和右侧引脚4各自的内侧端上表面分别开有第一圆凹槽13和第二圆凹槽14，若干根第一金线15一端位于左圆凹槽10内并通过焊膏与管脚区12电连接，此第一金线15另一端位于左侧引脚3的第一圆凹槽13内并通过焊膏电连接，若干根第二金线16一端位于右圆凹槽11内并通过焊膏与管脚区电连接，此第二金线另一端位于右侧引脚的第二圆凹槽内并通过焊膏电连接；
所述左侧引脚3和右侧引脚4各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽8和右梯形凹槽9。
上述左侧引脚3、右侧引脚4的下表面镀覆有金属镀层17；上述金属镀层17为锡层或者镍钯金层。
上述金属镀层17与左侧引脚3或者右侧引脚4的厚度比为1：8；上述左侧引脚3和右侧引脚4的数目均为8根。
实施例2：一种SOT封装结构的半导体器件，包括芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5，所述芯片1通过绝缘胶层6固定于金属焊盘2上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于芯片1的左侧，若干个所述右侧引脚4并排间隔地设置于芯片1的右侧，所述金属焊盘2下部边缘处开有第一缺口槽7，所述环氧树脂包覆体5包覆于芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4上，所述金属焊盘2、左侧引脚3和右侧引脚4各自的下表面裸露出环氧树脂包覆体5的底部；
所述芯片1上表面的左侧区和右侧区分别开有若干个左圆凹槽10、若干个右圆凹槽11，所述左圆凹槽10和右圆凹槽11各自底部均具有管脚区12，所述左侧引脚3和右侧引脚4各自的内侧端上表面分别开有第一圆凹槽13和第二圆凹槽14，若干根第一金线15一端位于左圆凹槽10内并通过焊膏与管脚区12电连接，此第一金线15另一端位于左侧引脚3的第一圆凹槽13内并通过焊膏电连接，若干根第二金线16一端位于右圆凹槽11内并通过焊膏与管脚区电连接，此第二金线另一端位于右侧引脚的第二圆凹槽内并通过焊膏电连接；
所述左侧引脚3和右侧引脚4各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽8和右梯形凹槽9。
上述左侧引脚3、右侧引脚4的下表面镀覆有金属镀层17；上述左圆凹槽10和右圆凹槽11均为半圆形凹槽。
上述金属镀层17与左侧引脚3或者右侧引脚4的厚度比为1：10；上述左侧引脚3和右侧引脚4的数目均为4根。
采用上述SOT封装结构的半导体器件时，其既有利于将引脚和金属焊盘更加牢固的固定，也相应的增加引脚底部的面积，从而提高了与PCB之间焊接的可靠性和降低接触电阻；其次，其裸露的金属焊盘，以便芯片在工作时快速传导热量，散热效果好；再次有效避免了、空焊和虚焊的问题，既提高器件的承载电流，也提高了集成芯片的稳定性和可靠性。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (1)
1.一种SOT封装结构的半导体器件，其特征在于：包括芯片（1）、金属焊盘（2）、若干个左侧引脚（3）、若干个右侧引脚（4）和环氧树脂包覆体（5），所述芯片（1）通过绝缘胶层（6）固定于金属焊盘（2）上表面的中央区域，若干个所述左侧引脚（3）并排间隔地设置于芯片（1）的左侧，若干个所述右侧引脚（4）并排间隔地设置于芯片（1）的右侧，所述金属焊盘（2）下部边缘处开有第一缺口槽（7），所述环氧树脂包覆体（5）包覆于芯片（1）、金属焊盘（2）、若干个左侧引脚（3）、若干个右侧引脚（4）上，所述金属焊盘（2）、左侧引脚（3）和右侧引脚（4）各自的下表面裸露出环氧树脂包覆体（5）的底部；
所述芯片（1）上表面的左侧区和右侧区分别开有若干个左圆凹槽（10）、若干个右圆凹槽（11），所述左圆凹槽（10）和右圆凹槽（11）各自底部均具有管脚区（12），所述左侧引脚（3）和右侧引脚（4）各自的内侧端上表面分别开有第一圆凹槽（13）和第二圆凹槽（14），若干根第一金线（15）一端位于左圆凹槽（10）内并通过焊膏与管脚区（12）电连接，此第一金线（15）另一端位于左侧引脚（3）的第一圆凹槽（13）内并通过焊膏电连接，若干根第二金线（16）一端位于右圆凹槽（11）内并通过焊膏与管脚区（12）电连接，此第二金线（16）另一端位于右侧引脚（4）的第二圆凹槽（14）内并通过焊膏电连接；所述左侧引脚（3）和右侧引脚（4）各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽（8）和右梯形凹槽（9）；所述左圆凹槽（10）和右圆凹槽（11）均为半圆形凹槽；所述金属镀层（17）与左侧引脚（3）或者右侧引脚（4）的厚度比为1：10。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720164444.8U CN206789540U (zh) | 2017-02-23 | 2017-02-23 | Sot封装结构的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720164444.8U CN206789540U (zh) | 2017-02-23 | 2017-02-23 | Sot封装结构的半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206789540U true CN206789540U (zh) | 2017-12-22 |
Family
ID=60704954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720164444.8U Expired - Fee Related CN206789540U (zh) | 2017-02-23 | 2017-02-23 | Sot封装结构的半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206789540U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022062387A1 (zh) * | 2020-09-25 | 2022-03-31 | 中科芯(苏州)微电子科技有限公司 | 一种芯片集成模块 |
-
2017
- 2017-02-23 CN CN201720164444.8U patent/CN206789540U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022062387A1 (zh) * | 2020-09-25 | 2022-03-31 | 中科芯(苏州)微电子科技有限公司 | 一种芯片集成模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106783792A (zh) | 一种塑封体侧面引脚具有侧边爬锡性能的封装结构 | |
| CN101877334B (zh) | 具散热增益的半导体装置 | |
| CN206532771U (zh) | 散热型半导体器件 | |
| CN206789540U (zh) | Sot封装结构的半导体器件 | |
| CN207269022U (zh) | 一种引线框架及其芯片倒装封装结构 | |
| CN206789537U (zh) | 表面贴装整流芯片 | |
| CN206789534U (zh) | 高可靠性芯片封装结构 | |
| CN206595249U (zh) | 承载大电流的sop器件封装结构 | |
| CN112201628A (zh) | 一种功率模块封装结构及其制备方法 | |
| CN102403236B (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN206595248U (zh) | 半导体器件的封装结构 | |
| CN206532770U (zh) | 芯片封装的新型sop结构 | |
| CN206992085U (zh) | 高导热功率器件 | |
| CN202050364U (zh) | 桥式整流器 | |
| CN108878391A (zh) | 智能功率模块结构及其制造方法 | |
| CN206789543U (zh) | 高导热型半导体器件封装结构 | |
| CN212033002U (zh) | 一种qfn封装导热焊盘及具有其的qfn封装结构 | |
| CN206532775U (zh) | 多芯片器件封装结构 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN208207884U (zh) | 一种电子标签 | |
| CN206789541U (zh) | 超薄型贴装式半导体器件 | |
| CN208478329U (zh) | 用于sot/tsot封装的引线框架 | |
| CN206672916U (zh) | 大电流半导体器件 | |
| CN202042476U (zh) | 器件封装结构 | |
| CN102157480A (zh) | 桥式整流器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171222 |