CN206789543U - 高导热型半导体器件封装结构 - Google Patents
高导热型半导体器件封装结构 Download PDFInfo
- Publication number
- CN206789543U CN206789543U CN201720164409.6U CN201720164409U CN206789543U CN 206789543 U CN206789543 U CN 206789543U CN 201720164409 U CN201720164409 U CN 201720164409U CN 206789543 U CN206789543 U CN 206789543U
- Authority
- CN
- China
- Prior art keywords
- metal pad
- shaped metal
- chip
- side pin
- slide glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 109
- 239000011521 glass Substances 0.000 claims abstract description 31
- 239000006071 cream Substances 0.000 claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 18
- 241000218202 Coptis Species 0.000 claims abstract description 16
- 235000002991 Coptis groenlandica Nutrition 0.000 claims abstract description 16
- 238000007373 indentation Methods 0.000 claims abstract description 12
- 239000003822 epoxy resin Substances 0.000 claims description 19
- 229920000647 polyepoxide Polymers 0.000 claims description 19
- 238000005253 cladding Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims 1
- 238000005476 soldering Methods 0.000 description 4
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 3
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004021 metal welding Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开一种高导热型半导体器件封装结构，其第一L形金属焊盘、第二L形金属焊盘均由载片区和连接于载片区一端顶部的杆状延伸部组成，第一L形金属焊盘的载片区嵌入第二L形金属焊盘的缺口处，第二L形金属焊盘的载片区嵌入第一L形金属焊盘的缺口处；第一金线两端分别与第一芯片、第二芯片和左侧引脚电连接，第二金线两端分别与第一芯片、第二芯片和右侧引脚电连接；所述第一L形金属焊盘、第二L形金属焊盘上表面均沿边缘开有一闭合的环形储膏槽，此环形储膏槽的截面形状为倒梯形，此环形储膏槽位于第一芯片、第二芯片正下方并靠近芯片的边缘区。本实用新型有利于将引脚和金属焊盘更加牢固的固定，提高了与PCB之间焊接的可靠性，也以便芯片在工作时快速传导热量。
Description
技术领域
本实用新型涉及一种芯片封装结构，涉及半导体技术领域。
背景技术
IC 器件的设计是以电路原理图为根据，实现电路设计者所需要的功能。其主要指版图设计，需要考虑外部连接的布局，内部电子元件的优化布局，金属连线和通孔的优化布局，电磁保护，热耗散等各种因素。优秀的IC 器件设计可以节约生产成本，达到良好的电路性能和散热性能。焊盘是IC 器件设计中最常接触也是最重要的概念，选择元件的焊盘类型要综合考虑该元件的形状、大小、布置形式、振动和受热情况、受力方向等因素。现有技术容易造成器件空焊、虚焊等问题。
发明内容
本实用新型目的是提供一种高导热型半导体器件封装结构，该高导热型半导体器件封装结构在一个封装结构中封装需隔离的两粒芯片，实现了双芯片封装功能，且有利于将引脚和金属焊盘更加牢固的固定，提高了与PCB之间焊接的可靠性。
为达到上述目的，本实用新型采用的技术方案是：一种高导热型半导体器件封装结构，包括第一芯片、第二芯片、第一L形金属焊盘、第二L形金属焊盘、若干个左侧引脚、若干个右侧引脚和环氧树脂包覆体；
所述第一L形金属焊盘、第二L形金属焊盘均由载片区和连接于载片区一端顶部的杆状延伸部组成，所述第一L形金属焊盘的载片区嵌入第二L形金属焊盘的缺口处，所述第二L形金属焊盘的载片区嵌入第一L形金属焊盘的缺口处；
所述第一芯片、第二芯片分别通过绝缘胶层固定于第一L形金属焊盘、第二L形金属焊盘各自的载片区上表面的中央区域，若干个所述左侧引脚并排间隔地设置于第一芯片、第二芯片的左侧，若干个所述右侧引脚并排间隔地设置于第一芯片、第二芯片的右侧，所述第一L形金属焊盘、第二L形金属焊盘下部边缘处均开有第一缺口槽，所述左侧引脚与第一L形金属焊盘、第二L形金属焊盘相向的内侧端下部开有第二缺口槽，所述右侧引脚与第一L形金属焊盘、第二L形金属焊盘相向的内侧端下部开有第三缺口槽，所述环氧树脂包覆体包覆于芯片、第一L形金属焊盘、第二L形金属焊盘、若干个左侧引脚、若干个右侧引脚上，所述第一L形金属焊盘、第二L形金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部；
若干根第一金线两端分别与第一芯片、第二芯片和左侧引脚电连接，若干根第二金线两端分别与第一芯片、第二芯片和右侧引脚电连接，所述左侧引脚和右侧引脚各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽和右梯形凹槽；所述第一L形金属焊盘、第二L形金属焊盘上表面均沿边缘开有一闭合的环形储膏槽，此环形储膏槽的截面形状为倒梯形，此环形储膏槽位于第一芯片、第二芯片正下方并靠近芯片的边缘区。
上述技术方案中进一步改进的方案如下：
上述方案中，所述左侧引脚和右侧引脚的数目均为3~10根。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型高导热型半导体器件封装结构，其第一芯片、第二芯片、第一L形金属焊盘、第二L形金属焊盘、若干个左侧引脚、若干个右侧引脚和环氧树脂包覆体，第一L形金属焊盘、第二L形金属焊盘均由载片区和连接于载片区一端顶部的杆状延伸部组成，所述第一L形金属焊盘的载片区嵌入第二L形金属焊盘的缺口处，所述第二L形金属焊盘的载片区嵌入第一L形金属焊盘的缺口处；因为设置了两个载片区，在一个封装结构中封装需隔离的两粒芯片，实现了双芯片封装功能；其次，其金属焊盘上表面沿边缘开有一闭合的环形储膏槽，此环形储膏槽的截面形状为倒梯形，此环形储膏槽位于芯片正下方并靠近芯片的边缘区域，有效避免了导热绝缘胶外溢而引起的短路故障，提高了产品成品率，使得加工生产更为简单方便，提高了集成芯片的稳定性和可靠性。
2. 本实用新型高导热型半导体器件封装结构，其金属焊盘下部边缘处开有第一缺口槽，左侧引脚和右侧引脚各自的内侧端面分别开有左梯形凹槽和右梯形凹槽，位于引脚内侧端面的中间区域填充有环氧树脂，既有利于将引脚和金属焊盘更加牢固的固定，也相应的增加引脚底部的面积，从而提高了与PCB之间焊接的可靠性和降低接触电阻；其次，其芯片通过绝缘胶层固定于金属焊盘上表面的中央区域，金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部，裸露的金属焊盘，以便芯片在工作时快速传导热量，散热效果好。
3. 本实用新型高导热型半导体器件封装结构，其芯片上表面的左侧区和右侧区分别开有若干个左圆凹槽、若干个右圆凹槽，所述左圆凹槽和右圆凹槽各自底部均具有管脚区，所述左侧引脚和右侧引脚各自的内侧端上表面分别开有第一圆凹槽和第二圆凹槽，若干根第一金线一端位于左圆凹槽内并通过焊膏与管脚区电连接，此第一金线另一端位于左侧引脚的第一圆凹槽内并通过焊膏电连接，若干根第二金线一端位于右圆凹槽内并通过焊膏与管脚区电连接，此第二金线另一端位于右侧引脚的第二圆凹槽内并通过焊膏电连接，有效避免了、空焊和虚焊的问题，既提高器件的承载电流，也提高了集成芯片的稳定性和可靠性。
附图说明
附图1为本实用新型高导热型半导体器件封装结构结构示意图；
附图2为附图1的A-A剖面结构示意图。
以上附图中：101、第一芯片；102、第二芯片；201、第一L形金属焊盘；202、第二L形金属焊盘；3、左侧引脚；4、右侧引脚；5、环氧树脂包覆体；6、绝缘胶层；7、第一缺口槽；8、左梯形凹槽；9、右梯形凹槽；15、第一金线；16、第二金线；18、环形储膏槽；21、载片区；22、杆状延伸部。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例1：一种高导热型半导体器件封装结构，包括第一芯片101、第二芯片102、第一L形金属焊盘201、第二L形金属焊盘202、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5；
所述第一L形金属焊盘201、第二L形金属焊盘202均由载片区21和连接于载片区21一端顶部的杆状延伸部22组成，所述第一L形金属焊盘201的载片区21嵌入第二L形金属焊盘202的缺口处，所述第二L形金属焊盘202的载片区21嵌入第一L形金属焊盘201的缺口处；
所述第一芯片101、第二芯片102分别通过绝缘胶层6固定于第一L形金属焊盘201、第二L形金属焊盘202各自的载片区21上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于第一芯片101、第二芯片102的左侧，若干个所述右侧引脚4并排间隔地设置于第一芯片101、第二芯片102的右侧，所述第一L形金属焊盘201、第二L形金属焊盘202下部边缘处均开有第一缺口槽7，所述左侧引脚3与第一L形金属焊盘201、第二L形金属焊盘202相向的内侧端下部开有第二缺口槽8，所述右侧引脚4与第一L形金属焊盘201、第二L形金属焊盘202相向的内侧端下部开有第三缺口槽9，所述环氧树脂包覆体5包覆于芯片1、第一L形金属焊盘201、第二L形金属焊盘202、若干个左侧引脚3、若干个右侧引脚4上，所述第一L形金属焊盘201、第二L形金属焊盘202、左侧引脚3和右侧引脚4各自的下表面裸露出环氧树脂包覆体5的底部；
若干根第一金线15两端分别与第一芯片101、第二芯片102和左侧引脚3电连接，若干根第二金线16两端分别与第一芯片101、第二芯片102和右侧引脚4电连接，所述左侧引脚3和右侧引脚4各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽8和右梯形凹槽9；所述第一L形金属焊盘201、第二L形金属焊盘202上表面均沿边缘开有一闭合的环形储膏槽18，此环形储膏槽18的截面形状为倒梯形，此环形储膏槽18位于第一芯片101、第二芯片102正下方并靠近芯片的边缘区。
上述左侧引脚3和右侧引脚4的数目均为5根。
实施例2：一种高导热型半导体器件封装结构，包括第一芯片101、第二芯片102、第一L形金属焊盘201、第二L形金属焊盘202、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5；
所述第一L形金属焊盘201、第二L形金属焊盘202均由载片区21和连接于载片区21一端顶部的杆状延伸部22组成，所述第一L形金属焊盘201的载片区21嵌入第二L形金属焊盘202的缺口处，所述第二L形金属焊盘202的载片区21嵌入第一L形金属焊盘201的缺口处；
所述第一芯片101、第二芯片102分别通过绝缘胶层6固定于第一L形金属焊盘201、第二L形金属焊盘202各自的载片区21上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于第一芯片101、第二芯片102的左侧，若干个所述右侧引脚4并排间隔地设置于第一芯片101、第二芯片102的右侧，所述第一L形金属焊盘201、第二L形金属焊盘202下部边缘处均开有第一缺口槽7，所述左侧引脚3与第一L形金属焊盘201、第二L形金属焊盘202相向的内侧端下部开有第二缺口槽8，所述右侧引脚4与第一L形金属焊盘201、第二L形金属焊盘202相向的内侧端下部开有第三缺口槽9，所述环氧树脂包覆体5包覆于芯片1、第一L形金属焊盘201、第二L形金属焊盘202、若干个左侧引脚3、若干个右侧引脚4上，所述第一L形金属焊盘201、第二L形金属焊盘202、左侧引脚3和右侧引脚4各自的下表面裸露出环氧树脂包覆体5的底部；
若干根第一金线15两端分别与第一芯片101、第二芯片102和左侧引脚3电连接，若干根第二金线16两端分别与第一芯片101、第二芯片102和右侧引脚4电连接，所述左侧引脚3和右侧引脚4各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽8和右梯形凹槽9；所述第一L形金属焊盘201、第二L形金属焊盘202上表面均沿边缘开有一闭合的环形储膏槽18，此环形储膏槽18的截面形状为倒梯形，此环形储膏槽18位于第一芯片101、第二芯片102正下方并靠近芯片的边缘区。
上述左侧引脚3和右侧引脚6的数目均为4根。
采用上述高导热型半导体器件封装结构时，其因为设置了两个载片区，在一个封装结构中封装需隔离的两粒芯片，实现了双芯片封装功能；其次，有利于将引脚和金属焊盘更加牢固的固定，提高了与PCB之间焊接的可靠性；再次，其裸露的金属焊盘，以便芯片在工作时快速传导热量，散热效果好；再次，有效避免了、空焊和虚焊的问题，既提高器件的承载电流，也提高了集成芯片的稳定性和可靠性。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (2)
1.一种高导热型半导体器件封装结构，其特征在于：包括第一芯片（101）、第二芯片（102）、第一L形金属焊盘（201）、第二L形金属焊盘（202）、若干个左侧引脚（3）、若干个右侧引脚（4）和环氧树脂包覆体（5）；
所述第一L形金属焊盘（201）、第二L形金属焊盘（202）均由载片区（21）和连接于载片区（21）一端顶部的杆状延伸部（22）组成，所述第一L形金属焊盘（201）的载片区（21）嵌入第二L形金属焊盘（202）的缺口处，所述第二L形金属焊盘（202）的载片区（21）嵌入第一L形金属焊盘（201）的缺口处；
所述第一芯片（101）、第二芯片（102）分别通过绝缘胶层（6）固定于第一L形金属焊盘（201）、第二L形金属焊盘（202）各自的载片区（21）上表面的中央区域，若干个所述左侧引脚（3）并排间隔地设置于第一芯片（101）、第二芯片（102）的左侧，若干个所述右侧引脚（4）并排间隔地设置于第一芯片（101）、第二芯片（102）的右侧，所述第一L形金属焊盘（201）、第二L形金属焊盘（202）下部边缘处均开有第一缺口槽（7），所述环氧树脂包覆体（5）包覆于芯片（1）、第一L形金属焊盘（201）、第二L形金属焊盘（202）、若干个左侧引脚（3）、若干个右侧引脚（4）上，所述第一L形金属焊盘（201）、第二L形金属焊盘（202）、左侧引脚（3）和右侧引脚（4）各自的下表面裸露出环氧树脂包覆体（5）的底部；
若干根第一金线（15）两端分别与第一芯片（101）、第二芯片（102）和左侧引脚（3）电连接，若干根第二金线（16）两端分别与第一芯片（101）、第二芯片（102）和右侧引脚（4）电连接，所述左侧引脚（3）和右侧引脚（4）各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽（8）和右梯形凹槽（9）；所述第一L形金属焊盘（201）、第二L形金属焊盘（202）上表面均沿边缘开有一闭合的环形储膏槽（18），此环形储膏槽（18）的截面形状为倒梯形，此环形储膏槽（18）位于第一芯片（101）、第二芯片（102）正下方并靠近芯片的边缘区。
2.根据权利要求1所述的高导热型半导体器件封装结构，其特征在于：所述左侧引脚（3）和右侧引脚（4）的数目均为3~10根。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720164409.6U CN206789543U (zh) | 2017-02-23 | 2017-02-23 | 高导热型半导体器件封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720164409.6U CN206789543U (zh) | 2017-02-23 | 2017-02-23 | 高导热型半导体器件封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206789543U true CN206789543U (zh) | 2017-12-22 |
Family
ID=60704914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720164409.6U Expired - Fee Related CN206789543U (zh) | 2017-02-23 | 2017-02-23 | 高导热型半导体器件封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206789543U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117438384A (zh) * | 2023-12-06 | 2024-01-23 | 江苏中科智芯集成科技有限公司 | 一种芯片封装结构 |
-
2017
- 2017-02-23 CN CN201720164409.6U patent/CN206789543U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117438384A (zh) * | 2023-12-06 | 2024-01-23 | 江苏中科智芯集成科技有限公司 | 一种芯片封装结构 |
| CN117438384B (zh) * | 2023-12-06 | 2024-03-15 | 江苏中科智芯集成科技有限公司 | 一种芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8975120B2 (en) | Method of manufacturing semiconductor device | |
| CN103325755A (zh) | 半导体封装结构 | |
| CN203721707U (zh) | 芯片封装结构 | |
| CN206532771U (zh) | 散热型半导体器件 | |
| CN206789543U (zh) | 高导热型半导体器件封装结构 | |
| CN207753003U (zh) | 封装结构 | |
| CN103633049A (zh) | 倒装芯片封装 | |
| CN209104141U (zh) | 一种芯片外露型封装结构 | |
| CN206595249U (zh) | 承载大电流的sop器件封装结构 | |
| CN206672916U (zh) | 大电流半导体器件 | |
| CN105489578A (zh) | 叠层芯片封装结构 | |
| CN206532775U (zh) | 多芯片器件封装结构 | |
| CN206789540U (zh) | Sot封装结构的半导体器件 | |
| JP3020481B1 (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
| CN205282470U (zh) | 叠层芯片封装结构 | |
| TWI582905B (zh) | 晶片封裝結構及其製作方法 | |
| CN206595248U (zh) | 半导体器件的封装结构 | |
| CN206532770U (zh) | 芯片封装的新型sop结构 | |
| CN201838575U (zh) | 倒装薄小外形封装的引线框及其封装结构 | |
| CN206992085U (zh) | 高导热功率器件 | |
| CN209199917U (zh) | 一种具有全方位散热功能的三极管封装结构 | |
| KR101432486B1 (ko) | 집적회로 패키지 제조방법 | |
| CN206789534U (zh) | 高可靠性芯片封装结构 | |
| CN105609480B (zh) | 叠层芯片封装结构 | |
| CN201845764U (zh) | 倒装小外形集成电路封装的引线框及其封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171222 |