CN206595249U - 承载大电流的sop器件封装结构 - Google Patents
承载大电流的sop器件封装结构 Download PDFInfo
- Publication number
- CN206595249U CN206595249U CN201720167619.0U CN201720167619U CN206595249U CN 206595249 U CN206595249 U CN 206595249U CN 201720167619 U CN201720167619 U CN 201720167619U CN 206595249 U CN206595249 U CN 206595249U
- Authority
- CN
- China
- Prior art keywords
- side pin
- pin
- metal pad
- chip
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000003822 epoxy resin Substances 0.000 claims abstract description 22
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 22
- 238000005253 cladding Methods 0.000 claims abstract description 15
- 241000218202 Coptis Species 0.000 claims abstract description 12
- 235000002991 Coptis groenlandica Nutrition 0.000 claims abstract description 12
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010426 asphalt Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开一种承载大电流的SOP器件封装结构，其金属焊盘下部边缘处开有第一缺口槽，所述左侧引脚与金属焊盘相向的内侧端下部开有第二缺口槽，右侧引脚与金属焊盘相向的内侧端下部开有第三缺口槽，所述环氧树脂包覆体包覆于芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚上，金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部；若干根第一金线两端分别与芯片和左侧引脚电连接，若干根第二金线两端分别与芯片和右侧引脚电连接，所述左侧引脚和右侧引脚各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽和右梯形凹槽。本实用新型既有利于将引脚和金属焊盘更加牢固的固定，也相应的增加引脚底部的面积，从而提高了与PCB之间焊接的可靠性和降低接触电阻。
Description
技术领域
本实用新型涉及一种芯片封装结构，涉及半导体技术领域。
背景技术
近几十年来，芯片封装技术一直随着集成电路技术的发展而发展。封装结构是指半导体集成电路芯片用的外壳，其不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其它器件相连接。因此，封装结构一般包括用于安装、固定及引线的引线框架，同时还包括用于保护芯片、密封并与引线框架相匹配的封装体。
传统的SOP类的封装结构采用的是全包封设计，没有外露的散热结构，主要通过塑封料散热，而塑封料的导热性能较差导致此种封装的散热性能较差。在功率越来越大、封装尺寸越来越小的需求下，传统的SOP 结构的散热缺点越来越明显。另外，一些芯片产品需要在一个封装结构中封装相互隔离的两粒芯片。
发明内容
本实用新型目的是提供一种承载大电流的SOP器件封装结构，该承载大电流的SOP器件封装结构有利于将引脚和金属焊盘更加牢固的固定，提高了与PCB之间焊接的可靠性，也以便芯片在工作时快速传导热量，散热效果好。
为达到上述目的，本实用新型采用的技术方案是：一种承载大电流的SOP器件封装结构，包括芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚和环氧树脂包覆体，所述芯片通过绝缘胶层固定于金属焊盘上表面的中央区域，若干个所述左侧引脚并排间隔地设置于芯片的左侧，若干个所述右侧引脚并排间隔地设置于芯片的右侧，所述金属焊盘下部边缘处开有第一缺口槽，所述左侧引脚与金属焊盘相向的内侧端下部开有左梯形凹槽，所述右侧引脚与金属焊盘相向的内侧端下部开有右梯形凹槽，所述环氧树脂包覆体包覆于芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚上，所述金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部；
若干根第一金线两端分别与芯片和左侧引脚电连接，若干根第二金线两端分别与芯片和右侧引脚电连接，所述左侧引脚和右侧引脚各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽和右梯形凹槽。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述左侧引脚、右侧引脚的下表面镀覆有金属镀层。
2. 上述方案中，所述金属镀层为锡层或者镍钯金层。
3. 上述方案中，所述金属镀层与左侧引脚或者右侧引脚的厚度比为1：6~12。
4. 上述方案中，所述左侧引脚和右侧引脚的数目均为3~10根。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型承载大电流的SOP器件封装结构，其金属焊盘下部边缘处开有第一缺口槽，左侧引脚和右侧引脚各自的内侧端面分别开有左梯形凹槽和右梯形凹槽，位于引脚内侧端面的中间区域填充有环氧树脂，既有利于将引脚和金属焊盘更加牢固的固定，也相应的增加引脚底部的面积，从而提高了与PCB之间焊接的可靠性和降低接触电阻；其次，其芯片通过绝缘胶层固定于金属焊盘上表面的中央区域，金属焊盘、左侧引脚和右侧引脚各自的下表面裸露出环氧树脂包覆体的底部，裸露的金属焊盘，以便芯片在工作时快速传导热量，散热效果好。
2. 本实用新型承载大电流的SOP器件封装结构，其左侧引脚、右侧引脚的下表面镀覆有金属镀层，既降低了器件与PCB的导电接触电阻，也有利于与PCB之间的焊接强度的提高。
附图说明
附图1为本实用新型承载大电流的SOP器件封装结构结构示意图。
以上附图中：1、芯片；2、金属焊盘；3、左侧引脚；4、右侧引脚；5、环氧树脂包覆体；6、绝缘胶层；7、第一缺口槽；8、左梯形凹槽；9、右梯形凹槽；15、第一金线；16、第二金线；17、金属镀层。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例1：一种承载大电流的SOP器件封装结构，包括芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5，所述芯片1通过绝缘胶层6固定于金属焊盘2上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于芯片1的左侧，若干个所述右侧引脚4并排间隔地设置于芯片1的右侧，所述金属焊盘2下部边缘处开有第一缺口槽7，所述左侧引脚3与金属焊盘2相向的内侧端下部开有左梯形凹槽8，所述右侧引脚4与金属焊盘2相向的内侧端下部开有右梯形凹槽9，所述环氧树脂包覆体5包覆于芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4上，所述金属焊盘2、左侧引脚3和右侧引脚4各自的下表面裸露出环氧树脂包覆体5的底部；
若干根第一金线15两端分别与芯片1和左侧引脚3电连接，若干根第二金线16两端分别与芯片1和右侧引脚4电连接，所述左侧引脚3和右侧引脚4各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽8和右梯形凹槽9。
上述左侧引脚3、右侧引脚4的下表面镀覆有金属镀层17；上述金属镀层17为锡层或者镍钯金层。
上述金属镀层17与左侧引脚3或者右侧引脚4的厚度比为1：8；上述左侧引脚3和右侧引脚4的数目均为8根。
实施例2：一种承载大电流的SOP器件封装结构，包括芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5，所述芯片1通过绝缘胶层6固定于金属焊盘2上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于芯片1的左侧，若干个所述右侧引脚4并排间隔地设置于芯片1的右侧，所述金属焊盘2下部边缘处开有第一缺口槽7，所述左侧引脚3与金属焊盘2相向的内侧端下部开有左梯形凹槽8，所述右侧引脚4与金属焊盘2相向的内侧端下部开有右梯形凹槽9，所述环氧树脂包覆体5包覆于芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4上，所述金属焊盘2、左侧引脚3和右侧引脚4各自的下表面裸露出环氧树脂包覆体5的底部；
若干根第一金线15两端分别与芯片1和左侧引脚3电连接，若干根第二金线16两端分别与芯片1和右侧引脚4电连接，所述左侧引脚3和右侧引脚4各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽8和右梯形凹槽9。
上述左侧引脚3、右侧引脚4的下表面镀覆有金属镀层17。
上述金属镀层17与左侧引脚3或者右侧引脚4的厚度比为1：10；上述左侧引脚3和右侧引脚4的数目均为4根。
采用上述承载大电流的SOP器件封装结构时，其既有利于将引脚和金属焊盘更加牢固的固定，也相应的增加引脚底部的面积，从而提高了与PCB之间焊接的可靠性和降低接触电阻；其次，其以便芯片在工作时快速传导热量，散热效果好；再次，其既降低了器件与PCB的导电接触电阻，也有利于与PCB之间的焊接强度的提高。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (5)
1.一种承载大电流的SOP器件封装结构，其特征在于：包括芯片（1）、金属焊盘（2）、若干个左侧引脚（3）、若干个右侧引脚（4）和环氧树脂包覆体（5），所述芯片（1）通过绝缘胶层（6）固定于金属焊盘（2）上表面的中央区域，若干个所述左侧引脚（3）并排间隔地设置于芯片（1）的左侧，若干个所述右侧引脚（4）并排间隔地设置于芯片（1）的右侧，所述金属焊盘（2）下部边缘处开有第一缺口槽（7），所述左侧引脚（3）与金属焊盘（2）相向的内侧端下部开有左梯形凹槽（8），所述右侧引脚（4）与金属焊盘（2）相向的内侧端下部开有右梯形凹槽（9），所述环氧树脂包覆体（5）包覆于芯片（1）、金属焊盘（2）、若干个左侧引脚（3）、若干个右侧引脚（4）上，所述金属焊盘（2）、左侧引脚（3）和右侧引脚（4）各自的下表面裸露出环氧树脂包覆体（5）的底部；
若干根第一金线（15）两端分别与芯片（1）和左侧引脚（3）电连接，若干根第二金线（16）两端分别与芯片（1）和右侧引脚（4）电连接，所述左侧引脚（3）和右侧引脚（4）各自的内侧端面分别开有供填充环氧树脂的左梯形凹槽（8）和右梯形凹槽（9）。
2.根据权利要求1所述的承载大电流的SOP器件封装结构，其特征在于：所述左侧引脚（3）、右侧引脚（4）的下表面镀覆有金属镀层（17）。
3.根据权利要求2所述的承载大电流的SOP器件封装结构，其特征在于：所述金属镀层（17）为锡层或者镍钯金层。
4.根据权利要求2所述的承载大电流的SOP器件封装结构，其特征在于：所述金属镀层（17）与左侧引脚（3）或者右侧引脚（4）的厚度比为1：6~12。
5.根据权利要求2所述的承载大电流的SOP器件封装结构，其特征在于：所述左侧引脚（3）和右侧引脚（4）的数目均为3~10根。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720167619.0U CN206595249U (zh) | 2017-02-23 | 2017-02-23 | 承载大电流的sop器件封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720167619.0U CN206595249U (zh) | 2017-02-23 | 2017-02-23 | 承载大电流的sop器件封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206595249U true CN206595249U (zh) | 2017-10-27 |
Family
ID=60126070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720167619.0U Expired - Fee Related CN206595249U (zh) | 2017-02-23 | 2017-02-23 | 承载大电流的sop器件封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206595249U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162052A (zh) * | 2020-01-03 | 2020-05-15 | 长电科技（宿迁）有限公司 | 一种半导体封装结构及其键合压合方法 |
| CN111180412A (zh) * | 2020-01-03 | 2020-05-19 | 长电科技（宿迁）有限公司 | 一种侧边开槽的引线框架及其制造方法 |
-
2017
- 2017-02-23 CN CN201720167619.0U patent/CN206595249U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162052A (zh) * | 2020-01-03 | 2020-05-15 | 长电科技（宿迁）有限公司 | 一种半导体封装结构及其键合压合方法 |
| CN111180412A (zh) * | 2020-01-03 | 2020-05-19 | 长电科技（宿迁）有限公司 | 一种侧边开槽的引线框架及其制造方法 |
| CN111180412B (zh) * | 2020-01-03 | 2021-05-04 | 长电科技（宿迁）有限公司 | 一种侧边开槽的引线框架及其制造方法 |
| CN111162052B (zh) * | 2020-01-03 | 2021-05-04 | 长电科技（宿迁）有限公司 | 一种半导体封装结构及其键合压合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106129030B (zh) | 半导体芯片封装构件 | |
| CN102598258B (zh) | 用于微电子封装衬底的多个表面处理 | |
| CN207542232U (zh) | 一种集成电路芯片的封装结构 | |
| CN102403275B (zh) | 一种堆叠封装结构及其制作方法 | |
| CN102543935A (zh) | 用于半导体封装的印刷电路板和具有其的半导体封装 | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN206532771U (zh) | 散热型半导体器件 | |
| CN206595249U (zh) | 承载大电流的sop器件封装结构 | |
| CN201946588U (zh) | 一种功率半导体器件的封装结构 | |
| CN207183251U (zh) | 一种无引脚功率半导体封装结构 | |
| CN103715161B (zh) | 芯片装置，芯片封装和用于制作芯片装置的方法 | |
| JP2009099905A5 (zh) | ||
| CN219435850U (zh) | Mosfet芯片封装结构 | |
| CN206532770U (zh) | 芯片封装的新型sop结构 | |
| CN103354228A (zh) | 半导体封装件及其制造方法 | |
| CN103560090B (zh) | 一种用于PoP封装的散热结构的制作方法 | |
| CN207082553U (zh) | 倒装发光二极管支架及封装结构 | |
| CN206595248U (zh) | 半导体器件的封装结构 | |
| CN210778556U (zh) | 一种集成电路封装结构 | |
| CN209104141U (zh) | 一种芯片外露型封装结构 | |
| CN206789540U (zh) | Sot封装结构的半导体器件 | |
| CN206789543U (zh) | 高导热型半导体器件封装结构 | |
| CN208478329U (zh) | 用于sot/tsot封装的引线框架 | |
| CN208923104U (zh) | 基于qfn的芯片封装结构 | |
| CN206789534U (zh) | 高可靠性芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171027 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |