JP2012028771A - 積層状の相互接続ヒートシンク - Google Patents

積層状の相互接続ヒートシンク Download PDF

Info

Publication number
JP2012028771A
JP2012028771A JP2011158573A JP2011158573A JP2012028771A JP 2012028771 A JP2012028771 A JP 2012028771A JP 2011158573 A JP2011158573 A JP 2011158573A JP 2011158573 A JP2011158573 A JP 2011158573A JP 2012028771 A JP2012028771 A JP 2012028771A
Authority
JP
Japan
Prior art keywords
heat spreader
heat
substrate
core
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011158573A
Other languages
English (en)
Other versions
JP5885952B2 (ja
JP2012028771A5 (ja
Inventor
Mark A Bachman
エー． バッチマン マーク
W Aschenbach John
ダブリュ． オーゼンバッハ ジョン
M Merchant Suresh
エム．マーチャント サイレッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of JP2012028771A publication Critical patent/JP2012028771A/ja
Publication of JP2012028771A5 publication Critical patent/JP2012028771A5/ja
Application granted granted Critical
Publication of JP5885952B2 publication Critical patent/JP5885952B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】効果的に熱を放散することができる集積回路とヒートスプレッダとを含む積層状の相互接続ヒートシンクを提供する。
【解決手段】電子デバイス１００は集積回路１０３とヒートスプレッダ１６０とを含む。集積回路１０３は、内部に配置されているアクティブ・ビア１５１を備えた基板１３９を含む。ヒートスプレッダ１６０は熱伝導コア１６３を含む。アクティブ・ビア１５１は、熱伝導コア１６３を貫通する、対応するヒートスプレッダ・ビア２２０に接続されている。
【選択図】図１

Description

本願は、全般的に電子デバイスに関し、さらに具体的には、そこからの熱除去に関する。
電子デバイスからの熱除去が、電子システム設計の最も重要な局面として解決されないままである。そのようなデバイスの集積密度の上昇により、出力密度、例えば電子デバイスの単位面積当たりに消費される出力量が確実に上昇する結果になっている。相互接続トレース（ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｒａｃｅ）（金属線）の寸法を縮小することにより、温度活性化エレクトロマイグレーション（ｔｅｍｐｅｒａｔｕｒｅ−ａｃｔｉｖａｔｅｄ ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）などの影響による高温に対するより良い感度がもたらされる。この要因の組合せにより、電子デバイスおよびシステムの製造者サイドにおいて、熱に関するシステム設計問題に対する注目がますます高まっている。しかし、そのような注目は、全設計状況における熱に関する問題を軽減するには十分ではない。
一態様が、集積回路とヒートスプレッダとを含む電子デバイスを提供する。集積回路は、内部に配置されているアクティブ・ビアを備えた基板を含む。ヒートスプレッダは熱伝導コアを含む。アクティブ・ビアは、熱伝導コアを貫通する、対応するヒートスプレッダ・ビアに導電接続されている。
別の態様が、集積回路基板に取り付けられるように構成されているヒートスプレッダを提供する。ヒートスプレッダは、熱伝導コアと、熱伝導コアを貫通するヒートスプレッダ・ビアとを含む。熱伝導コアの接続点が、集積回路基板プラグへのはんだ接続を形成するように構成されている。
さらに別の態様が、電子デバイスを形成する方法を提供する。本方法は、基板を有する集積回路を設けることを含む。アクティブ・ビアが基板の内部に配置されている。アクティブ・ビアは、ヒートスプレッダの熱伝導コアを貫通する、対応するヒートスプレッダ・ビアに接続されている。
ここで、添付図面と併用されている以下の記載を参照する。
３次元デバイス積層内の２つの集積回路間に配置されているヒートスプレッダを含む本開示の電子デバイスの図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０の種々の実施形態の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０の種々の実施形態の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０の種々の実施形態の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０の種々の実施形態の図である。 集積回路の対応する熱放散パターンのための、集積回路基板内の基板プラグの種々の構成の図である。 集積回路の対応する熱放散パターンのための、集積回路基板内の基板プラグの種々の構成の図である。 集積回路の対応する熱放散パターンのための、集積回路基板内の基板プラグの種々の構成の図である。 集積回路の対応する熱放散パターンのための、集積回路基板内の基板プラグの種々の構成の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示のヒートスプレッダ、例えば図１のヒートスプレッダ１６０を形成する方法の図である。 本開示の電子デバイス、例えば図１の電子デバイスを形成する方法の図である。 本開示の電子デバイス、例えば図１の電子デバイスを形成する方法の図である。
ますます注目が集まっている熱除去の一領域が、３次元（３Ｄ）パッケージングである。そのような用途では、２つ以上の集積回路（ＩＣ）が、垂直デバイス積層に一体化されていてもよく、共通のパッケージ内に配置されていてもよい。本明細書では、デバイス積層は、少なくとも第１の電子デバイスと第２の電子デバイス、例えば第２のＩＣがパッケージ基板の上方に配置されておりかつ第１のＩＣが第２のＩＣとパッケージ基板との間に配置されているＩＣの組立体である。そのようなデバイスは、例えばフリップ・チップ、ボールグリッドアレイおよびシリコン貫通電極の方法を含んでいてもよい。
異なるダイ上にある電子デバイスを一体化する空間効率の良い手段を提供する一方で、垂直積層から放散された熱を除去して、越えるとパッケージ化されたデバイスの動作または信頼性が危うくなる可能性がある温度を超過することを回避する必要により、いくつかの場合に３Ｄパッケージが複雑になる可能性がある。ますます積極的なパッケージング解決策を検討するシステム設計者らにより求められるワット損を提供する従来の方法技術では、たとえあったとしても少数の解決策しかもたらされない。
本開示には、新規のヒートスプレッダを積層に導入してそこから熱を除去することにより、集積回路積層の熱放散に関連する有害作用が軽減される可能性があるという認識が有効である。新規の電子デバイス・アーキテクチャが、ＩＣ積層内の２つの集積回路間に構成されているヒートスプレッダを含む。ヒートスプレッダを通るビア経路により、信号が集積回路間を通過することが可能になる。ヒートスプレッダは、デバイス・パッケージ、熱電冷却器、ヒートシンクまたはシステム基板（プリント基板）などの多くの可能な熱放散経路のいずれかへ、積層の内部からの熱を逃がし、それにより積層の動作温度を下げてもよい。
図１を参照すると、基板１０９の上方の垂直積層構成内に第１のＩＣ１０３と第２のＩＣ１０６とを含む本開示の電子デバイス１００が示されている。検討を進めるために、「垂直な」は、指示されている通り図１のｙ軸に平行な方向であり、例えば基板１０９の平面に対して略垂直である。デバイス１００の外部では、基準に対する配向が、必ずしも用語「垂直な」および「水平な」により示されない。デバイス１００は、本開示の範囲内の種々の実施形態の例示であり、本開示の範囲を限定するものではない。代替の実施形態が、限定されないが、より多数の集積回路、プラスチックおよびセラミックを含む様々なパッケージ型、ならびにリード線を備えたパッケージなどの、デバイス１００に基づく変形形態を含み得ることを、当業者は認識するであろう。
基板１０９は、コア１１２と信号ルーティング層１１５とを例示的に含む。本開示の範囲内の実施形態は、何か特定の種類の基板１０９に限定されない。信号ルーティング層１１５は、複数の信号ルーティング副層を含んでいてもよい。例示的に、従来のボールグリッドアレイの一部であってもよいはんだボール１１８が、ボール・パッド１２１に取り付けられている。はんだボール１１８は、回路基板（図示せず）などの電子組立体にデバイス１００を取り付けるのに使用されてもよい。基板１０９とその上に重なっているパッケージ本体１２４とは、ボールグリッドアレイ（ＢＧＡ）、キャビティ型ＢＧＡ、マルチチップ・モジュール（ＭＣＭ）、プラスチック・リード・チップ・キャリア（ＰＬＣＣ）、およびセラミック・リード・チップ・キャリアなどの、任意の従来の型または将来開発される型であってもよいパッケージを形成している。随意に、ヒートシンク１２７が、パッケージ本体１２４に熱的に接続されていてもよい。フィン付きヒートシンクとして示されているが、使用される場合、ヒートシンク１２７は、熱電モジュールなどの能動デバイスを含む任意のタイプであってもよい。
ＩＣ１０３は、「フリップ・チップ」構成で、基板１０９の上方に例示的に配置されている。ＩＣ１０３と基板１０９との間に配置されている従来のはんだボール１３０が、基板１０９上に配置されているはんだパッド１３３とＩＣ１０３上に配置されているはんだパッド１３６とを介して、その間に電気的かつ機械的接続を形成している。ＩＣ１０３は、基板１３９と相互接続レベル１４２とを含む。基板１３９には、例えば製造用ウェハ（ｐｒｏｄｕｃｔｉｏｎ ｗａｆｅｒ）から切り取られたＳｉダイなどの半導体基板が含まれる可能性がある。相互接続レベル１４２は、基板１３９上のトランジスタなどの電子構成要素間に接続をもたらすように配置されている１つまたは複数の金属層と１つまたは複数の誘電層とを含んでいてもよい。基板１３９は、相互接続レベル１４２との界面を形成する前面１４５と、対向する後面１４８とを有する。従来の例示的相互接続線１５４経由で、信号が、はんだボール１３０から従来のアクティブ・ビア１５１へルーティングされる。
アクティブ・ビア１５１は、出力、接地またはアクティブ信号を導くように構成されているビアである。アクティブ信号は、アナログ情報および／またはデジタル情報を伝達する信号であり、集積回路の能動回路による出力である。能動回路は、論理ゲートおよび／またはアナログ回路を含む回路であり、信号を修正して情報を伝達するように動作する。
ヒートスプレッダ１６０が、ＩＣ１０３とＩＣ１０６との間に配置されている。ヒートスプレッダ１６０は、熱伝導コア１６３を含む。本明細書ではかつ特許請求の範囲では、少なくとも約１０Ｗ／ｍ・Ｋの熱伝導性を有する熱伝導手段である。種々の実施形態では、ヒートスプレッダ１６０は、積層状のＩＣ１０３およびＩＣ１０６から熱を除去するように構成されており、それにより、ＩＣ１０３、１０６の一方または両方の動作温度を低下させる。熱伝導コア１６３は、例えば金属、セラミックまたは合成であってもよい。金属の場合、熱伝導性は、好ましくは少なくとも約１００Ｗ／ｍ・Ｋ、より好ましくは少なくとも約２００Ｗ／ｍ・Ｋ、最も好ましくは少なくとも約４００Ｗ／ｍ・Ｋである。セラミックまたは合成の場合、熱伝導性は、好ましくは少なくとも約１０Ｗ／ｍ・Ｋ、より好ましくは少なくとも約２０Ｗ／ｍ・Ｋ、最も好ましくは少なくとも約１００Ｗ／ｍ・Ｋである。
図２Ａ〜２Ｄは、ヒートスプレッダ１６０の種々の実施形態を示す。図示の実施形態は、別途本開示の範囲内の他の実施形態を排除しない。図２Ａは、ヒートスプレッダ１６０Ａが電気絶縁コアまたは誘電コア２０５を含む実施形態を示す。一態様では、コア２０５は熱伝導性である。電気絶縁性かつ熱伝導性の例示的材料には、例えばいくつかのセラミック材料およびいくつかの複合材料、ならびにいくつかのガラスが含まれる。本明細書では、セラミック材料には、Ａｌ２Ｏ３、ＢＮおよびＳｉＣなどのセラミック、ならびにダイヤモンド様炭素（ＤＬＣ）として通例述べられている種々の無機化合物が含まれる。複合材料は、例えば有機樹脂もしくはシリコン・ベースの樹脂、またはそれ自体で樹脂またはマトリクスより高い熱伝導性を付与する充填材粒子を有するセラミック・マトリクスであってもよい。熱伝導コア１６３に使用されてもよい複合材料の説明に役立つ実例には、Ｓｔ． Ｐａｕｌ、ＭＮ、ＵＳＡ所在のＡｌｐｈａ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．により製造されている、少なくとも約２００Ｗ／ｍ・Ｋの熱伝導性を有するＡｌＳｉＣ金属マトリクス複合材料と、Ｗａｒｗｉｃｋ、ＲＩ、ＵＳＡ所在のＣｏｏｌ Ｐｏｌｙｍｅｒｓ， Ｉｎｃにより製造されている、約１０Ｗ／ｍ・Ｋの熱伝導性を有するプラスチック樹脂複合材料とが含まれる。
一実施形態では、ヒートスプレッダ１６０はマイクロチャネル基板である。当業者には当然のことながら、マイクロチャネル基板は、従来の方法を使用して形成されてもよい。水または冷媒などの冷却液が、マイクロチャネルを通って循環していてもよい。第１のＩＣ１０３および／または第２のＩＣ１０６からの熱が冷却液まで移送され、それにより、デバイス１００からの熱伝導率を高めてもよい。冷却液は、次いで、外部熱交換器を通って循環して、廃熱を放出してもよい。冷却液は、閉ループまたは開ループ内で循環してもよい。
図２Ａを引き続き参照すると、熱伝導コア２０５は、第１の主面２１０と対向する第２の主面２１５とを有する。ヒートスプレッダ・ビア２２０が、熱伝導コア２０５を貫通している。「貫通する」は、ヒートスプレッダ・ビア２２０が第１の主面２１０においてビア面２２１を、第２の主面２１５においてビア面２２２を呈していることを意味する。一態様では、ヒートスプレッダ・ビア２２０は熱伝導性であり、それにより、アクティブ・ビア１５１により流された信号を熱伝導コア１６３を通して伝達する。表面２２１、２２２は、はんだ接続部、例えばはんだボール、への結合を形成してもよい。随意に、界面層２２５が一方または両方の表面２２１、２２２上に配置されてもよい。界面層２２５は、Ｐｄ、Ｎｉ、ＰｔまたはＡｕなどの、はんだ接続部メタライゼーションに従来使用されている１つまたは複数の金属層の組合せを含んでいてもよい。
１つまたは複数の接続点２３０が、コア２０５上に配置されてもよい。接続点２３０は、ＩＣ１０３および／またはＩＣ１０６とコア２０５との間にはんだ接続を形成する手段を提供し、それにより、コア２０５への熱経路を形成する。接続点２３０は、例えばはんだパッドとして示されている。各接続点２３０は、コア２０５への機械的かつ熱的接続を設ける必要に応じて、１つまたは複数の化合物層および／または元素層を含んでいてもよい。そのような層は、限定されないが、Ｐｄ、Ｎｉ、ＰｔおよびＡｕなどの金属層、ならびにＴｉＮ、ＴａＮなどの化合物層を含んでいてもよい。随意に、接続点２３０の接着を強化するために、表面２１０、２１５をプラズマ法で処理して、表面２１０、２１５を清浄化し、粗面化し、化学的に活性化してもよい。
図２Ｂは、ヒートスプレッダ１６０Ｂの実施形態を示す。本実施形態では、ヒートスプレッダ１６０Ｂは、金属などの導電性材料で形成されているコア２３５を含む。本明細書においてコア２３５の場合に使用されている「導電性」は、熱伝導コア１６３の電気伝導率σがあまりに高いので、複数のヒートスプレッダ・ビア２２０を通して伝達される信号が、ＩＣ１０３とＩＣ１０６との間で情報を正確に伝達するように適切に分離されないであろうことを意味する。いくつかの場合には、例えば、σ＞約５Ｓ・ｍ−１は、導電性であると見なされる。コア２３５は、何か特定の金属に限定されない。しかし、Ｚｉ、Ａｌ、Ａｕ、ＣｕまたはＡｇから選択される金属またはそれらを含む金属が、これらが少なくとも２００Ｗ／ｍ・Ｋの熱伝導率を有するので、有利に使用される。いくつかの場合には、銅が４００Ｗ／ｍ・Ｋより高い熱伝導率を有するので、銅コア２３５が好ましい可能性がある。
絶縁スリーブ２４０が、ヒートスプレッダ・ビア２２０とコア２３５との間に配置されていてもよい。絶縁スリーブ２４０は、セラミックまたはポリマーなどの任意の適切な絶縁体であってもよい。絶縁スリーブ２４０は、前もって形成され、コア２０５に形成されている開口部内に挿入されてもよいか、またはそのような開口部の側壁上に形成されてもよい。絶縁スリーブ２４０が前もって形成された場合、絶縁スリーブ２４０がコア２３５の内部に配置される前または後に、ヒートスプレッダ・ビア２２０は、絶縁スリーブ２４０の内部に配置されてもよい。１つの説明に役立つ実例では、絶縁スリーブ２４０は、最初にワイヤ上に形成され、その被覆されたワイヤは、次いで、コア２３５に形成されている穴部内に挿入され、次いで、表面２１０、２１５と面一に切り取られ、ヒートスプレッダ・ビア２２０を形成してもよい。別の説明に役立つ実例では、化学蒸着（ＣＶＤ）または表面重合（例えば、パリレン族の材料）などのコンフォーマル法（ｃｏｎｆｏｒｍａｌ ｐｒｏｃｅｓｓ）により、絶縁材料を開口部の内部に堆積させて、絶縁スリーブ２４０を形成してもよい。ヒートスプレッダ・ビア２２０は、次いで、電気めっきまたは無電解析出法により、絶縁穴部内に形成されてもよい。
随意に、接続点２３０、例えばはんだパッド、は、導電性コア２３５上に形成されてもよい。はんだパッドが接続点２３０として使用される場合、ヒートスプレッダ１６０Ｂへのはんだ接続が、ＡｕまたはＰｄなどの適合する不活性最上金属層を選択することよってはんだパッドに対するはんだの湿潤を促進することにより改善されてもよい。そのような層は、酸化物を容易に形成せずはんだボールへの接続を強化する表面をもたらす可能性がある。コア２３５がはんだ付け可能な表面を呈する場合など、いくつかの場合には、接続点２３０にはんだパッドが不要である。そのような場合には、接続点２４５が、第１の主面２１０または第２の主面２１５上の任意の所望の位置であってもよい。
図２Ｃは、コア２５０を有するヒートスプレッダ１６０Ｃの実施形態を示す。本実施形態では、総称してヒートスプレッダ・プラグ２５５と呼ばれるヒートスプレッダ・プラグ２５５ａ〜２５５ｃが、コア２５０の少なくとも部分的に内部に配置されており、それらは、電気絶縁性または導電性であってもよい。ヒートスプレッダ・プラグ２５５は、それにより、ＩＣ１０３／１０６からコア２５０への熱流を増加させてもよい。ヒートスプレッダ・プラグ２５５の３つの例が示されているが、それらに限定されない。ヒートスプレッダ・プラグ２５５ａは、コア２５０を完全に貫通して延在している。ヒートスプレッダ・プラグ２５５ｂは、コア２５０を部分的に貫通して延在しており、コア２５０の第２の主面２１５側にはんだ接続を形成するのに利用可能な表面を有する。ヒートスプレッダ・プラグ２５５ｃは、コア２５０を部分的に貫通して延在しており、コア２５０の第１の主面２１０側にはんだ接続を形成するのに利用可能な表面を有する。随意に、接続点２３０が、ヒートスプレッダ・プラグ２５５ａ、２５５ｂ、２５５ｃのいずれかの露出表面上に形成されてもよい。
図２Ｄは、ヒートスプレッダ１６０Ｄの実施形態を示す。本実施形態では、導電性または電気絶縁性のいずれかであってもよいコア２５０は、第１の主面２６５上の金属層２６０と第２の主面２７５上の金属層２７０とを有する。ヒートスプレッダ１６０Ｄは、前述の通りヒートスプレッダ・ビア２２０と絶縁スリーブ２４０とを含んでいてもよい。随意に、記載されている実施形態のいずれかの１つもしくは複数の接続点２３０および／または１つもしくは複数のヒートスプレッダ・プラグ２５５が含まれていてもよい。金属層２６０、２７０が選択されて、酸化物を低減してもよいかつ／またははんだ付け性を向上させてもよい。例えば、金属層２６０、２７０は、Ｎｉ、Ｎｉ／Ｐｄ、Ｎｉ／Ｐｄ／Ａｕなどの、Ｎｉ、Ｐｄ、ＰｔもしくはＡｕの１つもしくは複数の層、またははんだ付け可能な表面をもたらすことで既知の仕上げ層の他の組合せを含んでいてもよい。そのような仕上げ層は当業者に公知であり、リソグラフィおよびエッチングと併用の電気めっきもしくは物理的蒸着などの従来の方法、または物理的マスキングを用いて形成されてもよい。
図１に戻って、ヒートスプレッダ・ビア２２０は、従来のはんだボール１６６により、ＩＣ１０３とＩＣ１０６との間で信号を伝達する。はんだボール１６６は、ＩＣ１０６とヒートスプレッダ・ビア２２０との間に電気的かつ機械的接続を形成している。いくつかの実施形態では、基板プラグ１６９が、ＩＣ１０３またはＩＣ１０６の内部に配置されている。検討の便宜上ＩＣ１０３に焦点を合わせて、基板プラグ１６９は、基板１３９の内部に配置されている。基板プラグ１６９は、はんだボール１７２に接続されていてもよく、はんだボールは、図示の実施形態では、熱伝導コア１６３上に配置されている接続点１７５に接続されている。いくつかの場合には、接続点１７５は、接続点２３０を含む。基板プラグ１６９とはんだボール１７２とは、基板１３９からヒートスプレッダ１６０まで熱を伝導する熱経路を形成している。ヒートスプレッダ１６０は、金属熱分路１７８を経由して、またはより大きな表面積を設けて例えばヒートスプレッダ１６０が埋め込まれていてもよい複合成形パッケージに熱を移送するだけで、パッケージ本体１２４に熱を移送してもよい。
基板プラグ１６９は、基板プラグ１６９がアクティブ電気信号を全く伝達しないという点で、従来の基板貫通ビア（ｔｈｒｏｕｇｈ−ｓｕｂｓｔｒａｔｅ ｖｉａ）と異なっている。しかし、基板プラグ１６９は、パッケージ本体１２４経由で、接地基準（ｇｒｏｕｎｄ ｒｅｆｅｒｅｎｃｅ）への接続を設けることができる。複数の基板プラグ１６９は、アクティブ信号を一緒に短絡するリスクなしに導電性である熱伝導コア１６３に、同時に接続されていてもよい。いくつかの実施形態では、基板プラグ１６９は、基板プラグ１６９’で示されている通り、基板１３９の前面１４５および背面１４８の両方に交差する。いくつかの実施形態では、図示の通り、基板プラグ１６９は、基板１３９の背面１４８とのみ交差する。この後者の実施形態は、設計検討により能動回路のために基板１３９の前面１４５のより大きな割合を利用することが好ましくなる状況で有利である可能性がある。基板プラグ１６９は、任意の特定の直径または任意の特定の深さに限定されない。直径は、基板プラグ１６９を形成する方法が基板１３９の前面側でビア・レベルの相互接続を形成するのに用いられる方法と同一であるように選択されてもよい。いくつかの場合には、基板１３９は、デバイス１００を形成する前に、その背面上で研磨されてもよい。
ヒートスプレッダ１６０は、その動作中にデバイス１００からの熱を伝導する効果的な手段を提供することが予想される。従来のＩＣ積層では、ＩＣ１０６の温度は、ＩＣ１０３および１０６の合計ワット損ならびに熱的特性に部分的に左右される温度まで上昇すると予想される。特に、従来の用途では、ＩＣ１０３、１０６により生成される熱が、主として垂直に（ｙ軸に平行に）、はんだボール１１８までかつ下部の基板まで下方に、パッケージ本体１２４まである程度上方に伝導される。しかし、誘電層などのＩＣ１０３、１０６の種々の層および基板１０９は、通常、低い熱電導性を有する。そのような層の存在が、周囲環境からＩＣ１０３、１０６を熱的に絶縁する効果を有し、最大所望動作温度を超過する可能性がある動作温度をもたらす。
ヒートスプレッダ１６０は、水平（ｘ軸に平行な）熱経路を提供し、デバイス１００からの熱を除去する。ヒートスプレッダ１６０により提供される熱経路は、ＩＣ１０３、１０６からの熱流を著しく妨げる形で誘電層を含まない。したがって、ヒートスプレッダ１６０は、外部環境へ熱を効果的に伝導し、望ましくはデバイス１００の動作温度を低下させることが予想される。
図３Ａ〜図３Ｄを参照すると、基板１３９などの集積回路基板内の基板プラグ１６９、１６９’の種々の構成が示されている。様々な場合について基板１３９から熱を除去する態様に焦点を合わせるために、アクティブ・ビア１５１は省略されている。図３Ａは、基板プラグ１６９が通常の２次元配列で配置されている実施形態を示す。そのような構成が簡潔に実施されてもよく、少なくとも熱が伝導経路の線形領域を流動する場合、基板１３９の特定の位置で熱が生成される速度に略直線的に比例する速度で、基板１３９からの熱を伝導することが予想される。例えば、領域３１０が１ワット消費し、領域３２０が２ワット消費した場合、領域３１０内の基板プラグ１６９の速度の２倍の速度で、領域３２０内の基板プラグ１６９経由で、熱が流動することが予想される。しかし、基板プラグ１６９の有限な熱伝導性が原因で、領域３２０の温度上昇は、領域３１０の場合より大きいことが予想される。
図３Ｂは、電気回路に占有されていない基板１３９上の空間の可用性に関連した疑似ランダム式に、基板プラグが配されている実施形態を示す。例えば基板プラグ１６９’が基板１３９の能動側まで延びている場合に、そのような構成が生じる可能性がある。図３Ｂの構成はまた、動作中、基板１３９上により高温の領域およびより低温の領域をもたらすことが予想される。
図３Ｃは、領域３３０内により高密度の基板プラグ１６９が配置されている実施形態を示す。領域３３０は、領域３３０の外部の基板１３９の部分より高い出力密度に関連している可能性がある。十分な数の基板プラグ１６９を領域３３０内に配置することが、図３Ａに示されている基板プラグ１６９の一様密度で起こると考えられるより低く、領域３３０の温度上昇を制限するように機能することが予想される。したがって、基板１３９の動作温度は、基板プラグ１６９の適切な配置により、より一定になる可能性がある。
図３Ｄは、領域３４０内により高密度の基板プラグ１６９が配置されており、かつ領域３５０内により低密度の基板プラグ１６９が配置されている実施形態を示す。基板プラグ１６９のこの密度構成は、基板１３９上で特定の温度プロファイルを達成するために基板プラグ１６９が使用されてもよい場合を例示している。例えば、領域３４０内のより高密度の基板プラグ１６９は、その内部の動作温度を低下させるように作用してもよい。対照的に、領域３５０内のより低密度の基板プラグ１６９は、その内部の動作温度を上昇させるように作用してもよい。基板プラグ１６９の配置を構成して、動作中に特定の温度プロファイルを生成することは、デバイス１００の性能がそのような温度プロファイルにより向上する状況において有用である可能性がある。
本明細書における種々の実施形態は、ＩＣ１０３へのヒートスプレッダ１６０の接続に関連して記載されているが、当業者には当然のことながら、ヒートスプレッダ１６０はＩＣ１０６に同様に接続されている可能性がある。さらに、図１は、ヒートスプレッダ１６０が間に配置されている状態の２つの集積回路１０３、１０６を示しているが、当業者には当然のことながら、デバイス積層から熱を横方向に除去するように所望されているヒートスプレッダが任意の２つのＩＣ間に配置されている状態で、より多数のＩＣが積み重ねられていてもよい。これら実施形態の各々は、本開示および特許請求の範囲の範囲内に明確に含まれる。
図４Ａ〜図４Ｈを参照すると、ヒートスプレッダ、例えばヒートスプレッダ１６０、を形成するために、全般的に４００に指定されている方法の例が記載されている。本方法は、熱伝導コア１６３が導電性である実施形態について無制限に記載されているが、そのような実施形態に限定されない。本方法は、ヒートスプレッダ１６０を形成するために用いられてもよい他の方法を除外しない。しかし、当業者には当然のことながら、本方法４００は、本開示の範囲内の種々の実施形態の１つである。例えば、他の実施形態が、特許請求の範囲の範囲から逸脱することなく、異なる材料または工程ステップの異なる順序を用いてもよい。さらに、電気絶縁性だが熱伝導性のコア１６３を収容するのに必要な本方法の変形形態が、当業者の能力の範囲内である。
図４Ａは、熱伝導コア４０５を示し、そのコアは、熱伝導コア１６３の場合に記載されている材料もしくは材料タイプのいずれかであってもよいか、またはそれを含む。従来のフォトレジスト層４１０が、熱伝導コア４０５の上面４０６上に配置されている。また、フォトレジスト層４１０’が、下面４０７上に随意に形成されて示されている。フォトレジスト層４１０’は、例えば熱伝導コア４０５を被覆するのに用いられる方法が下面を被覆することを容易に除外できない場合に、便宜のために形成されてもよい。
図４Ｂでは、開口部４１５がフォトレジスト層４１０内に形成されている。いくつかの場合には、フォトレジスト層４１０’内に対応する開口部を形成することが望ましい可能性がある。開口部４１５は、光源へのフォトレジスト層４１０のマスキング下の曝露（ｍａｓｋｅｄ ｅｘｐｏｓｕｒｅ）などの任意の従来の方法により形成されてもよく、マスキング下の曝露の後には、その曝露部分の現像が続く。
図４Ｃでは、熱伝導コア４０５に穴部４２０が形成されている。穴部４２０は、例えばウェットエッチング工程またはドライエッチング工程により、形成されていてもよい。本方法の代替の実施形態では、フォトレジスト層４１０は省略されてもよく、穴部４２０は、穴部４２０の直径に適したレーザ・アブレーションまたは他の方法により形成されてもよい。
図４Ｄでは、フォトレジスト部分４２５が形成されている。いくつかの実施形態では、フォトレジスト層４１０はパターンを付けられ２度目に現像されて、フォトレジスト部分４２５を形成する。他の実施形態では、フォトレジスト層４１０全体が除去され、第２のフォトレジスト層（図示せず）が形成されパターンを付けられる。他の実施形態では、フォトレジスト部分４２５は、酸化ケイ素などの、従来式に形成されパターンを付けられた誘電部分に置き換えられてもよい。
図４Ｅでは、誘電層４３０が、熱伝導コア４０５とフォトレジスト部分４２５との上に形成されている。誘電層４３０は、例えばパリレンなどの、コンフォーマルに堆積された材料であってもよい。本明細書では、用語「パリレン」は、例えばパリレンＮ、パリレンＣおよびパリレンＤを含む、パラキシリレンの表面重合により形成されている任意の材料を含む。パリレンは、穴部４２０の内面を含む全ての露出表面を完全に被覆している高品質フィルムを有利に形成してもよい。いくつかの実施形態では、誘電層４３０は、酸化ケイ素または窒化ケイ素などの無機誘電体を含む。当業者は、そのような材料の高コンフォーマル層を形成する工程に精通している。
図４Ｆは、穴部４２０の内部にヒートスプレッダ・ビア４３５が形成された後のヒートスプレッダ１６０を示す。ヒートスプレッダ・ビア４３５は、金属プラグを含む、任意の適切な導電性材料と、任意の必要なライナまたはめっきシード層とを含んでいてもよい。限定されないが、ヒートスプレッダ・ビア４３５は銅を含み、電気めっきによりまたは無電解析出などの同様の工程により形成されてもよい。いくつかの場合には、１つまたは複数の材料を堆積させる工程により、誘電層４３０の１つまたは複数の表面を覆っている導電膜がもたらされてもよい。そのような場合、１つまたは複数の層は、例えば、図示の通り熱伝導コア４０５上に残存している誘電層４３０の部分を残すか、または穴部４２０の内部からを除いて誘電層４３０を随意に除去する研磨ステップにより、除去されてもよい。
図４Ｇでは、例えば溶剤曝露ならびに超音波振動および／または超音波研磨により、フォトレジスト部分４２５が除去されている。また、フォトレジスト部分４２５の除去により、フォトレジスト部分４２５を覆っている誘電層４３０を除去して、熱伝導コア４０５の露出部分４４０を作り出す。いくつかの実施形態では、浄化ステップ、例えば短時間のプラズマ灰化（ｐｌａｓｍａ ａｓｈ）、が、熱伝導コア４０５の新しく露出された表面を浄化するのに用いられてもよい。そのような場合、誘電層４３０の厚さは適宜調節されて、灰化中の損失を補償してもよい。誘電部分がフォトレジスト部分４２５の代わりに使用された場合、誘電部分は、研磨およびＨＦ剥離（ＨＦ ｓｔｒｉｐ）などの、誘電層４３０に対して選択的な工程により、除去されてもよい。
図４Ｈでは、露出部分４４０上に接続点４４５が形成されている。接続点４４５は、接続点４４５と熱伝導コア４０５との間に熱的かつ機械的結合を形成するのに必要な金属層および非金属層の任意の適切な組合せであってもよい。例えば、熱伝導コア４０５が銅である場合、接続点４４５は、有機表面保護層、Ｎｉ障壁層を覆うＰｄ層、接続点４４５に対するはんだ湿潤を促進するＡｕ層の内の１つまたは複数を含んでいてもよい。いくつかの場合、接続点４４５は、時には「錫めっき」と呼ばれる、その上を覆うはんだ層を含んでいてもよい。
熱伝導コア４０５がＢＮまたはＤＬＣなどの非導電性材料である実施形態では、接続点４４５は、はんだ付け可能な金属パッドを熱伝導コア４０５に結合させる層を含んでいてもよい。そのような実施形態では、金属パッドは、熱伝導コア４０５上にＴｉまたはＡｌなどの接着層を含んでいてもよい。Ｐｔ、Ｎｉおよび／またはＰｄなどを含む障壁層が、例えばＡｕ、Ｓｎまたははんだ合金などの反応層／はんだ付け可能層の間に配置されていてもよい。当業者は、スパッタリング、化学蒸着、プラズマ堆積、原子層堆積、電気化学析出または無電解化学析出を含む、そのような層を形成する方法に精通している。各層が、シャドウ・マスクを使用して堆積されてもよいか、または従来の工程を用いてフォトリソグラフィで画定されてもよい。
図４Ｈはまた、ヒートスプレッダ・ビア４３５上に配置されているはんだ界面４５０を含む。はんだ界面４５０は、接続点４４５に存在している層と同一の組合せであってもよいが、そうである必要はない。例えば、熱伝導コア４０５が非導電性材料であり、かつヒートスプレッダ・ビア４３５が銅である実施形態では、はんだ界面４５０は、銅とのはんだ結合を形成するのに適した層の組合せであってもよく、一方、接続点４４５は、非導電性材料とのはんだ結合を形成するのに適した異なる層の組合せであってもよい。材料層の選択的な堆積および／または除去が、ヒートスプレッダ・ビア４３５および露出部分４４０の上に所望の材料層（単数または複数）を形成する必要に応じて実施されてもよい。
図４Ｉは、ヒートスプレッダ・プラグ４５５が熱伝導コア４０５の内部に形成されている代替の実施形態を示す。ヒートスプレッダ・プラグ４５５の使用は、熱伝導コア４０５が接続点４４５を上に形成するための界面層を容易に受容しない場合に、特に有益である可能性がある。いくつかの実施形態では、ヒートスプレッダ・プラグ４５５は、ヒートスプレッダ・ビア４３５と同一の方法で形成される。しかし、ヒートスプレッダ・ビア４３５とは対照的に、ヒートスプレッダ・プラグ４５５は熱伝導コア４０５へ熱を伝導するように構成されていてもよいので、ヒートスプレッダ・プラグ４５５は、集積回路のアクティブ・ビアに接続される必要がない。形成される場合、ヒートスプレッダ・プラグ４５５は、ヒートスプレッダ・ビア４３５と同一のまたはそれとは異なる直径を有していてもよい。
図５Ａを参照すると、全般的に５００に指定されている本開示の方法が、電子デバイス、例えば電子デバイス１００、を形成するために提示されている。本方法は、ステップ５１０で開始し、そこでは、基板、例えば基板１３９、を有する集積回路が設けられる。本明細書および特許請求の範囲において、「設けられる」は、デバイス、基板、構造要素等が開示された方法を実施する個人もしくは企業体により製造されてもよいか、または本方法により、別の個人もしくは企業体を含む、上記個人もしくは企業体以外の源から得られてもよいことを意味する。
ステップ５２０では、アクティブ・ビア、例えばアクティブ・ビア１５１、が、基板の内部に形成される。ステップ５３０では、アクティブ・ビアは、対応するヒートスプレッダ・ビア、例えばヒートスプレッダ・ビア２２０、に接続され、そのヒートスプレッダ・ビアは、熱伝導層、例えば熱伝導コア１６３、を含むヒートスプレッダを貫通している。
図５Ｂは、方法５００の随意選択的ステップを示す。ステップ５４０では、ヒートスプレッダ・ビアと熱伝導層との間に誘電層が配置される。誘電層は、例えば前述の絶縁スリーブ２４０であってもよい。ステップ５５０では、基板プラグ、例えば基板プラグ１６９、が基板の内部に配置され、ヒートスプレッダに接続される。ステップ５４０、ステップ５５０は、仮に実施される場合、図示の順序とは異なる順序で実施されてもよい。
本願が関連する当業者には当然のことながら、記載されている実施形態に、他のさらなる付加、削除、置換、および修正が施されてもよい。本明細書に記載されている種々の実施形態は例示目的のものであり、本開示の範囲はそれにより限定されない。当業者には当然のことながら、本開示および特許請求の範囲の範囲は、開示された実施形態の種々の態様および原理が増補され、適合させられ、かつ／または並べ換えられた実施形態を含む。

Claims (10)

  1. 基板を有する集積回路と、
    前記基板の内部に配置されているアクティブ・ビアと、
    熱伝導コアを含むヒートスプレッダと、
    前記熱伝導コアを貫通しておりかつ前記アクティブ・ビアに導電結合されているヒートスプレッダ・ビアとを含む、電子デバイス。
  2. 前記基板の内部に配置されておりかつ前記熱伝導コアに接続されている基板プラグをさらに含む、請求項１に記載の電子デバイス。
  3. 前記集積回路は第１の集積回路であり、前記熱伝導コアは前記第１の集積回路と第２の集積回路との間に配置されており、前記アクティブ・ビアは、前記第１の集積回路と前記第２の集積回路との間で信号を伝達するように構成されている、請求項１に記載の電子デバイス。
  4. 前記熱伝導コアは電気絶縁層であり、前記ヒートスプレッダ・ビアは前記電気絶縁層に直接接触しており、前記基板の内部に配置されている基板プラグが、前記電気絶縁層の内部に配置されているヒートスプレッダ・プラグに接続されている、請求項１に記載の電子デバイス。
  5. 電子デバイス基板に取り付けられるように構成されているヒートスプレッダであって、
    熱伝導コアと、
    前記熱伝導コアを貫通しているヒートスプレッダ・ビアと、
    集積回路基板プラグへのはんだ接続を形成するように構成されている前記熱伝導コアの接続点とを含む、ヒートスプレッダ。
  6. 前記熱伝導コアは導電層であり、前記熱伝導コアと前記ヒートスプレッダ・ビアとの間に配置されている誘電層をさらに含む、請求項５に記載のヒートスプレッダ。
  7. 前記熱伝導コアは電気絶縁層であり、はんだボールへの冶金接続を形成するように構成されているヒートスプレッダ・プラグをさらに含む、請求項５に記載のヒートスプレッダ。
  8. 電子デバイスを形成する方法であって、
    基板を有する集積回路を設け、
    前記基板の内部にアクティブ・ビアを配置し、
    ヒートスプレッダの熱伝導コアを貫通する、対応するヒートスプレッダ・ビアに前記アクティブ・ビアを接続する、ことを含む方法。
  9. 前記熱伝導コアは導電層であり、前記ヒートスプレッダ・ビアと前記熱伝導コアとの間に誘電層を配置し、前記熱伝導コアの表面上にはんだパッドを形成する、ことをさらに含む請求項８に記載の方法。
  10. 前記熱伝導コアは電気絶縁層であり、前記電気絶縁層の内部に配置されているヒートスプレッダ・プラグと前記基板の内部に配置されている基板プラグとの間に冶金接続を形成する、ことをさらに含む、請求項８に記載の方法。
JP2011158573A 2010-07-20 2011-07-20 積層状の相互接続ヒートシンク Active JP5885952B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/840,016 US8492911B2 (en) 2010-07-20 2010-07-20 Stacked interconnect heat sink
US12/840,016 2010-07-20

Publications (3)

Publication Number Publication Date
JP2012028771A true JP2012028771A (ja) 2012-02-09
JP2012028771A5 JP2012028771A5 (ja) 2014-08-14
JP5885952B2 JP5885952B2 (ja) 2016-03-16

Family

ID=44719192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011158573A Active JP5885952B2 (ja) 2010-07-20 2011-07-20 積層状の相互接続ヒートシンク

Country Status (6)

Country Link
US (3) US8492911B2 (ja)
EP (2) EP2410563B1 (ja)
JP (1) JP5885952B2 (ja)
KR (1) KR101795047B1 (ja)
CN (1) CN102339800A (ja)
TW (1) TWI413222B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015515119A (ja) * 2012-02-17 2015-05-21 インヴェンサス・コーポレイション 相互接続埋込み熱拡散基板

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120053675A (ko) * 2010-11-18 2012-05-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법, 및 인터포저 칩 및 그의 제조 방법
US8384215B2 (en) * 2010-12-30 2013-02-26 Industrial Technology Research Institute Wafer level molding structure
US20120299173A1 (en) * 2011-05-26 2012-11-29 Futurewei Technologies, Inc. Thermally Enhanced Stacked Package and Method
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US9236322B2 (en) * 2012-04-11 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for heat spreader on silicon
US9337123B2 (en) 2012-07-11 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal structure for integrated circuit package
US10269676B2 (en) * 2012-10-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced package-on-package (PoP)
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
KR102103375B1 (ko) * 2013-06-18 2020-04-22 삼성전자주식회사 반도체 패키지
KR102057210B1 (ko) 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
US9496297B2 (en) * 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
TW201533882A (zh) * 2014-02-21 2015-09-01 Chipmos Technologies Inc 覆晶堆疊封裝
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9356009B2 (en) * 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
WO2016025478A1 (en) * 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
TWI614860B (zh) * 2014-10-08 2018-02-11 Li Ming Fen 一種半導體引線鍵合結構及其製程
US9706668B2 (en) * 2014-10-24 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, electronic module and method of manufacturing the same
US9881904B2 (en) 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
CN107112316B (zh) * 2014-12-26 2020-04-21 三菱电机株式会社 半导体模块
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
CN108281404A (zh) * 2015-04-30 2018-07-13 华为技术有限公司 一种集成电路管芯及制造方法
US9302905B1 (en) * 2015-06-15 2016-04-05 Innovative Micro Technology Method for forming a microfabricated structure
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017131831A2 (en) 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
KR102372300B1 (ko) 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
DE102016214607B4 (de) * 2016-08-05 2023-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul und Verfahren zu seiner Herstellung
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US10163751B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Heat transfer structures and methods for IC packages
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
JP7267767B2 (ja) * 2019-02-20 2023-05-02 ローム株式会社 半導体装置および半導体装置の製造方法
CN110707055B (zh) * 2019-09-11 2021-12-28 长江存储科技有限责任公司 芯片、电子设备
US11522118B2 (en) 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same
CN113113367A (zh) * 2020-01-13 2021-07-13 华为技术有限公司 芯片、芯片的制造方法和电子设备
KR20210120355A (ko) * 2020-03-26 2021-10-07 엘지마그나 이파워트레인 주식회사 양면 냉각형 파워 모듈
CN115461858A (zh) * 2020-08-04 2022-12-09 华为技术有限公司 多芯片堆叠封装、电子设备及制备方法
WO2023007383A1 (en) * 2021-07-29 2023-02-02 Marvell Asia Pte Ltd Improving heat dissipation and electrical robustness in a three-dimensional package of stacked integrated circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172286A (ja) * 2002-11-19 2004-06-17 Kyocera Chemical Corp 熱伝導シート
JP2006228834A (ja) * 2005-02-15 2006-08-31 National Institute Of Advanced Industrial & Technology 積層型集積回路装置
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
JP2007103413A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009071004A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 半導体装置とその製造方法
JP2009246258A (ja) * 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020637A (en) 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
KR100702968B1 (ko) 2005-11-24 2007-04-03 삼성전자주식회사 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
KR100842910B1 (ko) * 2006-06-29 2008-07-02 주식회사 하이닉스반도체 스택 패키지
US8110899B2 (en) 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US20080153200A1 (en) * 2006-12-22 2008-06-26 Arkalgud Sitaram Stacked semiconductor components
US20100044853A1 (en) * 2007-01-17 2010-02-25 Nxp, B.V. System-in-package with through substrate via holes
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US20080237844A1 (en) * 2007-03-28 2008-10-02 Aleksandar Aleksov Microelectronic package and method of manufacturing same
TWI338939B (en) 2007-08-15 2011-03-11 Via Tech Inc Package module and electronic device
US7592697B2 (en) 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
US7803714B2 (en) 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
US8154134B2 (en) * 2008-05-12 2012-04-10 Texas Instruments Incorporated Packaged electronic devices with face-up die having TSV connection to leads and die pad
US7928563B2 (en) 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
US8314483B2 (en) * 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
KR20120053675A (ko) * 2010-11-18 2012-05-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법, 및 인터포저 칩 및 그의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172286A (ja) * 2002-11-19 2004-06-17 Kyocera Chemical Corp 熱伝導シート
JP2006228834A (ja) * 2005-02-15 2006-08-31 National Institute Of Advanced Industrial & Technology 積層型集積回路装置
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
JP2007103413A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009071004A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 半導体装置とその製造方法
JP2009246258A (ja) * 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015515119A (ja) * 2012-02-17 2015-05-21 インヴェンサス・コーポレイション 相互接続埋込み熱拡散基板

Also Published As

Publication number Publication date
EP2410563A3 (en) 2017-12-06
TWI413222B (zh) 2013-10-21
EP3651194A1 (en) 2020-05-13
US20120020028A1 (en) 2012-01-26
EP3651194B1 (en) 2021-11-17
TW201212181A (en) 2012-03-16
JP5885952B2 (ja) 2016-03-16
KR101795047B1 (ko) 2017-11-07
KR20120018713A (ko) 2012-03-05
EP2410563B1 (en) 2020-04-15
US9054064B2 (en) 2015-06-09
US8492911B2 (en) 2013-07-23
US20150214130A1 (en) 2015-07-30
EP2410563A2 (en) 2012-01-25
EP3651194B8 (en) 2021-12-22
CN102339800A (zh) 2012-02-01
US20130280864A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
JP5885952B2 (ja) 積層状の相互接続ヒートシンク
US10867835B2 (en) Semiconductor packaging structure and process
US10157900B2 (en) Semiconductor structure and manufacturing method thereof
US7671466B2 (en) Semiconductor package having heat dissipating device with cooling fluid
US20160254211A1 (en) Thermal Structure for Integrated Circuit Package
TW201234666A (en) Package carrier and manufacturing method thereof
TW201247038A (en) Package carrier and manufacturing method thereof
US8877563B2 (en) Microfabricated pillar fins for thermal management
CN105870092A (zh) 封装结构
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
US20150130084A1 (en) Package structure and method for manufacturing the same
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
TW201034154A (en) Integrated circuit micro-module

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140702

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140729

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140805

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160210

R150 Certificate of patent or registration of utility model

Ref document number: 5885952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250