CN113113367A - 芯片、芯片的制造方法和电子设备 - Google Patents

芯片、芯片的制造方法和电子设备 Download PDF

Info

Publication number
CN113113367A
CN113113367A CN202010030157.4A CN202010030157A CN113113367A CN 113113367 A CN113113367 A CN 113113367A CN 202010030157 A CN202010030157 A CN 202010030157A CN 113113367 A CN113113367 A CN 113113367A
Authority
CN
China
Prior art keywords
heat
chip
heat conducting
upper cover
silicon wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010030157.4A
Other languages
English (en)
Inventor
邓抄军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010030157.4A priority Critical patent/CN113113367A/zh
Priority to EP20913987.2A priority patent/EP4081007A4/en
Priority to PCT/CN2020/136507 priority patent/WO2021143429A1/zh
Publication of CN113113367A publication Critical patent/CN113113367A/zh
Priority to US17/862,966 priority patent/US20220344238A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请实施例公开了一种芯片、芯片的制造方法和电子设备，属于芯片散热技术领域。所述芯片包括壳体、多个硅片和多个导热片，其中：所述多个硅片和所述多个导热片堆叠安装在所述壳体中；相邻两个所述硅片之间安装有所述导热片，所述导热片的边缘伸出于相邻两个所述硅片之间的间隙。采用本申请，通过在相邻两个硅片之间安装导热片，可以将硅片上的热量传导至导热片上，降低硅片上的温度，提升芯片的散热能力，进而可以避免大量的热量在硅片上聚积而出现芯片烧坏的情况。

Description

芯片、芯片的制造方法和电子设备
技术领域
本申请涉及芯片散热技术领域，特别涉及一种芯片、芯片的制造方法和电子设备。
背景技术
随着芯片技术的发展，多硅片堆叠技术是芯片技术领域发展的一个重要趋势。多硅片堆叠技术，也即是，芯片包括多个硅片，这多个硅片上下堆叠位于芯片的壳体中。
其中，芯片的壳体的底部放置有环氧树脂材质的基板，其导热性较差，扁平状的芯片使得壳体的侧部的散热面积也较小，而壳体的上盖通过由具有导热性的金属制成，这样，安装在壳体中的硅片产生的热量便可以通过壳体的上盖向外散发。
而通过壳体的上盖为芯片散热，会出现靠近壳体底部的硅片的产生的热量难以散发出去，聚积较高的温度，而出现芯片烧坏的情况。
发明内容
本申请实施例提供了一种芯片、芯片的制造方法和电子设备，能够解决相关技术中的靠近壳体底部的硅片的产生的热量难以散发出去，聚积较高的温度，而出现芯片烧坏的问题，所述技术方案如下：
一方面，提供了一种芯片，所述芯片包括壳体、多个硅片和多个导热片，其中：所述多个硅片和所述多个导热片堆叠安装在所述壳体中；相邻两个所述硅片之间安装有所述导热片，所述导热片的边缘伸出于相邻两个所述硅片之间的间隙。
其中，导热片由导热系数较高的材料制成，而为了避免导热片影响硅片上的电路以及相邻硅片之间的电性连接，导热片为绝缘导热片，也即是，导热片具有绝缘性和导热性。
本申请实施例所示的方案，该芯片的壳体可以包括底部、侧部和上盖，多个硅片和多个导热片堆叠安装在壳体中，例如，多个硅片和多个导热片在壳体中，从底部至上盖依次交替放置，进而，相邻两个导热片之间夹有硅片，相邻两个硅片之间夹有导热片，而且导热片的边缘可以从相邻两个硅片之间的间隙中伸出。
基于上述结构，硅片产生的热量传递到与之相接触的导热片上，由于导热片的导热系数高于硅片的导热系数，使得硅片上的热量能够快速传递到导热片上，降低硅片的温度。由于导热片的边缘可以从相邻两个硅片之间的间隙伸出，故导热片的面积要大于硅片的面积，导热片吸收的热量可以在导热片上扩散，实现热量分布的均匀化，避免热量的聚积。可见，上述特征，可以提升芯片的散热能力，进而可以避免大量的热量在硅片上聚积而出现芯片烧坏的情况。
在一种可能的实现方式中，相邻两个所述导热片之间，以及靠近所述壳体的上盖的导热片与所述上盖之间填充有导热层。
其中，导热层可以由导热硅胶类材料制成。
本申请实施例所示的方案，相邻两个导热片通过导热层相连，而位于最上层的导热片与上盖相连，这样导热片能够较快的将热量传递到壳体的上盖处，通过上盖向外散热，进而可以提升芯片的散热能力。
在一种可能的实现方式中，每个导热片分别通过导热体与所述壳体的上盖相连。例如，每个导热片分别通过铜柱与壳体的上盖相连。
本申请实施例所示的方案，壳体的上盖具有散热性，这样，硅片产生的热量传递到面积较大的导热片，使硅片上的温度降低。每个导热片通过与之相连的导热体，将热量向上传递到壳体的上盖处，可以通过壳体的上盖向外散发。这样每个导热片从相接触的硅片上吸收的热量能够快速传递到上盖处，通过上盖向外散发，进而可以提升芯片的散热能力。
在一种可能的实现方式中，所述壳体的底部与靠近所述底部的硅片之间安装有所述导热片。
本申请实施例所示的方案，壳体的底部与靠近底部的硅片之间安装有导热片，位于底部的导热片能够为靠近底部的硅片散热，避免位于底部的硅片上出现温度聚积的现象。
在一种可能的实现方式中，所述壳体的上盖与靠近所述上盖的硅片之间安装有所述导热片。
本申请实施例所示的方案，壳体的上盖与靠近上盖的硅片之间安装有导热片，使得位于顶部的导热片能够快速将热量传递到上盖，通过上盖向外散发，使得下方的导热片上的温度能够通过铜柱或者导热层快速传递到顶部的导热片上，进而可以加快芯片的散热能力。
在一种可能的实现方式中，相邻两个所述硅片通过铜柱相连，所述导热片上具有用于避让所述铜柱的通孔。
其中，铜柱一方面可以实现相邻两个芯片之间的电连接，由于铜具有较高的导热性，进而还能进一步提升芯片的散热能力。
由于相邻两个硅片之间具有铜柱，为了避免铜柱，相应的，导热片上设置有用于避让铜柱的通孔，这样，导热片夹在相邻两个硅片之间，且这相邻两个硅片之间的铜柱穿过导热片上的通孔。
这样，该芯片在竖向方向上通过铜柱将热量向上传递到上盖处，通过上盖向外散发热量。该芯片在水平方向上，导热片的导热系数高于硅片的导热系数，使得硅片产生的热量能够较快传递到导热片上，而导热片的面积又大于硅片的面积，使导热片上的热量可以在导热片上发生扩散，实现热量在导热片上的均匀分布，也有利于降低芯片的温度。可见，硅片产生的热量一方面可以通过铜柱向上散发，传递到壳体的上盖，另一方面硅片产生的热量也可以被与之相接触的导热片吸收，进而，可以提升芯片的散热性能，避免芯片内部聚积较多的热量，从而可以对芯片形成保护。
在一种可能的实现方式中，所述壳体的上盖与所述导热片的材质相同。
本申请实施例所示的方案，壳体的上盖和导热片均是由导热系数较高的材质制成，其材质可以相同，例如，可以均是单晶金刚石薄膜、多晶金刚石薄膜或者氮化硼薄膜中的一种或多种。这样，上盖和导热片的导热性均较好，进而可以提升芯片的散热能力。
在一种可能的实现方式中，所述导热片为单晶金刚石薄膜、多晶金刚石薄膜和氮化硼薄膜中的一种或多种。
本申请实施例所示的方案，在芯片中相邻两个硅片之间增设导热片，是为了为芯片加快散热，提升其散热能力，故导热片由导热性较好的材质制成。为了避免影响硅片上的电路，导热片的材质具有绝缘性。故导热片的材质具有绝缘导热性，单晶金刚石薄膜、多晶金刚石薄膜和氮化硼薄膜均是绝缘导热性材质，因此，导热片为单晶金刚石薄膜、多晶金刚石薄膜和氮化硼薄膜中的一种或多种。
另一方面，本申请实施例还提供了一种芯片的制造方法，首先，可以将多个硅片和多个导热片呈堆叠式相固定，例如，可以通过铜柱实现硅片与导热片之间的固定，其中，相邻两个硅片之间安装有至少一个导热片，而且，导热片的边缘伸出于相邻两个硅片之间的间隙。然后，可以将完成固定的硅片和导热片，安装在壳体1中，进而可以得到上述所述的芯片。
另一方面，本申请实施例还提供了一种电子设备，该电子设备可以是移动终端，如手机和平板电脑等，也可以是计算机设备，还可以是其它具有芯片的电子设备。该电子设备中可以包括上述所述的至少一个芯片，例如，所包括的芯片可以是电子设备的处理器的芯片，也可以是电子设备的处理器的芯片等。
在一些实施例中，所述导热片的尺寸大于所述硅片的尺寸。
本申请实施例提供的技术方案带来的有益效果至少包括：
本申请实施例中，该芯片包括壳体和按照堆叠方式安装在壳体中的多个硅片和多个导热片，相邻两个硅片之间安装有导热片，导热片的导热系数高于硅片的导热系数，使得硅片产生的热量可以传递到与之相接触的导热片上，降低硅片上的温度。由于导热片的边缘可以从相邻两个硅片之间的间隙伸出，使得导热片吸收的热量可以在导热片上扩散，使导热片上的温度分布均匀，避免热量发生聚积。可见，通过在相邻两个硅片之间安装导热片，可以将硅片上的热量快速传导至导热片上，降低硅片上的温度，提升芯片的散热能力，进而可以避免大量的热量在硅片上聚积而出现芯片烧坏的情况。
附图说明
图1是本申请实施例提供的一种芯片的结构示意图；
图2是本申请实施例提供的一种芯片的结构示意图；
图3是本申请实施例提供的一种芯片的结构示意图；
图4是本申请实施例提供的一种芯片的结构示意图；
图5是本申请实施例提供的一种芯片的结构示意图。
图例说明
1、壳体2、硅片3、导热片31、通孔
具体实施方式
本申请实施例提供了一种芯片，该芯片可以是电子设备中的芯片，例如，该芯片可以是电子设备的处理器的芯片，也可以是电子设备的储存器的芯片等。
如图1所示为芯片的结构截面示意图，该芯片包括壳体1、多个硅片2和多个导热片3，其中，多个硅片2和多个导热片3堆叠安装在壳体1中；相邻两个硅片2之间安装有导热片3，导热片3的边缘从相邻两个硅片2之间的间隙伸出。
其中，导热片3的导热系数高于硅片的导热系数，而为了避免导热片3影响硅片2上的电路以及相邻硅片2之间的电性连接，导热片3为绝缘导热片，也即是，导热片3具有绝缘性和导热性。例如，导热片3可以是单晶金刚石薄膜、多晶金刚石薄膜或者氮化硼薄膜中的一种或多种。
例如，导热片3可以全部是单晶金刚石薄膜，也可以全部是多晶金刚石薄膜，还可以全部是氮化硼薄膜。还可以是一部分导热片3是单晶金刚石薄膜，另一部分导热片3是多晶金刚石薄膜。还可以是一部分导热片3是单晶金刚石薄膜，一部分导热片3是多晶金刚石薄膜，剩余一部分导热片3是氮化硼薄膜。
其中，本实施例对导热片3的具体材质不做限定，导热系数高于硅片的导热系数且具有绝缘特性即可。
作为一种示例，芯片的壳体可以包括底部、侧部和上盖，其中，芯片的壳体1的底部通常放置有环氧树脂材质的基板，其导热性较差。芯片通常具有扁平状结构，其侧部的高度较小，面积小，其散热效果也较差。壳体1的上盖通常由导热性较好的金属制成，如可以是铜或铝等，故通常情况下芯片是靠壳体1的上盖向外散发热量。
如上述所述，导热片3的边缘从相邻两个硅片2之间的间隙伸出，例如，导热片3和硅片2可以均为圆形，导热片3的半径大于硅片2的半径，可以实现导热片3的边缘从相邻两个硅片2之间的间隙伸出。又例如，导热片3和硅片2可以均为矩形，则导热片3的长度大于硅片2的长度，导热片3的宽度大于硅片2的宽度，可以实现导热片3的边缘从相邻两个硅片2之间的间隙伸出。
其中，导热片3的边缘从相邻两个硅片2之间的间隙伸出，可以使整个硅片2都与导热片3相接触。进而，芯片在工作时，即使硅片2的局部位置产生的热量较多，温度发生聚积，但是通过与之相接触的导热片3，可以实现温度的均匀化，避免温度在硅片2的局部位置发生聚积，从而可以提高芯片的散热效果。
在一些实施例中，导热片3的尺寸大于硅片2的尺寸，也即是，当硅片2放置于导热片3上，且硅片2的中心对齐于导热片3的中心时，导热片3的边缘伸出于硅片2的边缘，也即是，硅片2的边缘均位于导热片3上。
如图1所示，多个硅片2和多个导热片3堆叠安装在壳体1中，例如，如果以壳体1的底部为下，以壳体1的上盖为上，则多个硅片2和多个导热片3在壳体1中呈上下堆叠放置，其中，相邻两个硅片2之间安装有导热片3，位于相邻两个硅片2之间的导热片3的边缘从两个硅片2之间的间隙伸出。
基于上述结构，由于导热片3的导热系数高于硅片2的导热系数，使得硅片2产生的热量传递到与之相接触的导热片3上。由于导热片3的边缘从相邻两个硅片2之间的间隙伸出，导热片3的面积大于硅片2的面积，热量可以在导热片上扩散，实现热量分布的均匀化，避免热量聚积，进而提升芯片的散热效果。
在一些实施例中，导热片3上的热量通过壳体1的上盖向外散发。又由于导热片3的散热面积较大，进而能够较快的通过上盖向外散发。可见，通过位于两个硅片2之间的大尺寸的导热片，可以加快硅片2上的热量的散发，提升芯片的散热能力，进而可以避免大量的热量在硅片2上聚积而出现芯片烧坏的情况。
作为一个示例，为了实现硅片2之间的电连接，相应的，相邻两个硅片2之间可以通过铜柱实现电连接。其中，一方面，铜柱可以实现相邻两个芯片之间的电连接，另一方面，由于铜具有较高的导热性，使得铜柱可以将热量传导至上盖，通过上盖向外散热，进而还能进一步提升芯片的散热能力。
由于相邻两个硅片2之间具有铜柱，为了避让铜柱，相应的，导热片3上设置有用于避让铜柱的通孔31，例如，如果相邻两个硅片2之间通过一根铜柱相连，则导热片3上设置有一个通孔31，如果相邻两个硅片2之间通过多个铜柱相连，则如图2所示导热片3上设置有多个通孔31。这样，导热片31夹在相邻两个硅片2之间，且这相邻两个硅片2之间的铜柱穿过导热片3上的通孔31。
其中，穿过导热片3的铜柱还可以将导热片3上的热量传递至上盖，例如，导热片3上的通孔31的边缘与铜柱接触，从而使得硅片的热量可以经由导热片3到达铜柱，最终经由铜柱到达壳体的上盖，通过上盖向外散发。
这样，如图3所示，该芯片在竖向方向上通过铜柱将热量向上传递到上盖处，通过上盖向外散发热量，图3中竖向箭头所指的方向即为热量通过铜柱的传导方向。该芯片在水平方向上，导热片3的导热系数高于硅片2的导热系数，使得硅片2产生的热量能够较快传递到导热片3上，从而可以降低硅片2上的温度，避免温度在硅片2上聚积，图3中横向箭头所指即为热量在导热片3上的传导方向。
可见，硅片2产生的热量一方面可以通过铜柱向上传导，传递到壳体1的上盖，另一方面硅片2产生的热量也可以传导至与之相接触的导热片3上，导热片3的面积较大，传导至导热片3上的热量在导热片3上扩散，实现热量分布的均匀化，避免热量的聚积。该芯片的上述特征均可以提升其散热性能，避免芯片内部聚积较多的热量，从而可以对芯片形成保护。
为了提升芯片的散热能力，相应的，相邻两个导热片3之间，以及靠近壳体1的上盖的导热片3与上盖之间均填充有导热层。
其中，导热层可以由导热硅胶类材料制成。
作为一个示例，相邻两个导热片3通过导热层相连，而位于最上层的导热片3与上盖相连，这样通过导热层，导热片3能够较快的将热量传递到壳体1的上盖处，通过上盖向外散热，进而可以提升芯片的散热能力。
为了进一步提升芯片的散热能力，相应的，在一些实施例中，一个或多个导热片3通过导热体与壳体1的上盖相连，该导热体为铜柱。
这样，由于导热片3的导热系数高于硅片2的导热系数，使得硅片2产生的热量可以快速传递到导热片3上，进而可以降低硅片2上的温度。又由于导热片3的边缘可以从相邻两个硅片2之间的间隙中伸出，导热片3的面积大于硅片2的面积，使得传递到导热片3上的热量，可以在面积较大的导热片3上扩散，实现热量分布的均匀化，避免热量在导热片3上发生聚积。又由于导热片3与上盖之间连接有导热体，使得每个导热片3可以通过与之相连的导热体，将热量向上传递到壳体1的上盖处，通过壳体1的上盖向外散发。可见，上述特征均可以提升芯片的散热能力，增强芯片的散热效果。
在一些实施例中，每个导热片3均与壳体1的上盖相连，这样每个导热片3从相接触的硅片2上吸收的热量能够快速传递到上盖处，通过上盖向外散发，进而可以提升芯片的散热能力。
作为一个示例，由于芯片是通过位于上部的上盖，向外散发热量，那么，为了避免位于底部的硅片2上聚积温度，相应的，如图4所示，壳体1的底部与靠近底部的硅片2之间安装有导热片3，也即是，位于壳体1最下方的硅片2的上方安装有一个导热片3，下方也安装有一个导热片3。这样，位于壳体底部的硅片2产生的热量可以传递到位于其上方的导热片3上，也可以传递到位于其下方的导热片3上，进而可以避免位于壳体1底部的硅片2上聚积热量。
为了进一步提升芯片的散热能力，相应的，如图5所示，壳体1的上盖与靠近上盖的硅片2之间也可以安装导热片3。这样，位于顶部的导热片3能够快速将热量传递到上盖，通过上盖向外散发，使得下方的导热片3上的温度能够通过铜柱或者导热层快速传递到顶部的导热片3上，进而可以加快芯片的散热能力。
为了加快壳体1的上盖向外散发热量，相应的，上盖的材质可以与导热片3的材质相同，例如，也可以是单晶金刚石薄膜、多晶金刚石薄膜或者氮化硼薄膜中的一种或多种。
另外，虽然该芯片的内部增加了尺寸大于硅片的尺寸的导热片，但是也不会增大芯片的整体尺寸，这是因为所增加的导热片的尺寸大于硅片的尺寸，但是小于壳体的尺寸。例如，导热片的长度小于壳体底部的长度，导热片的宽度小于壳体底部的宽度，所以，在相邻两个硅片之间安装导热片，且导热片的边缘伸出于相邻两个硅片之间间隙，也不会增加芯片的长度和宽度。
这种在相邻两个硅片之间增设导热片的技术，提升了芯片的散热能力，使得芯片中可以设置更多的硅片，进而可以提升芯片的性能。
基于上述所述，该芯片的一种可能的结构可以是，该芯片的壳体1的底部与靠近底部的硅片2之间安装有导热片3，相邻两个硅片2之间安装有导热片3，壳体1的上盖与靠近上盖的硅片2之间安装有导热片3。其中，硅片2与壳体底部的基板之间具有用于进行电连接的铜柱，相邻硅片2之间也具有用于电连接的铜柱，其中，每个导热片3上具有用于避让铜柱的通孔。其中，相邻的导热片3之间，导热片3与壳体的底部之间，以及导热片3与壳体的上盖之间还可以填充有导热层。其中，每个导热片3还可以分别通过导热体与壳体1的上盖相连。
这样，壳体1中的硅片2产生的热量，一方面可以通过铜柱朝向壳体的上盖处传递，通过上盖向外散发热量。另一方面硅片2可以将产生的热量传递到与之相接触的导热片3上，降低硅片2上的温度，由于导热片3的面积大于硅片2的面积，使得传递到导热片3上的热量可以在导热片3上快速扩散，实现热量在导热片3上均匀分布，避免热量聚积。
在一些实施例中，硅片2可以快速将热量传递到导热片3上，而又由于导热片3的尺寸较大，其散热面积较大，使得导热片3可以将吸收的热量快速散发。
而且，由于导热片3之间具有导热层，使得导热片3可以将吸收的热量快速传递到壳体的上盖处，通过上盖向外散发热量。而且，又由于每一个导热片3还可以分别与壳体1的上盖通过导热体相连，使得每个导热片3也可以将吸收的热量快速传递到壳体1的上盖处，进一步加快导热片3上的热量的散发。由此可见，该芯片具有较高的散热能力，能够减少甚至避免硅片2上聚积热量的情况的发生，进而可以避免芯片由于内部温度较高而出现烧坏的情况，从而可以对芯片形成保护。
在本申请实施例中，该芯片包括壳体和按照堆叠方式安装在壳体中的多个硅片和多个导热片，相邻两个硅片之间安装有导热片，导热片的导热系数高于硅片的导热系数，使得硅片产生的热量可以传递到与之相接触的导热片上，降低硅片上的温度。由于导热片的边缘从相邻两个硅片之间的间隙中伸出，使得导热片吸收的热量可以在导热片上扩散，使导热片上的温度分布均匀，避免热量发生聚积。可见，通过在相邻两个硅片之间安装导热片，可以将硅片上的热量快速传导至导热片上，降低硅片上的温度，避免热量聚积，提升芯片的散热能力。
本申请实施例还提供了一种制造上述芯片的方法，首先，可以将多个硅片2和多个导热片3呈堆叠式相固定，例如，可以通过铜柱实现硅片与导热片之间的固定，其中，相邻两个硅片2之间安装有至少一个导热片3，而且，导热片3的边缘伸出于相邻两个硅片2之间的间隙。然后，可以将完成固定的硅片2和导热片3，安装在壳体1中，进而可以得到上述所述的芯片。
其中，在将完成固定的硅片2和导热片3安装在壳体1中之前，还可以在相邻两个导热片3之间填充导热层，还可以在导热片3上安装用于与壳体1的上盖相接触的导热体。
制造出的芯片，如上述所述，可以包括壳体和按照堆叠方式安装在壳体中的多个硅片和多个导热片，相邻两个硅片之间安装有导热系数高于硅片的导热系数的导热片，使得硅片产生的热量可以传递到与之相接触的导热片上，降低硅片上的温度。由于导热片的边缘从相邻两个硅片之间的间隙中伸出，使得导热片吸收的热量可以在导热片上扩散，使导热片上的温度分布均匀，避免热量发生聚积。可见，通过在相邻两个硅片之间安装导热片，可以将硅片上的热量快速传导至导热片上，降低硅片上的温度，避免热量聚积，提升芯片的散热能力。
本申请实施例还提供了一种电子设备，该电子设备可以是移动终端，如手机和平板电脑等，也可以是计算机设备，还可以是其它具有芯片的电子设备。该电子设备中可以包括上述所述的至少一个芯片，例如，所包括的芯片可以是电子设备的处理器的芯片，也可以是电子设备的处理器的芯片等。
该电子设备中的芯片，如上述所述，可以包括壳体和按照堆叠方式安装在壳体中的多个硅片和多个导热片，相邻两个硅片之间安装有导热片，导热片的导热系数高于硅片的导热系数，使得硅片产生的热量可以快速传递到与之相接触的导热片上，降低硅片上的温度。由于导热片的边缘可以从相邻两个硅片之间的间隙伸出，使得导热片吸收的热量可以在导热片上扩散，使导热片上的温度分布均匀，避免热量发生聚积。可见，通过在相邻两个硅片之间安装导热片，可以将硅片上的热量快速传导至导热片上，降低硅片上的温度，避免热量聚积，提升芯片的散热能力。
以上所述仅为本申请一个实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (21)

1.一种芯片，其特征在于，所述芯片包括壳体(1)、多个硅片(2)和多个导热片(3)，其中：
所述多个硅片(2)和所述多个导热片(3)堆叠安装在所述壳体(1)中；
相邻两个所述硅片(2)之间安装有所述导热片(3)，所述导热片(3)的边缘伸出于相邻两个所述硅片(2)之间的间隙。
2.根据权利要求1所述的芯片，其特征在于，相邻两个所述导热片(3)之间，以及靠近所述壳体(1)的上盖的导热片(3)与所述上盖之间填充有导热层。
3.根据权利要求1或2所述的芯片，其特征在于，每个导热片(3)分别通过导热体与所述壳体(1)的上盖相连。
4.根据权利要求1至3任一所述的芯片，其特征在于，所述壳体(1)的底部与靠近所述底部的硅片(2)之间安装有所述导热片(3)。
5.根据权利要求1所述的芯片，其特征在于，所述壳体(1)的上盖与靠近所述上盖的硅片(2)之间安装有所述导热片(3)。
6.根据权利要求1所述的芯片，其特征在于，所述导热片(3)为绝缘导热片。
7.根据权利要求1所述的芯片，其特征在于，相邻两个所述硅片(2)通过铜柱相连，所述导热片(3)上具有用于避让所述铜柱的通孔。
8.根据权利要求1所述的芯片，其特征在于，所述壳体(1)的上盖与所述导热片(3)的材质相同。
9.根据权利要求1至8任一所述的芯片，其特征在于，所述导热片(3)为单晶金刚石薄膜、多晶金刚石薄膜和氮化硼薄膜中的一种或多种。
10.根据权利要求1至9任一所述的芯片，其特征在于，所述导热片(3)的尺寸大于所述硅片(2)的尺寸。
11.一种电子设备，其特征在于，所述电子设备包括至少一个权利要求1至10任一所述的芯片。
12.一种芯片的制造方法，其特征在于，包括：
将多个硅片(2)和多个导热片(3)呈堆叠式相固定，其中，相邻两个所述硅片(2)之间安装有所述导热片(3)，所述导热片(3)的边缘伸出于相邻两个所述硅片(2)之间的间隙；
将处于固定状态的多个硅片(2)和多个导热片(3)，安装在壳体(1)中，得到所述芯片。
13.根据权利要求12所述的方法，其特征在于，相邻两个所述导热片(3)之间，以及靠近所述壳体(1)的上盖的导热片(3)与所述上盖之间填充有导热层。
14.根据权利要求12或13所述的方法，其特征在于，每个导热片(3)分别通过导热体与所述壳体(1)的上盖相连。
15.根据权利要求12至14任一所述的方法，其特征在于，所述壳体(1)的底部与靠近所述底部的硅片(2)之间安装有所述导热片(3)。
16.根据权利要求12所述的方法，其特征在于，所述壳体(1)的上盖与靠近所述上盖的硅片(2)之间安装有所述导热片(3)。
17.根据权利要求12所述的方法，其特征在于，所述导热片(3)为绝缘导热片。
18.根据权利要求12所述的方法，其特征在于，相邻两个所述硅片(2)通过铜柱相连，所述导热片(3)上具有用于避让所述铜柱的通孔。
19.根据权利要求12所述的方法，其特征在于，所述壳体(1)的上盖与所述导热片(3)的材质相同。
20.根据权利要求12至19任一所述的方法，其特征在于，所述导热片(3)为单晶金刚石薄膜、多晶金刚石薄膜和氮化硼薄膜中的一种或多种。
21.根据权利要求12至20任一所述的方法，其特征在于，所述导热片(3)的尺寸大于所述硅片(2)的尺寸。
CN202010030157.4A 2020-01-13 2020-01-13 芯片、芯片的制造方法和电子设备 Pending CN113113367A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010030157.4A CN113113367A (zh) 2020-01-13 2020-01-13 芯片、芯片的制造方法和电子设备
EP20913987.2A EP4081007A4 (en) 2020-01-13 2020-12-15 CHIP, METHOD OF MANUFACTURING IT, AND ELECTRONIC DEVICE
PCT/CN2020/136507 WO2021143429A1 (zh) 2020-01-13 2020-12-15 芯片、芯片的制造方法和电子设备
US17/862,966 US20220344238A1 (en) 2020-01-13 2022-07-12 Chip for Manufacturing Chip, and Electronic Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010030157.4A CN113113367A (zh) 2020-01-13 2020-01-13 芯片、芯片的制造方法和电子设备

Publications (1)

Publication Number Publication Date
CN113113367A true CN113113367A (zh) 2021-07-13

Family

ID=76709886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010030157.4A Pending CN113113367A (zh) 2020-01-13 2020-01-13 芯片、芯片的制造方法和电子设备

Country Status (4)

Country Link
US (1) US20220344238A1 (zh)
EP (1) EP4081007A4 (zh)
CN (1) CN113113367A (zh)
WO (1) WO2021143429A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862529B2 (en) 2020-09-30 2024-01-02 Huawei Technologies Co., Ltd. Chip and manufacturing method thereof, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法
CN202394887U (zh) * 2011-12-20 2012-08-22 日月光半导体制造股份有限公司 具有堆叠芯片的半导体封装结构
CN108257927A (zh) * 2018-01-17 2018-07-06 庄清梅 一种半导体存储器件
CN110459511A (zh) * 2019-07-08 2019-11-15 南通沃特光电科技有限公司 一种半导体器件叠置封装结构及其封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
CN102686086B (zh) * 2012-05-17 2016-03-30 华为技术有限公司 散热装置及安装有该散热装置的电子组件
KR20150066184A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN110010561B (zh) * 2018-12-31 2021-02-26 浙江臻镭科技股份有限公司 一种多层芯片堆叠的射频结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法
CN202394887U (zh) * 2011-12-20 2012-08-22 日月光半导体制造股份有限公司 具有堆叠芯片的半导体封装结构
CN108257927A (zh) * 2018-01-17 2018-07-06 庄清梅 一种半导体存储器件
CN110459511A (zh) * 2019-07-08 2019-11-15 南通沃特光电科技有限公司 一种半导体器件叠置封装结构及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862529B2 (en) 2020-09-30 2024-01-02 Huawei Technologies Co., Ltd. Chip and manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
EP4081007A4 (en) 2023-08-23
US20220344238A1 (en) 2022-10-27
EP4081007A1 (en) 2022-10-26
WO2021143429A1 (zh) 2021-07-22

Similar Documents

Publication Publication Date Title
KR100973722B1 (ko) 방열기를 가지는 전자 모듈 어셈블리
CN111261598A (zh) 封装结构及其适用的电源模块
TW200537660A (en) Stacked multi-chip package
US11721742B2 (en) Memory modules and memory packages including graphene layers for thermal management
US20220344238A1 (en) Chip for Manufacturing Chip, and Electronic Device
KR20050073571A (ko) 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법
CN103050455A (zh) 堆叠封装结构
JP5115200B2 (ja) 電子素子、それを有するパッケージ及び電子装置
JPH11204703A (ja) 半導体モジュール
KR101525653B1 (ko) 3차원 집적회로 구조체
CN104039112A (zh) 散热模块
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN210226041U (zh) 一种用于降低接触热阻的结构及元器件散热设备
CN210379021U (zh) 一种电池保护板
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
WO2024021794A1 (zh) 电路板及电子设备
CN219832636U (zh) 一种晶体管安装装置
CN221043322U (zh) 芯片载板
CN220934057U (zh) 封装结构
CN220439616U (zh) 功率器件模组及驱动器
CN212587483U (zh) 一种高散热半导体产品及电子产品
CN219085961U (zh) 一种芯片封装结构
CN211980603U (zh) 一种具有底面散热板的半导体产品及电子产品
JP7173634B1 (ja) 基板及び基板の製造方法
CN215869375U (zh) 一种双控制极模块封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination